CN115312604A - 高耐压低导通电阻的鳍式氧化镓pn二极管及制备方法 - Google Patents

高耐压低导通电阻的鳍式氧化镓pn二极管及制备方法 Download PDF

Info

Publication number
CN115312604A
CN115312604A CN202211032511.2A CN202211032511A CN115312604A CN 115312604 A CN115312604 A CN 115312604A CN 202211032511 A CN202211032511 A CN 202211032511A CN 115312604 A CN115312604 A CN 115312604A
Authority
CN
China
Prior art keywords
gallium oxide
fin
epitaxial layer
layer
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211032511.2A
Other languages
English (en)
Inventor
郑雪峰
何云龙
张超
洪悦华
张豪
马佩军
马晓华
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202211032511.2A priority Critical patent/CN115312604A/zh
Publication of CN115312604A publication Critical patent/CN115312604A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种高耐压低导通电阻的鳍式氧化镓PN二极管及制备方法,主要解决现有同类器件击穿电压低、导通电阻大的问题。其自下而上包括:阴极(1)、氧化镓衬底(2)、n型氧化镓外延层(3)、半导体层(4)、阳极(5),该氧化镓外延层上刻蚀多个沟槽形成鳍型结构(6),该半导体层采用p型半导体材料,且完全沉积在鳍型结构的外部,使其与氧化镓外延层形成PN结二极管;该氧化镓衬底的001晶向与鳍型结构的朝向之间设有20°~60°的夹角,通过改变夹角,提高器件的击穿电压;该氧化镓外延层的掺杂载流子浓度为1015~1017cm‑3,掺杂离子为Si。本发明具有击穿电压高、导通电阻小的优点,可用于高耐压大功率电力电子系统。

Description

高耐压低导通电阻的鳍式氧化镓PN二极管及制备方法
技术领域
本发明属于宽禁带半导体领域,具体涉及一种鳍式氧化镓PN二极管,可用于制作高耐压大功率电力电子系统。
背景技术
Ga2O3材料具有~4.9eV宽的禁带宽度,因此基于其研制的半导体器件具有击穿电场高的特点,在高工作电压电力电子器件方面具有巨大的应用优势。Ga2O3功率半导体器件作为一种非常有潜力的半导体元件,在电路中起到整流、放大、开关的作用,未来可以应用到各种设备的电源、驱动负载以及电子设备的脉冲功率调节系统,在新能源、轨道交通、航空航天领域具有重要的潜在应用价值。空间电推进及电能管理领域对与高性能电力电子器件提出了巨大的需求,氧化镓器件正是满足这一需求的重要选择。
二极管是Ga2O3电子电力器件主要研究内容之一,在高耐压大功率应用领域,功率二极管器件发挥着至关重要的作用。随着科技的不断进步,对二极管的各方面性能也提出了更高的要求,尤其是反向击穿电压与导通电阻越来越高的要求。二极管器件的反向击穿电压与导通电阻的高低直接影响着器件在实际中的应用。目前氧化镓功率器件通常需要采用适当的终端结构,以减小半导体边缘和表面的电场,从而提高器件的击穿电压。常用的终端技术包括金属场板、场限环、场板与场限环相结合、浮空金属环、沟槽和斜角结构。这些技术在提高器件击穿电压的同时,也带来器件某些性能参数的退化,如导通电阻变大。
图1给出了一种传统的垂直沟槽-MIS结构的氧化镓肖特基二极管,该器件最底层是阴极金属,阴极金属上方为001晶向的氧化镓衬底,在氧化镓衬底上方是n型氧化镓外延层,在n型氧化镓外延层上进行沟槽刻蚀形成沟槽结构,在n型氧化镓外延层上方沉积有100nm厚的Al2O3,并在凸起部分的上方开设肖特基接触窗口,使其与Al2O3的上方为阳极金属形成肖特基接触。虽然该器件具有高达900V的击穿电压,但是其导通电阻低于传统的氧化镓二极管,不能满足未来电力电子器件的工作同时需要高的击穿电压和低的导通电阻的要求。
发明内容
本发明的目的是针对上述已有技术的不足,提供一种高耐压低导通电阻的鳍式氧化镓PN二极管及制备方法,以满足未来电力电子器件的工作要求。
实现本发明目的的下技术方案如下:
1.一种高耐压低导通电阻的鳍式氧化镓PN二极管,自下而上包括:阴极、氧化镓衬底、n型氧化镓外延层、半导体层、阳极,该n型氧化镓外延层上刻蚀多个沟槽形成鳍型结构,其特征在于:
所述半导体层,采用p型半导体材料,且完全沉积在鳍型结构的外部,使其与n型氧化镓外延层形成PN二极管。
所述氧化镓衬底的001晶向与鳍型结构的朝向之间设有20°~60°的夹角,通过改变夹角,提高器件的击穿电压降的同时低导通电阻。
所述鳍型结构的朝向为垂直于器件横截面的方向;
进一步,所述的半导体层采用p型半导体材料,选用氧化镍、氧化铜、氧化亚铜、氧化锡和氧化镓中的任意一种。
进一步,所述的阴极采用Ti/Au双层金属,且靠近氧化镓衬底的第一层Ti的厚度为10~30nm,第二层Au金属的厚度为150~400nm。
进一步,所述的氧化镓衬底的厚度为400~650μm,有效掺杂载流子浓度为1018~1019cm-3,掺杂离子种类为Si离子。
进一步,所述的n型氧化镓外延层的厚度为5~15μm,掺杂载流子浓度为1015~1017cm-3,掺杂离子种类为Si离子。
进一步,所述的阳极采用Ni/Au双层金属,且第一层金属Ni的厚度为45~55nm,第二层金属Au的厚度为300~400nm。
2.一种高耐压低导通电阻的鳍式氧化镓PN二极管制备方法,其特征在于
1)对氧化镓衬底依次进行丙酮-异丙醇-去离子水清洗;
2)采用氢化物气相外延技术HVPE方法在清洗后的氧化镓衬底正面进行外延氧化镓层;
3)在氩气气氛下采用磁控溅射在氧化镓衬底背面沉积欧姆Ti/Au金属形成阴极,并对其进行欧姆退火处理;
4)在退火处理后的n型氧化镓外延层上旋涂光刻胶,利用光刻技术在n型氧化镓外延层的表面上光刻出与氧化镓衬底的001晶向夹角为20°~60°的鳍型图案,再将其放置于牛津ICP反应腔体内;
5)向ICP反应腔体内通入流量为30~60sccm的BCl3的气体和10~20sccm的Cl2气体,在腔体压强为6~10mtorr,刻蚀功率为100~200W,刻蚀时间为150~250分钟的工艺参数下,对外延层氧化镓表面进行电感耦合等离子体刻蚀以形成鳍型结构;
6)将刻蚀出鳍型结构的样件放置于磁控溅射反应腔体内,在腔内压强为8~10mTorr,环境为温度25℃,功率为100~200W,腔内氧气对氩气的占比为50%的工艺条件下,在鳍型结构上进行磁控溅射沉积200~300分钟,形成厚度为90~110nm的半导体层;
7)在半导体层的正面上采用光刻工艺形成阳极图案,并根据阳极图案采用电子束蒸发沉积Ni/Au金属并剥离形成阳极,完成器件制作;
本发明与现有技术性比,具有如下优点:
第一,本发明由于将半导体层完全沉积在鳍型外部,使其与氧化镓外延层形成鳍型氧化镓PN结二极管,提高了击穿电压。
第二,本发明由于在鳍型结构的朝向与氧化镓衬底的001晶向之间设置20~60°的夹角,且半导体层采用p型半导体材料,相对于传统的沟槽MIS氧化镓肖特基二极管,可在提高击穿电压的同时降低导通电阻。
附图说明
图1为现有技术垂直沟槽-MIS结构的氧化镓肖特基二极管的结构示意图;
图2为本发明高耐压低导通电阻的鳍式氧化镓PN二极管结构示意图;
图3为本发明中鳍型朝向与n型氧化镓外延层的夹角示意图;
图4为本发明制作图2鳍式氧化镓PN二极管的流程图;
图5为本发明的二极管与传统的二极管的正向导通电流比较图;
图6为本发明的二极管与传统的二极管的反向击穿电压比较图。
具体实施方式
为了更清楚地说明本发明实施例中的技术方案,下面结合附图对本发明的实施例做进一步纤细说明。但本发明不限于这些实施案例,本领域的技术人员应当清楚,在没有这些具体细节的其他实施例中也可以实现本发明。
参照图2,本发明高耐压低导通电阻的鳍式氧化镓PN二极管,包括:阴极1、氧化镓衬底2、n型氧化镓外延层3、半导体层4、阳极5和鳍型结构6,其中:
所述氧化镓衬底2,其厚度为400~650μm,掺杂浓度为1018~1019cm-3,掺杂离子种类为Si离子。
所述阴极1位于氧化镓衬底2的下方,采用Ti/Au双层金属,且靠近氧化镓衬底2的第一层Ti的厚度为10~30nm,第二层Au金属的厚度为150~400nm。
所述n型氧化镓外延层3,位于氧化镓衬底2的上方,其厚度为5~15μm,掺杂浓度为1015~1017cm-3,掺杂离子种类为Si离子。
所述鳍型结构刻蚀在n型氧化镓外延层3上,且其朝向与氧化镓衬底2的001晶向之间设有20°~60°的夹角,如图3所示。
所述半导体层4采用p型半导体材料,可用氧化镍、氧化铜、氧化亚铜、氧化锡和氧化镓中的任意一种,且完全沉积在鳍型结构的外部,使其与n型氧化镓外延层3形成PN结二极管。
所述阳极5位于半导体层上方,其采用Ni/Au双层金属,且第一层金属Ni的厚度为45~55nm,第二层金属Au的厚度为300~400nm。
参照图4,本发明给出制作图2器件结构的以下三种实例:
实施例一:制作半导体层采用氧化镍材料,其厚度为90nm,且鳍型结构的朝向与氧化镓外衬底的001晶向之间有60°夹角的鳍型氧化镓PN结二极管。
步骤一:对氧化镓衬底进行清洗。
选用有效掺杂载流子浓度为1018cm-3,掺杂离子种类为Si离子,厚度为400μm的氧化镓衬底2,将其依次置于丙酮-异丙醇-去离子水中在超声强度2.0的条件下超声清洗3分钟,然后使用氮气吹干。
步骤二:采用氢化物气相外延技术HVPE方法在清洗后的氧化镓衬底正面制备n型氧化镓外延层。
2.1)在HVPE立式反应器高温反应区中,将HCl与高纯金属Ga在800℃温度下反应生成GaCl和GaCl3
2.2)将高温反应区中所生成的GaCl和GaCl3推入低温反应区,再把氧化镓衬底正面朝上置于HVPE立式反应器低温反应区中,使GaCl和GaCl3与氧气在500℃温度下产生反应,在氧化镓衬底2上生成厚度为5μm、掺杂浓度为1016cm-3的n型氧化镓外延层3。
步骤三:制备阴极欧姆金属1。
采用磁控溅射技术,在功率为300W,溅射时间为90分钟,压强为12mtorr,环境温度为30℃的条件下,在氧化镓衬底2的背面依次沉积Ti/Au双层金属,且靠近氧化镓衬底层的第一层Ti的厚度为30nm,第二层Au金属的厚度为400nm,形成阴极1;
使用退火炉在氮气氛围下,对阴极金属进行退火,退火温度为400℃,退火时间为1分钟。
步骤四:在n型氧化镓外延层3的表面上光刻出鳍型图案。
4.1)将退火后的样件置于甩胶机上,在n型氧化镓外延层3上旋涂光刻胶,旋涂条件为:甩胶机转速3000rpm,旋涂时间30s,甩胶完成后进行200℃热板烘烤60s;
4.2)利用光刻技术,使用光刻胶在n型氧化镓外延层3的表面上制备出与氧化镓衬底2的001晶向有60°夹角的鳍型图案:
4.2.1)制作光刻掩模版使其图案为鳍型图案;
4.2.2)确认氧化镓衬底2的001晶向的方向;
4.2.3)将旋涂过光刻胶的样件放入接触式光刻机中,调整样件方向使氧化镓衬底2的001晶向与光刻掩膜版鳍型图案的方向的夹角为60°;
4.2.4)利用接触式光刻机进行光刻,曝光15s后将其放入显影液中显影60s,再将其放入等离子体去胶机中去除残胶,最终在氧化镓外延层3的表面上光刻出鳍型图案。
步骤五:刻蚀鳍型结构。
5.1)刻蚀氧化镓形成鳍型结构:
将光刻后的样件放置于牛津ICP反应腔体内,使用牛津ICP氯基刻蚀氧化镓表面,设置刻蚀功率为100W,30sccm的BCl3气体和10sccm的Cl2气体,压强为8mtorr,刻蚀时间为150分钟的工艺条件,对外延层氧化镓3进行电感耦合等离子体刻蚀以形成与氧化镓衬底2的001晶向有60°夹角的鳍型结构。
5.2)去除光刻胶:
将刻蚀后的样件置于丙酮溶液中在超声强度为2.0的条件下超声清洗3分钟;再将超声清洗完的样件使用剥离液在60℃条件下煮15分钟;再将煮完剥离液的样件依次使用丙酮-异丙醇-去离子水在超声强度2.0条件下超声清洗3分钟,再使用氮气吹干,并去除刻蚀后残余的光刻胶。
步骤六:沉积半导体层4
将刻蚀出鳍型结构6的样件放置于磁控溅射反应腔体内,设置腔内压强为8mTorr,环境为温度25℃,功率为100W,腔内氧气对氩气的占比为50%的的工艺条件,使用镍靶材在鳍型结构6上进行磁控溅射沉积200分钟,形成厚度为90nm的半导体层4。
步骤七:制备阳极金属5。
7.1)利用光刻技术,使用光刻胶在半导体层4表面上制备出阳极图案;
7.2)采用电子束蒸发方法将金属Ni/Au沉积在阳极图案上,且第一层金属Ni的厚度为45nm,第二层金属Au的厚度为300nm。
7.3)采用N-甲基吡咯烷酮溶液洗掉光刻胶,即去掉半导体层4上无光刻图案处沉积的金属材料,完成器件制作。
实施例二:制作半导体层采用氧化铜材料,其厚度为110nm,且鳍型结构的朝向与氧化镓外衬底的001晶向之间有20°夹角的鳍型氧化镓PN结二极管。
步骤1:对氧化镓衬底进行清洗。
选用有效掺杂载流子浓度为1019cm-3,掺杂离子种类为Si离子,厚度为650μm的氧化镓衬底2,将其依次置于丙酮-异丙醇-去离子水中在超声强度2.0的条件下超声清洗3分钟,然后使用氮气吹干。
步骤2:采用氢化物气相外延技术HVPE方法在清洗后的氧化镓衬底正面制备n型氧化镓外延层3。
先在HVPE立式反应器高温反应区中,在900℃温度下HCl与高纯金属Ga反应生成GaCl和GaCl3;
再将高温反应区中所生成的GaCl和GaCl3推入低温反应区,把氧化镓衬底正面朝上置于HVPE立式反应器低温反应区中,使GaCl和GaCl3与氧气在650℃温度下产生反应,在氧化镓衬底2上生成厚度为15μm、掺杂浓度为1017cm-3的n型氧化镓外延层3。
步骤3:制备阴极欧姆金属1。
采用磁控溅射技术,在功率为100W,溅射时间为30分钟,压强为6mtorr,环境温度为20℃的条件下,在氧化镓衬底2的背面依次沉积Ti/Au双层金属,且靠近氧化镓衬底层的第一层Ti的厚度为10nm,第二层Au金属的厚度为250nm,形成阴极1;
设退火温度为500℃,使用退火炉在氮气氛围下,对阴极金属进行退火3分钟。
步骤4:在n型氧化镓外延层3的表面上光刻出鳍型图案。
第一步,将退火后的样件置于甩胶机上,以3000rpm的转速在n型氧化镓外延层3上旋涂光刻胶40s,甩胶完成后进行110℃热板烘烤90s;
第二步,利用光刻技术,使用光刻胶在n型氧化镓外延层3的表面上制备出与氧化镓衬底2的001晶向有20°夹角的鳍型图案:
首先,制作光刻掩模版使其图案为鳍型图案;
接着,确认氧化镓衬底2的001晶向的方向;
接着,将旋涂过光刻胶的样件放入接触式光刻机中,调整样件方向使旋涂过光刻胶的氧化镓衬底2的001晶向与光刻掩膜版鳍型图案的方向的夹角为20°;
然后,利用接触式光刻机进行光刻,曝光30s后将其放入显影液中显影90s,再将其放入等离子体去胶机中去除残胶,最终在n型氧化镓外延层3的表面上光刻出鳍型图案。
步骤5:刻蚀鳍型结构
第一步,刻蚀氧化镓形成鳍型结构:
将光刻后的样件放置于牛津ICP反应腔体内,使用牛津ICP氯基刻蚀氧化镓表面,设置刻蚀功率为200W,BCl3气体的流速为60sccm、Cl2气体的流速为20sccm,压强为10mtorr,刻蚀时间为250分钟的工艺条件,对外延层氧化镓3进行电感耦合等离子体刻蚀,以形成与氧化镓衬底2的001晶向有20°夹角的鳍型结构。
第二步,去除光刻胶:
将刻蚀后的样件置于丙酮溶液中在超声强度为2.0的条件下超声清洗3分钟;再将超声清洗完的样件使用剥离液在60℃条件下煮15分钟;再将煮完剥离液的样件依次使用丙酮-异丙醇-去离子水在超声强度2.0条件下超声清洗3分钟,再使用氮气吹干,并去除刻蚀后残余的光刻胶。
步骤6:沉积半导体层4。
将刻蚀出鳍型结构6的样件放置于磁控溅射反应腔体内,设置腔内压强为10mTorr,环境为温度25℃,功率为200W,腔内氧气对氩气的占比为50%,O2的气体的流速为12sccm、Ar的气体的流速为6sccm的工艺条件,使用铜靶材在鳍型结构6上进行磁控溅射沉积300分钟,形成厚度为110nm的半导体层4。
步骤7:制备阳极金属5。
利用光刻技术,使用光刻胶在半导体层4表面上制备出阳极图案;再采用电子束蒸发方法将金属Ni/Au沉积在阳极图案上,且第一层金属Ni的厚度为55nm,第二层金属Au的厚度为400nm;再采用N-甲基吡咯烷酮溶液洗掉光刻胶,即去掉半导体层4上无光刻图案处沉积的金属材料,完成器件制作。
实施例三:制作半导体层采用氧化锡材料,其厚度为100nm,且鳍型结构的朝向与氧化镓外衬底的001晶向之间有40°夹角的鳍型氧化镓PN结二极管。步骤A:对氧化镓衬底进行清洗
A1)选用有效掺杂载流子浓度为2×1018cm-3,掺杂离子种类为Si离子,厚度为500μm的氧化镓衬底2;
A2)将氧化镓衬底2依次置于丙酮-异丙醇-去离子水中在超声强度2.0的条件下超声清洗3分钟,然后使用氮气吹干。
步骤B:采用氢化物气相外延技术HVPE方法在清洗后的氧化镓衬底正面制备n型氧化镓外延层3。
B1)在HVPE立式反应器高温反应区中,将HCl与高纯金属Ga在900℃温度下反应生成GaCl和GaCl3;
B2)将高温反应区中所生成的GaCl和GaCl3推入低温反应区,再把氧化镓衬底正面朝上置于HVPE立式反应器低温反应区中,使GaCl和GaCl3与氧气在650℃温度下产生反应,在氧化镓衬底2上生成厚度为15μm、掺杂浓度为1015cm-3的n型氧化镓外延层3。
步骤C:制备阴极欧姆金属1。
C1)采用磁控溅射技术,在功率为200W,溅射时间为60分钟,压强为9mtorr,环境温度为25℃的条件下,在氧化镓衬底2的背面依次沉积Ti/Au双层金属,且靠近氧化镓衬底层的第一层Ti的厚度为20nm,第二层Au金属的厚度为300nm,形成阴极1。
C2)使用退火炉在氮气氛围下,对阴极金属进行退火,退火温度为450℃,退火时间为2分钟。
步骤D:在n型氧化镓外延层3的表面上光刻出鳍型图案。
D1)将退火后的样件置于甩胶机上,设置转速3000rpm,旋涂时间30s的旋涂条件,在n型氧化镓外延层3上旋涂光刻胶,并在甩胶完成后进行200℃热板烘烤90s;
D2)利用光刻技术,使用光刻胶在n型氧化镓外延层3的表面上制备出与氧化镓衬底2的001晶向有40°夹角的鳍型图案;
步骤E:制作鳍型结构。
E1)将光刻后的样件放置于牛津ICP反应腔体内,使用牛津ICP氯基刻蚀氧化镓表面,在刻蚀功率为200W,BCl3气体的流速为50sccm,Cl2气体的流速为15sccm,压强为9mtorr,刻蚀时间为200分钟的工艺条件下,对外延层氧化镓3进行电感耦合等离子体刻蚀,以形成与氧化镓衬底2的001晶向有40°夹角的鳍型结构。
E2)将刻蚀后的样件置于丙酮溶液中在超声强度为2.0的条件下超声清洗3分钟;再将超声清洗完的样件使用剥离液在60℃条件下煮15分钟;再将煮完剥离液的样件依次使用丙酮-异丙醇-去离子水在超声强度2.0条件下超声清洗3分钟,再使用氮气吹干,并去除刻蚀后残余的光刻胶。
步骤F:沉积半导体层4。
将刻蚀出鳍型结构6的样件放置于磁控溅射反应腔体内,在腔内压强为8mTorr,环境为温度25℃,功率为200W,腔内氧气对氩气的占比为60%,O2的气体的流速为12sccm、Ar的气体的流速为6sccm的工艺条件下,使用锡靶材在鳍型结构6上进行磁控溅射沉积200分钟,形成厚度为110nm的半导体层4。
步骤G:制备阳极金属5。
G1)利用光刻技术,使用光刻胶在半导体层4表面上制备出阳极图案;
G2)采用电子束蒸发方法将厚度为45nm的Ni金属和厚度为400nm的Au金属这两层金属Ni/Au依次沉积在阳极图案上;再用N-甲基吡咯烷酮溶液去掉半导体层4上无光刻图案处沉积的金属材料,完成器件制作。
本发明的效果可以通过测试结果进一步说明:
测试1:设置反向电压从0V到2000V逐渐增加,将反向电压加在本发明的二极管与图1所示的传统的二极管的两端,通过测试其反向电流的大小来判断反向击穿电压,结果如图5所示。从图5可见,本发明的鳍式氧化镓PN二极管的击穿电压为1965V,明显优于传统的二极管930V的击穿电压。
测试2:设置-4V到6V的正向电压,将正向电压加在本发明的二极管与图1所示的传统的二极管的两端,测试其正向电流的大小,结果如图6所示。从图6可见,在6V电压的条件下本发明的鳍式氧化镓PN二极管的电流为1706A/cm2,明显优于传统的二极管904A/cm2的电流。
以上描述仅是本发明的三个具体实例,并未构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解本发明内容和原理后,都可在不背离本发明原理、结构的情况下,进行形式和细节上的各种修改和改变,例如半导体层采用的p型半导体材料除了上述实施例中的氧化镍、氧化铜、氧化锡材料,还可以采用氧化亚铜、氧化镓材料;半导体沉积不限于磁控溅射沉积,还可以使用激光脉冲沉积;阳极、阴极金属制备方法不仅限于电子束蒸发,还可使用磁控溅射或热蒸发中任意一种,但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.一种高耐压低导通电阻的鳍式氧化镓PN二极管,自下而上包括:阴极(1)、氧化镓衬底(2)、n型氧化镓外延层(3)、半导体层(4)、阳极(5),该n型氧化镓外延层上(3)刻蚀多个沟槽形成鳍型结构(6),其特征在于:
所述半导体层(4),采用p型半导体材料,且完全沉积在鳍型结构(6)的外部,使其与n型氧化镓外延层(3)形成PN结二极管;
所述鳍型结构(6)的朝向为垂直于器件横截面的方向;
所述氧化镓衬底(2)的001晶向与鳍型结构(6)的朝向之间设有20°~60°的夹角,通过改变夹角,提高器件的击穿电压。
2.根据权利要求1所述的二极管,其特征在于:半导体层(4)采用的p型半导体材料,选用氧化镍、氧化铜、氧化亚铜、氧化锡和氧化镓中的任意一种。
3.根据权利要求1所述的二极管,其特征在于:阴极(1)采用Ti/Au双层金属,且靠近氧化镓衬底(2)的第一层Ti的厚度为10~30nm,第二层Au金属的厚度为250~400nm。
4.根据权利要求1所述的二极管,其特征在于:氧化镓衬底(2)的厚度为400~650μm,有效掺杂载流子浓度为1018~1019cm-3,掺杂离子种类为Si离子。
5.根据权利要求1所述的二极管,其特征在于:n型氧化镓外延层(3)的厚度为5~15μm,掺杂载流子浓度为1015~1017cm-3,掺杂离子种类为Si离子。
6.据权利要求1所述的二极管,其特征在于,PN结二极管阳极(5)采用Ni/Au双层金属,且第一层金属Ni的厚度为45~55nm,第二层金属Au的厚度为300~400nm。
7.一种高耐压低导通电阻的鳍式氧化镓PN二极管的制备方法,其特征在于,包括如下步骤:
1)对氧化镓衬底(2)依次进行丙酮-异丙醇-去离子水清洗;
2)采用氢化物气相外延技术在清洗后的氧化镓衬底(2)正面生长氧化镓外延层(3);
3)在氩气气氛下采用磁控溅射在氧化镓衬底背面沉积欧姆Ti/Au金属形成阴极(1),并对其进行欧姆退火处理;
4)在退火处理后的n型氧化镓外延层(3)上旋涂光刻胶,利用光刻技术在n型氧化镓外延层(3)的表面上光刻出与氧化镓衬底(2)的001晶向夹角为20°~60°的鳍型图案,再将其放置于牛津ICP反应腔体内;
5)向ICP反应腔体内通入流量为30~60sccm的BCl3的气体和10~20sccm的Cl2气体,在腔体压强为6~10mtorr,刻蚀功率为100~200W,刻蚀时间为150~250分钟的工艺参数下,对外延层氧化镓(3)表面进行电感耦合等离子体刻蚀以形成鳍型结构(6);
6)将刻蚀出鳍型结构(6)的样件放置于磁控溅射反应腔体内,在腔内压强为8~10mTorr,环境为温度20~30℃,功率为100~200W,腔内氧气对氩气的占比为50%的工艺条件下,在鳍型结构(6)上进行磁控溅射沉积200~300分钟,形成厚度为90~110nm的半导体层(4);
7)在半导体层(4)的正面上采用光刻工艺形成阳极图案,并根据阳极图案采用电子束蒸发的方法沉积Ni/Au金属并剥离形成阳极(5),完成器件制作。
8.根据权利要求7所述方法,其特征在于,所述步骤2)中采用氢化物气相外延技术在清洗后的氧化镓衬底(2)正面生长氧化镓外延层(3),实现如下:
2a)在氢化物气相外延立式反应器的高温反应区中通入氨气,将氯化氢气体与高纯金属Ga在800~900℃温度下反应生成GaCl和GaCl3;
2b)将高温反应区中所生成的GaCl和GaCl3推入低温反应区,再把氧化镓衬底(2)正面朝上置于HVPE立式反应器低温反应区中,在500~650℃温度下使高温反应区产物GaCl、GaCl3与氧气发生反应,在氧化镓衬底(2)上生成n型氧化镓外延层(3)。
9.据权利要求7所述的方法,其特征在于,所述步骤4)中利用光刻技术在n型氧化镓外延层(3)的表面上光刻出与氧化镓衬底(2)的001晶向的夹角为20°~60°的鳍型图案,实现如下:
4a)制作光刻掩模版使其图案为鳍型图案;
4b)确认氧化镓衬底(2)的001晶向的方向;
4c)将旋涂过光刻胶的样件放入接触式光刻机中,调整样件方向使氧化镓衬底(2)的001晶向与光刻掩膜版鳍型图案的方向的夹角为20°~60°;
4d)利用接触式光刻机进行光刻,曝光15~30s后将其放入显影液中显影60~90s,再将其放入等离子体去胶机中去除残胶,最终在n型氧化镓外延层(3)的表面上光刻出鳍型图案。
10.据权利要求7所述的方法,其特征在于:
所述步骤3)中采用磁控溅射在氧化镓衬底背面沉积欧姆Ti/Au金属形成阴极(1),其工艺条件是:功率为150~300W,溅射时间为60~90分钟,压强为6~12mtorr,环境温度为25℃。
CN202211032511.2A 2022-08-26 2022-08-26 高耐压低导通电阻的鳍式氧化镓pn二极管及制备方法 Pending CN115312604A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211032511.2A CN115312604A (zh) 2022-08-26 2022-08-26 高耐压低导通电阻的鳍式氧化镓pn二极管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211032511.2A CN115312604A (zh) 2022-08-26 2022-08-26 高耐压低导通电阻的鳍式氧化镓pn二极管及制备方法

Publications (1)

Publication Number Publication Date
CN115312604A true CN115312604A (zh) 2022-11-08

Family

ID=83865215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211032511.2A Pending CN115312604A (zh) 2022-08-26 2022-08-26 高耐压低导通电阻的鳍式氧化镓pn二极管及制备方法

Country Status (1)

Country Link
CN (1) CN115312604A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118073402A (zh) * 2024-04-19 2024-05-24 无锡松煜科技有限公司 一种氧化镓sbd器件及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118073402A (zh) * 2024-04-19 2024-05-24 无锡松煜科技有限公司 一种氧化镓sbd器件及其制备方法
CN118073402B (zh) * 2024-04-19 2024-07-09 无锡松煜科技有限公司 一种氧化镓sbd器件及其制备方法

Similar Documents

Publication Publication Date Title
CN106783558B (zh) 一种低导通电阻氢终端金刚石场效应晶体管及其制备方法
CN114171392B (zh) 一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法
WO2019119959A1 (zh) SiC肖特基二极管的制备方法及其结构
WO2019119958A1 (zh) SiC功率二极管器件的制备方法及其结构
CN115312604A (zh) 高耐压低导通电阻的鳍式氧化镓pn二极管及制备方法
CN113594234B (zh) 一种低开启电压的氧化镓肖特基二极管制备方法
CN114171584A (zh) 基于Ga2O3的异质结场效应晶体管及制备方法
CN112038417B (zh) 基于顺电介质的肖特基二极管及其制作方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN111029404A (zh) 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法
CN115377224A (zh) 一种高击穿双极场限环结构的氧化镓肖特基二极管及制备方法
KR20030017202A (ko) 결정 실리콘 박막 반도체 장치, 결정 실리콘 박막광기전력 소자 및 결정 실리콘 박막 반도체 장치의 제조방법
CN115312605A (zh) 改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法
CN115084234A (zh) 基于自中心至四周渐变P型掺杂浓度的氧化镓pn二极管及制备方法
CN115064580A (zh) 一种高耐压的氧化镓pn结二极管及其制备方法
CN113871488A (zh) 一种复合结构的垂直氧化镓异质结二极管及其制作方法
CN113643970A (zh) 一种碳化硅半导体器件的制作方法
CN114300538A (zh) 基于带源场板结构的pn结栅控氧化镓场效应晶体管及其制备方法
CN102306626B (zh) 半导体异质结场效应晶体管栅结构的制备方法
CN112349777A (zh) 具有钙钛矿复合栅结构的GaN HEMT光电探测器及其制备方法
CN111863938A (zh) 一种氮化镓基肖特基二极管及其制备方法
WO2019153431A1 (zh) 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法
CN107104046B (zh) 氮化镓肖特基二极管的制备方法
CN113690307B (zh) 一种具有三叠层栅介质结构的金刚石场效应晶体管
CN112133752B (zh) 一种复合终端表面金刚石高压场效应晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination