CN113594234B - 一种低开启电压的氧化镓肖特基二极管制备方法 - Google Patents

一种低开启电压的氧化镓肖特基二极管制备方法 Download PDF

Info

Publication number
CN113594234B
CN113594234B CN202110870270.8A CN202110870270A CN113594234B CN 113594234 B CN113594234 B CN 113594234B CN 202110870270 A CN202110870270 A CN 202110870270A CN 113594234 B CN113594234 B CN 113594234B
Authority
CN
China
Prior art keywords
gallium oxide
metal
oxide substrate
layer
adopting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110870270.8A
Other languages
English (en)
Other versions
CN113594234A (zh
Inventor
郑雪峰
洪悦华
何云龙
张方
张翔宇
陆小力
马晓华
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110870270.8A priority Critical patent/CN113594234B/zh
Publication of CN113594234A publication Critical patent/CN113594234A/zh
Application granted granted Critical
Publication of CN113594234B publication Critical patent/CN113594234B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种低开启电压的氧化镓肖特基二极管的制备方法,主要解决现有方法制作的氧化镓肖特基二极管的开启电压高的问题,其实现方案为:对氧化镓衬底进行清洗;对清洗后的氧化镓衬底表面进行表面修复的预处理,采用氢化物气相外延技术HVPE在预处理后的氧化镓衬底正面进行生长氧化镓外延层;采用磁控溅射在氧化镓衬底背面沉积欧姆阴极金属,并对其进行欧姆退火;对氧化镓外延层进行笑气电感耦合等离子体处理,并采用光刻形成阳极图案;根据阳极图案采用电子束蒸发沉积肖特基阳极金属,完成器件制作。本发明降低了肖特基二极管的开启电压;提高了漂移层的电子迁移率,从而减小了导通电阻,可用于大功率、高电压、高频整流。

Description

一种低开启电压的氧化镓肖特基二极管制备方法
技术领域
本发明属于半导体器件技术领域,特别指一种氧化镓肖特基二极管的制作方法。
技术背景
氧化镓是第三代新型半导体材料,由于其具有4.6-4.9eV的大禁带宽度、8MV/cm高的临界击穿场强特性,使得氧化镓半导体材料能够用于制备大功率器件。并且氧化镓功率器件具有击穿电压高、工作承受环境高以及抗辐照能力强等优点。随着现代科学技术的不断进步,在通讯、电力电子、信号处理、航空航天等领域,传统第三代半导体GaN和SiC的功率器件性能已经满足不了更高的工作性能要求。而氧化镓功率器件与GaN和SiC在相同耐压下,导通电阻更低,功耗更小,具有更高的巴利加优值。
氧化镓功率器件目前主要有二极管和三极管MOSFETs,其中二极管主要有肖特基二极管以及异质结pn二极管。由于目前氧化镓P型掺杂难以实现,所以目前主要使用其它P型半导体材料,如氧化镍、氧化铜、氧化锡与n型氧化镓结合制成异质结pn二极管。开启电压是二极管的一个重要器件参数,开启电压越小,器件性能愈佳。由于pn二极管利用少子工作,因而其开启电压较大,导致二极管的关断速度下降,关断时间长,且关断损耗较大。而作为利用金属与半导体接触形成的金属-半导体结原理制作的肖特基二极管,其由下至上依次包括阴极欧姆金属层1,重掺杂氧镓衬底2,轻掺杂外延层氧化镓3和阳极肖特基金属4,如图1所示。该二极管虽比pn二极管的开启电压低,但在高频电路中运用的传统氧化镓肖特基二极管的开启电压依然较高,仍然不能满足低的开启电压,快的开关速度,低的能源损耗的需求。
发明内容
本发明目的在于针对上述现有技术的不足,提供一种低开启电压的氧化镓肖特基二极管的制备方法,以提高开关速度,降低能源损耗。
本发明的技术思路是:通过对氧化镓衬底进行表面修复预处理,以使其表面损伤得以修复,便于生长出高质量的低掺氧化镓外延层;通过对氧化镓外延层表面进行笑气电感耦合等离子体技术处理,使其表面形成Ga-N共价键,即薄薄的氮化镓层,从而实现本发明的目的。
根据上述思路,本发明的技术方案如下:
1.一种低开启电压的氧化镓肖特基二极管的制作方法,其特征在于,包括:
1)对氧化镓衬底(2)依次进行丙酮-异丙醇-去离子水清洗;
2)对清洗后的氧化镓衬底(2)表面进行表面修复的预处理,以使其表面损伤得以修复,便于生长出高质量的低掺杂氧化镓外延层;
3)采用氢化物气相外延技术HVPE方法在预处理后的氧化镓衬底正面进行外延轻掺杂氧化镓层(3),采用磁控溅射在背面沉积欧姆阴极金属(1),并对欧姆阴极金属(1)进行欧姆退火;
4)对外延层氧化镓(3)进行笑气电感耦合等离子体技术处理,以在其表面形成Ga-N共价键,即薄薄的氮化镓层;
5)在进行笑气电感耦合等离子体技术处理后外延层(3)上采用光刻工艺形成阳极图案,并根据阳极图案采用电子束蒸发沉积肖特基阳极金属(4),完成器件制作。
作为优选,所述2)中对清洗后的氧化镓衬底(2)表面进行表面修复的预处理,实现如下:
2a)将清洗后的氧化镓衬底(2)浸入浓度为98%的浓硫酸与浓度为30%的双氧水按照3:1的比例混合制成的食人鱼溶液中,浸泡10-40分钟;
2b)将食人鱼处理后的氧化镓衬底放在氧气氛围下进行退火,其退火温度为600-1000℃,退火时间为10-60分钟。
作为优选,所述4)中对外延层氧化镓(3)进行笑气电感耦合等离子体技术处理,工艺条件是:功率为50-500W,笑气流量为20-150sccm,压强为4-20mtorr,环境温度为25-150℃,时间为2-20分钟。
本发明与现有技术相比,具有如下优点:
第一,相比于传统的氧化镓肖特基二极管制备方法,本发明由于在生长外延生长氧化镓外延层之前,对氧化镓衬底表面进行修复预处理,可使衬底表面氧化镓分子排列更加平整,表面特性得到优化,因而可在后续工艺中生长质量更高的低掺杂氧化镓外延层。
第二,相比于传统的氧化镓肖特基二极管制备方法,本发明由于在阳极下方的氧化镓外延层上进行了笑气电感耦合等离子体技术处理,使其表面形成Ga-N共价键,即薄薄的氮化镓层,不仅可降低金属与半导体的功函数差,进而降低了肖特基二极管的开启电压;而且提高了漂移层的电子迁移率,从而降低了导通电阻。
第三,相比于常规的氧化镓肖特基二极管制备方法,本发明制备氧化镓肖特基二极管的方法制备简单,适用于工业化生产。
附图说明:
图1为本发明要制作的低开启电压的氧化镓肖特基二极管的结构示意图;
图2为本发明制作图1氧化镓肖特基二极管的实现流程图。
图3是对传统的肖特基二极管和发明的二极管的肖特基二极管进行测试的正向特性曲线图。
具体实施方式:
为了更清楚地说明本发明实施例中的技术方案,下面结合实施例和本发明技术描述中所需要使用的附图对本发明进一步说明。但本发明不限于这些实施案例,本领域的技术人员应当清楚,在没有这些具体细节的其他实施例中也可以实现本发明。
参照图1,现有的低开启电压的氧化镓肖特基二极管,自下而上,包括:肖特基二极管阴极欧姆金属1、氧化镓衬底2、氧化镓轻掺杂外延层3和肖特基二极管阳极肖特基金属4。其中,肖特基二极管阴极欧姆金属1的金属采用Ti/Au,Ti的厚度为20nm,Au的厚度为400nm;氧化镓衬底2的厚度为650μm,其掺杂浓度为2×1019m-3;氧化镓轻掺杂外延层3的厚度为10μm,其掺杂浓度3×1016m-3;肖特基二极管阳极肖特基金属4的金属采用Ni/Au,Ni的厚度为45nm,Au的厚度为400nm。
参照图2,本发明制作图1器件结构的方法给出如下三种实施例:
实施例一:制作使氧化镓衬底的厚度为650μm,有效掺杂载流子浓度为1018cm-3。轻掺杂氧化镓外延层的厚度为10μm,掺杂载流子浓度为1016m-3。在功率为100W,笑气流量为40sccm,压强为8mtorr,环境温度为25℃,处理时间为2分钟的条件下对外延层氧化镓(3)进行笑气电感耦合等离子体处理的氧化镓肖特基二极管。
步骤一:氧化镓衬底清洗。
选用氧化镓衬底2的厚度为650μm,有效掺杂载流子浓度为1018cm-3,掺杂离子种类为Sn离子。
使用丙酮-异丙醇-去离子水分别在超声中超声5分钟,然后使用氮气进行吹干。
步骤二:对氧化镓衬底2的表面进行修复的预处理。
首先,将浓度为98%浓硫酸和浓度为30%双氧水,按照3:1的配比配制成食人鱼溶液,再将清洗后的氧化镓衬底2浸入该食人鱼溶液中浸泡10分钟;
接着,使用去离子水洗去片子残留的食人鱼溶液,后使用氮气吹干;
最后,使用退火炉在氧气氛围下,退火温度为600℃下退火时间为10分钟进行退火。
步骤三:采用氢化物气相外延技术HVPE方法,在预处理后的氧化镓衬底正面进行生长氧化镓外延层。
首先,将HCl与高纯金属Ga在850℃温度下反应生成GaCl和GaCl3
然后,将GaCl和GaCl3与氧气在500-650℃温度下反应,在氧化镓衬底2正面上生成厚度为10μm,掺杂载流子浓度为1016m-3氧化镓外延层3。
步骤四:制备阴极欧姆金属。
采用磁控溅射方法,将金属Ti/Au沉积在氧化镓衬底2的背面,且靠近氧化镓衬底层的第一层Ti的厚度为20nm,第二层Au金属的厚度为400nm,形成阴极欧姆1。
步骤五:使用退火炉在氮气氛围下,对阴极欧姆金属进行退火,退火温度为470℃,退火时间为1分钟。
步骤六:对笑气电感耦合等离子体表面处理。
在氧化镓外延层上利用电感耦合等离子体技术,在功率为50W,笑气流量为20sccm,压强4mtorr,环境温度为25℃的条件下对外延层进行笑气等离子体氮注入2分钟。
步骤七:制备阳极肖特基金属4。
首先,利用光刻技术,使用光刻胶在笑气电感耦合等离子体表面处理后的氧化镓外延层上制备出阳极图案;
然后,采用电子束蒸发方法将金属Ni/Au沉积在阳极图案上,且第一层金属Ni的厚度为45nm,第二层金属Au的厚度为400nm。
最后,采用N-甲基吡咯烷酮溶液洗掉光刻胶,完成器件制作。
实施例二:制作氧化镓衬底的厚度为300μm,有效掺杂载流子浓度为1020cm-3,轻掺杂氧化镓外延层的厚度为3μm,掺杂载流子浓度为1017m-3。在功率为200W,笑气流量为60sccm,压强为10mtorr,环境温度为50℃,处理时间为4分钟的条件下,对外延层氧化镓(3)进行笑气电感耦合等离子体处理的氧化镓肖特基二极管。
步骤1:氧化镓衬底清洗。
选用的厚度为300μm,有效掺杂载流子浓度为1020cm-3,掺杂离子种类为Sn离子的氧化镓衬底2,并使用丙酮-异丙醇-去离子水分别在超声中超声5分钟,然后使用氮气进行吹干。
步骤2:对氧化镓衬底2的表面修复预处理。
先将浓度为98%浓硫酸和浓度为30%双氧水,按照3:1的配比配制成食人鱼溶液,再将清洗后的氧化镓衬底2浸入该食人鱼溶液中浸泡20分钟;再使用去离子水洗去片子残留的食人鱼溶液,后使用氮气吹干;再使用退火炉温度为800℃下的氧气氛围下,退火30分钟。
步骤3:采用氢化物气相外延技术HVPE方法,在预处理后的氧化镓衬底正面进行生长氧化镓外延层。
先将HCl与高纯金属Ga在850℃温度下反应生成GaCl和GaCl3;再将GaCl和GaCl3与氧气在500-650℃温度下反应,在氧化镓衬底2正面上生成厚度为3μm,掺杂载流子浓度为1017m-3氧化镓外延层3。
步骤4,制作阴极欧姆1
本步骤的具体实现与实施例1的步骤四相同。
步骤5:使用退火炉在氮气氛围下,在温度为470℃下对阴极欧姆金属进行退火1分钟。
步骤6:对氧化镓外延层进行笑气电感耦合等离子体表面处理。
在氧化镓外延层上利用电感耦合等离子体技术,在功率为300W,笑气流量为100sccm,压强12mtorr,环境温度为100℃的条件下对外延层进行笑气等离子体氮注入,注入时间为12分钟。
步骤7:制备阳极肖特基金属4。
利用光刻技术,使用光刻胶在笑气电感耦合等离子体表面处理后氧化镓外延层上制备出阳极图案;再采用电子束蒸发方法将金属Ni/Au沉积在阳极图案上,且第一层金属Ni的厚度为45nm,第二层金属Au的厚度为400nm;然后用丙酮洗掉光刻胶,完成器件制备。
实施例三:制作氧化镓衬底的厚度为600μm,有效掺杂载流子浓度为1018cm-3,掺杂离子种类为Sn离子,轻掺杂氧化镓外延层的厚度为15μm,掺杂载流子浓度为1016m-3,且在功率为300W,笑气流量为80sccm,压强为12mtorr,环境温度为60℃,处理时间为6分钟的条件下对外延层氧化镓(3)进行笑气电感耦合等离子体处理的氧化镓肖特基二极管。
步骤A:氧化镓衬底清洗。
A1)选用氧化镓衬底的厚度为600μm,有效掺杂载流子浓度为1018cm-3,掺杂离子种类为Sn离子;
A2)使用丙酮-异丙醇-去离子水分别在超声中超声5分钟,然后使用氮气进行吹干。
步骤B:对氧化镓衬底表面修复预处理。
B1)将浓度为98%浓硫酸和浓度为30%双氧水,按照3:1的配比配制食人鱼溶液;
B2)将氧化镓衬底浸入食人鱼溶液中浸泡40分钟,接着使用去离子水洗去片子残留的食人鱼溶液,再使用氮气吹干;
B3)使用退火炉在氧气氛围下进行,退火温度为1000℃,退火时间为60分钟。
步骤C:采用氢化物气相外延技术HVPE方法在预处理后的氧化镓衬底正面生长氧化镓外延层。
C1)将HCl与高纯金属Ga在850℃温度下反应生产GaCl和GaCl3
C2)将GaCl和GaCl3与氧气在500-650℃温度下反应生成氧化镓外延层,其沉积在氧化镓衬底(2)上,其外延层的厚度为15μm,掺杂载流子浓度为1016m-3
步骤D:制备阴极欧姆金属。
本步骤的具体实现与实施例1的步骤四相同。
步骤E:使用退火炉在氮气氛围下,对阴极欧姆金属进行退火,退火温度为500℃,退火时间为1分钟。
步骤F:对氧化镓外延层进行笑气电感耦合等离子体表面处理。
在氧化镓外延层上利用电感耦合等离子体技术,在功率为500W,笑气流量为150sccm,压强20mtorr,环境温度为150℃的条件下对外延层进行笑气等离子体氮注入,注入时间为20分钟。
步骤G:制备阳极肖特基金属。
G1)利用光刻技术,使用光刻胶在笑气电感耦合等离子体表面处理后的氧化镓外延层上制备出阳极图案,再采用电子束蒸发在阳极图案上沉积肖特基阳极金属Ni/Au,且第一层金属Ni的厚度为45nm,第二层金属Au的厚度为400nm;
G2)采用N-甲基吡咯烷酮溶液洗掉光刻胶,完成器件制备。
本发明的效果可以通过一下实验结果进一步说明:
使用Keithley 4200测试仪器对传统的肖特基二极管及本发明的第一实施例制备的肖特基二极管进行测试,实验结果得到其二极管的正向特性曲线,结果如图3所示。
如图3可见,取电流密度达到1A/cm2对应的电压作为二极管的开启电压,传统的氧化镓肖特基二极管开启电压为0.8V,本发明制备的器件开启电压为0.6V。相比于传统的肖特基二极管开启电压降低了25%,并且导通电流也得到提高。说明本发明的制备方法能够有效降低氧化镓肖特基二极管的开启电压,提高导通电流。
以上描述仅是本发明的三个具体实例,并未构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明内容和原理后,都可能在不背离本发明原理、结构的情况下,进行形式和细节上的各种修改和改变,例如,阳极肖特基金属制备方法不仅限于电子束蒸发,还可使用磁控溅射或热蒸发等方法中任意一种;阴极欧姆金属制备方法不仅限于磁控溅射,还可使用电子束蒸发或热蒸发等方法中任意一种,但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (9)

1.一种低开启电压的氧化镓肖特基二极管的制作方法,其特征在于,包括以下步骤:
1)对氧化镓衬底(2)依次进行丙酮-异丙醇-去离子水清洗;
2)对清洗后的氧化镓衬底(2)表面进行表面修复的预处理,以使其表面损伤得以修复,便于生长出高质量的低掺杂氧化镓外延层;
3)采用氢化物气相外延技术HVPE方法在预处理后的氧化镓衬底正面进行外延轻掺杂氧化镓层(3),采用磁控溅射在氧化镓衬底背面沉积欧姆阴极金属(1),并对欧姆阴极金属(1)进行退火;
4)对轻掺杂氧化镓层(3)进行笑气电感耦合等离子体技术处理,以在其表面形成Ga-N共价键,即薄薄的氮化镓层;
5)在进行笑气电感耦合等离子体技术处理后轻掺杂氧化镓层(3)上采用光刻工艺形成阳极图案,并根据阳极图案采用电子束蒸发沉积肖特基阳极金属(4),完成器件制作。
2.根据权利要求1所述的方法,其特征在于:所述2)中对清洗后的氧化镓衬底(2)表面进行表面修复的预处理,实现如下:
2a)将清洗后的氧化镓衬底(2)浸入浓度为98%的浓硫酸与浓度为30%的双氧水按照3:1的比例混合制成的食人鱼溶液中,浸泡10-40分钟;
2b)将食人鱼处理后的氧化镓衬底放在氧气氛围下进行退火,其退火温度为600-1000℃,退火时间为10-60分钟。
3.根据权利要求1所述方法,其特征在于:4)中对轻掺杂氧化镓层(3)进行笑气电感耦合等离子体技术处理,工艺条件如下:
功率为50-500W,笑气流量为20-150sccm,压强为4-20mtorr,环境温度为25-150℃,时间为2-20分钟。
4.根据权利要求1所述方法,其特征在于:3)中采用氢化物气相外延技术HVPE方法在预处理后的氧化镓衬底正面进行外延轻掺杂氧化镓层(3)其实现如下:
3a)将HCl与高纯金属Ga在850℃温度下反应生产GaCl和GaCl3
3b)将GaCl和GaCl3与氧气在500-650℃温度下反应生成氧化镓外延层,其沉积在氧化镓衬底(2)上。
5.根据权利要求1所述方法,其特征在于:所述3)采用磁控溅射在氧化镓衬底(2)背面制作欧姆金属,其金属为Ti/Au,且靠近氧化镓衬底层的第一层Ti的厚度为20-50nm,第二层Au金属的厚度为100-400nm。
6.根据权利要求1所述方法,其特征在于:3)中的欧姆阴极金属在氮气氛围下进行退火,其退火温度为400-500℃,退火时间为1-3分钟。
7.根据权利要求1所述的方法,其特征在于:所述3)中在经过表面修复预处理后的氧化镓衬底(2)上生长的轻掺杂氧化镓层(3),其厚度为3-15μm,掺杂载流子浓度为1016-1018cm-3
8.根据权利要求1所述的方法,其特征在于:所述氧化镓衬底(2),其厚度为300-650μm,有效掺杂载流子浓度为1018-1020cm-3,掺杂离子种类为Si离子、Sn离子。
9.根据权利要求1所述方法,其特征在于:所述5)中根据阳极图案采用电子束蒸发沉积肖特基阳极金属(4),其蒸发金属为Ni/Au,且第一层金属Ni的厚度为45-60nm,第二层金属Au的厚度为200-400nm。
CN202110870270.8A 2021-07-30 2021-07-30 一种低开启电压的氧化镓肖特基二极管制备方法 Active CN113594234B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110870270.8A CN113594234B (zh) 2021-07-30 2021-07-30 一种低开启电压的氧化镓肖特基二极管制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110870270.8A CN113594234B (zh) 2021-07-30 2021-07-30 一种低开启电压的氧化镓肖特基二极管制备方法

Publications (2)

Publication Number Publication Date
CN113594234A CN113594234A (zh) 2021-11-02
CN113594234B true CN113594234B (zh) 2023-06-16

Family

ID=78252434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110870270.8A Active CN113594234B (zh) 2021-07-30 2021-07-30 一种低开启电压的氧化镓肖特基二极管制备方法

Country Status (1)

Country Link
CN (1) CN113594234B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115985970B (zh) * 2022-12-30 2024-03-22 江南大学 一种低正向导通电压氧化镓肖特基二极管及其制备方法
CN116581151B (zh) * 2023-07-13 2023-10-17 湖北九峰山实验室 一种低开启电压氧化镓肖特基二极管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851365B1 (en) * 2006-04-27 2010-12-14 Arizona Board of Regents, a coporate body organized under Arizona Law, Acting on behalf of Arizona State Univesity Methods for preparing semiconductor substrates and interfacial oxides thereon
CN112038416A (zh) * 2020-09-15 2020-12-04 西安电子科技大学 基于p型NiO薄膜和斜面终端结构的肖特基二极管及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9500932B2 (en) * 2012-09-04 2016-11-22 National University Corporation Kyoto Institute Of Technology Fast-response photorefractive polymer element
WO2017155806A1 (en) * 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851365B1 (en) * 2006-04-27 2010-12-14 Arizona Board of Regents, a coporate body organized under Arizona Law, Acting on behalf of Arizona State Univesity Methods for preparing semiconductor substrates and interfacial oxides thereon
CN112038416A (zh) * 2020-09-15 2020-12-04 西安电子科技大学 基于p型NiO薄膜和斜面终端结构的肖特基二极管及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Shweta Yadav et al."Performance Investigation of Ga2O3 semiconductor based schottky diode for RF application".《2020 International Conference on Electrical and Electronics Engineering》.2020,第733-736页. *

Also Published As

Publication number Publication date
CN113594234A (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
CN113594234B (zh) 一种低开启电压的氧化镓肖特基二极管制备方法
CN112038416B (zh) 基于p型NiO薄膜和斜面终端结构的肖特基二极管及其制作方法
CN100557815C (zh) InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
CN110164962B (zh) 高击穿电压的肖特基二极管及其制作方法
CN112038415A (zh) 基于双台阶斜面的肖特基二极管及其制作方法
CN115360235B (zh) 一种氮化镓肖特基势垒二极管及其制造方法
CN109037326A (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN110137244B (zh) GaN基自支撑衬底的垂直结构HEMT器件及制备方法
CN110957375A (zh) 基于离子注入边缘终端的垂直AlN肖特基二极管及制作方法
CN109950323A (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN115312605A (zh) 改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法
CN115377224A (zh) 一种高击穿双极场限环结构的氧化镓肖特基二极管及制备方法
CN111063724A (zh) 基于漂移区多层渐变掺杂的垂直AlN肖特基二极管及制作方法
CN115084234A (zh) 基于自中心至四周渐变P型掺杂浓度的氧化镓pn二极管及制备方法
CN110808292B (zh) 一种基于金属檐结构的GaN基完全垂直肖特基变容管及其制备方法
CN110571310B (zh) 一种(100)取向n型单晶金刚石电极欧姆接触形成方法
CN114497186A (zh) 金刚石/氧化镓异质pn结二极管的制备方法
WO2019153431A1 (zh) 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法
CN116581151B (zh) 一种低开启电压氧化镓肖特基二极管及其制备方法
CN110957374A (zh) 基于场板结构的垂直AlN肖特基二极管及制作方法
CN115064581A (zh) 基于纵向渐变p型掺杂浓度结构的氧化镓pn二极管及制备方法
US11798807B2 (en) Process for producing an electrical contact on a silicon carbide substrate
CN110797390B (zh) 一种增强型GaNHEMT集成结构及其制备方法
CN216528896U (zh) 一种基于氧化镓的半导体装置
CN113540208B (zh) 基于原位生长MIS结构的垂直GaN肖特基二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant