CN114267727B - 具有低接触电阻率的晶体管及其制作方法 - Google Patents

具有低接触电阻率的晶体管及其制作方法 Download PDF

Info

Publication number
CN114267727B
CN114267727B CN202111538504.5A CN202111538504A CN114267727B CN 114267727 B CN114267727 B CN 114267727B CN 202111538504 A CN202111538504 A CN 202111538504A CN 114267727 B CN114267727 B CN 114267727B
Authority
CN
China
Prior art keywords
ion implantation
barrier layer
transistor
groove
ohmic metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111538504.5A
Other languages
English (en)
Other versions
CN114267727A (zh
Inventor
刘胜厚
林科闯
孙希国
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Xiamen Sanan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Integrated Circuit Co Ltd filed Critical Xiamen Sanan Integrated Circuit Co Ltd
Priority to CN202111538504.5A priority Critical patent/CN114267727B/zh
Priority to CN202311195723.7A priority patent/CN117238950A/zh
Publication of CN114267727A publication Critical patent/CN114267727A/zh
Priority to PCT/CN2022/118891 priority patent/WO2023109219A1/zh
Application granted granted Critical
Publication of CN114267727B publication Critical patent/CN114267727B/zh
Priority to US18/395,575 priority patent/US20240128337A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请提供一种具有低接触电阻的晶体管及其制作方法，该晶体管包括依次形成的衬底、缓冲层、沟道层和势垒层，在势垒层的源极区域和漏极区域分别形成有离子注入区，在离子注入区形成有多个间隔设置的凹槽。在离子注入区表面以及各凹槽内沉积形成有欧姆金属，欧姆金属与各凹槽的底部和侧壁相接触。本方案中，通过形成于离子注入区的凹槽，可以使得欧姆金属不仅可以与离子注入区的表面接触，还可以与凹槽的侧壁接触，从而增加了欧姆金属与半导体的接触面积，进而降低欧姆接触电阻率，并且结合离子注入区可以进一步地达到降低欧姆接触电阻率的效果，且无需进行退火工艺进而避免产生在器件表面产生毛刺进而影响器件性能的问题。

Description

具有低接触电阻率的晶体管及其制作方法
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种具有低接触电阻率的晶体管及其制作方法。
背景技术
高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)具有高频、高压、高温等优点，是固态微波功率器件和功率电子器件未来的发展方向。其中，欧姆接触的性能对于HEMT器件性能具有很大的影响，如何降低HEMT器件的欧姆接触电阻率对提升HEMT器件的性能至关重要。由于HEMT器件中GaN材料具有较高的稳定性，不容易发生化学反应，因此不容易形成欧姆基础。
现有方式中在降低欧姆接触电阻率时通常采用高温合金的方式，但是在高温合金过程中容易产生颗粒状物，使得HEMT器件及欧姆金属表面粗糙，进而导致尖峰电场的出现，使得HEMT器件击穿特性下降。
发明内容
本申请的目的包括，例如，提供了一种具有低接触电阻率的晶体管及其制作方法，其能够降低欧姆接触电阻率且避免器件表面产生毛刺进而影响器件性能的问题。
本申请的实施例可以这样实现：
第一方面，本申请提供一种具有低接触电阻率的晶体管，包括：
依次形成的衬底、缓冲层、沟道层和势垒层；
在所述势垒层的源极区域和漏极区域分别通过离子注入以形成有离子注入区；
在所述离子注入区形成有多个间隔设置的凹槽，各所述凹槽的延伸方向为从所述势垒层至所述沟道层的方向；
在所述离子注入区表面以及各所述凹槽内沉积形成有欧姆金属，所述欧姆金属与各所述凹槽的底部和侧壁接触。
在可选的实施方式中，所述离子注入区中的注入离子为Si离子和/或Ge离子，所述离子注入区内注入离子的剂量为1×1014/cm2至1×1016/cm2。
在可选的实施方式中，所述势垒层由材料AlGaN形成，所述沟道层由材料GaN形成，所述离子注入区的深度大于所述势垒层的厚度且小于500nm。
在可选的实施方式中，各所述凹槽的深度大于所述势垒层的厚度且小于500nm。
在可选的实施方式中，多个凹槽的横截面的面积之和大于或等于所述欧姆金属表面面积的一半。
在可选的实施方式中，各所述凹槽的横截面的尺寸在1um至100um之间。
在可选的实施方式中，沿电流流动方向，凹槽的尺寸从小到大变化。
在可选的实施方式中，沿电流流动方向，相邻凹槽之间的间距从小到大变化。
在可选的实施方式中，各所述凹槽的横截面形状为圆形、正方形、长方形或不规则形状。
第二方面，本申请提供一种具有低接触电阻率的晶体管制作方法，所述方法包括：
依次形成衬底、缓冲层、沟道层和势垒层；
在所述势垒层的源极区域和漏极区域通过离子注入以形成离子注入区；
对所述离子注入区进行刻蚀以形成多个间隔设置的凹槽，各所述凹槽的延伸方向为从所述势垒层至所述沟道层的方向；
在所述离子注入区表面以及各所述凹槽内沉积欧姆金属，所述欧姆金属与各所述凹槽的底部和侧部接触。
在可选的实施方式中，所述势垒层由材料AlGaN形成，所述沟道层由材料GaN形成，所述离子注入区的深度大于所述势垒层的厚度且小于500nm。
本申请实施例的有益效果包括，例如：
本申请提供一种具有低接触电阻的晶体管及其制作方法，该晶体管包括依次形成的衬底、缓冲层、沟道层和势垒层，在势垒层的源极区域和漏极区域分别形成有离子注入区，在离子注入区形成有多个间隔设置的凹槽，各凹槽的延伸方向为从势垒层至沟道层的方向。在离子注入区表面以及各凹槽内沉积形成有欧姆金属，欧姆金属与各凹槽的底部和侧壁相接触。本方案中，通过开设凹槽的方式，可以使得欧姆金属不仅可以与离子注入区的表面接触，还可以与凹槽的侧壁接触，从而增加了欧姆金属与半导体的接触面积，进而降低欧姆接触电阻率，并且结合离子注入形成离子注入区可以进一步地达到降低欧姆接触电阻率的效果，且无需进行退火工艺进而避免产生在器件表面产生毛刺进而影响器件性能的问题。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的具有低电阻率的晶体管的结构图；
图2为具有离子注入区的晶体管的结构图；
图3为图1中从AA’方向进行截面后的俯视图；
图4为本申请实施例提供的具有低电阻率的晶体管的制作方法的流程图；
图5至图10为本申请实施例提供的具有低电阻率的晶体管的制作方法中各个步骤所形成器件结构示意图。
图标：10-衬底；20-缓冲层；30-沟道层；40-势垒层；50-离子注入区；60-凹槽；70-欧姆金属；80-光刻胶层；81-通孔。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
需要说明的是，在不冲突的情况下，本申请的实施例中的特征可以相互结合。
请参阅图1，为本申请实施例提供的具有低电阻率的晶体管的器件结构图，该晶体管包括衬底10，该衬底10可以是GaN衬底、SiC衬底、蓝宝石衬底、Si衬底，或者是本领域技术人员公知的任何其他适合外延生长GaN材料的衬底10，本申请对此不作具体限制。
晶体管器件还包括形成于衬底10上的缓冲层20，该缓冲层20可以是单层结构，也可以是多层结构。在缓冲层20采用多层结构时，形成的多层结构可以缓解晶格失配产生的应力。在该多层结构中还可以包括电子隔离层，以用于在器件工作时避免在导电沟道之外形成平行电导的现象，避免导致器件电子迁移率下降的问题。
在缓冲层20远离衬底10的一侧依次形成有沟道层30、势垒层40，在本实施例中，沟道层30可以由材料GaN形成，势垒层40可以由材料AlGaN形成。在势垒层40表面定义有有源区域，有源区域包括栅极区域、源极区域和漏极区域，其中，源极区域和漏极区域分别位于栅极区域的两侧。
本实施例中，在势垒层40的源极区域和漏极区域分别通过离子注入以形成有离子注入区50(图中仅画出器件的局部，为源极区域对应的离子注入区50或漏极区域对应的离子注入区50)，也即，离子注入区50为基于势垒层40的源极区域和漏极区域对势垒层40进行离子注入以形成的。通过离子注入的方式以形成离子注入区50，可以达到降低后续欧姆金属70与半导体之间的接触电阻的目的。
请结合参阅图2，在采用于势垒层40形成离子注入区50的方式，则晶体管器件的电阻率整体为OC_Rc＝Rc+Rsh+Rjn，其中，Rc表示欧姆金属70与半导体之间的接触电阻率、Rsh表示离子注入区50所存在的电阻率、Rjn表示离子注入区50与势垒层40之间的电阻率。通过上述形成离子注入区50的方式，相较于传统结构(无离子注入的结构)而言，离子注入区50产生的电阻率以及离子注入区50与势垒层40之间的电阻率已低于原本结构中势垒层40产生的电阻率。若想要进一步降低器件整体的电阻率，则需要从降低欧姆金属70与半导体之间接触电阻率Rc的方向出发。
因此，为了进一步降低器件的整体电阻率，在上述基础上，晶体管器件中在离子注入区50形成有多个间隔设置的凹槽60，各个凹槽60的延伸方向为从势垒层40至沟道层30的方向。也即，各个凹槽60为从势垒层40向沟道层30的方向进行刻蚀所形成的。
在此基础上，晶体管器件还包括在离子注入区50表面以及各凹槽60内沉积形成的欧姆金属70，形成的欧姆金属70与离子注入区50的表面相接触，并且，还与各凹槽60的底部和侧壁相接触。其中，欧姆金属70可以为金属Ti/Al/Ni/Au沉积所形成。沉积的欧姆金属70在后续经过高温形成欧姆接触，以制作形成源电极和漏电极。
需要说明的是，本实施例所提供的晶体管器件，除了包含上述结构之外，还可包括如栅电极等其他结构，其他结构采用现有技术中的常规设置方式，因此，本实施例在此不作赘述。此外，本实施例所提供的晶体管的外延结构还可应用于其他材料体系的HEMT结构中。
本实施例所提供的晶体管器件，在势垒层40中通过离子注入的方式以形成离子注入区50，可以有效降低后续欧姆接触的电阻率。并且，离子注入区50无需经由高温退火工艺，进而可以避免在晶体管器件表面产生毛刺，以影响到器件性能的问题。
在此基础上，结合形成于离子注入区50的多个凹槽60，使得欧姆金属70可以与离子注入区50的表面以及凹槽60的底部、侧壁接触，在器件规格不变的情况下，原有欧姆金属70仅能与离子注入区50的表面相接触，而本实施例中的晶体管器件，其中，欧姆金属70不仅可以与离子注入区50的表面和凹槽60的底部(相当于原有结构中的离子注入区50的表面)相接触，还可以与凹槽60的侧壁接触，如此，可以有效增大金属与半导体之间的接触面积，进而降低接触电阻率。
本实施例中，势垒层40中形成的离子注入区50内，注入离子为Si离子和/或Ge离子，可以通过离子注入机台利用离子源进行注入形成。常用的离子注入机台包括低能大电束离子注入机台、高能离子注入机台、中束离子注入机台等。其中，低能大电束离子注入机台其束流可以达到几毫安甚至几十毫安，注入剂量范围可在1×1013/cm2至1×1016/cm2。本实施例中，可以采用低能大电束离子注入机台进行离子注入，其中，注入离子的剂量为1×1014/cm2至1×1016/cm2。
离子注入区50的深度可以小于或等于势垒层40的厚度，也即，在纵向方向上，离子注入的深度可以截止于势垒层40的中间位置，也可以截止于沟道层30的表面。或者，离子注入区50的深度也可以大于势垒层40的厚度，但小于500nm，也即，离子注入区50可贯穿势垒层40并延伸至沟道层30。
本实施例中，沟道层30由材料GaN形成，势垒层40由材料AlGaN形成，在注入离子为Si离子时，由于Si离子在GaN中的激活率高于在AlGaN中的激活率，因此，Si离子注入GaN材料的电阻低于Si离子注入AlGaN材料的电阻。基于此，本实施例中，离子注入区50的深度可以设置为大于势垒层40的厚度，且小于500nm。
此外，本实施例中，通过对离子注入区50进行刻蚀以形成多个凹槽60，刻蚀的方向为由势垒层40向沟道层30的方向。其中，形成的多个凹槽60可以呈阵列排布，例如，可以呈多行多列地阵列排布，如图3中所示，此外，也可以呈环形阵列排布，具体地本实施例不作具体限制。
为了尽可能保障降低后续欧姆金属70的接触电阻率，可对形成的凹槽60在后续整个欧姆金属70整体面积中的占空比进行限定。在一种实现方式中，多个凹槽60的横截面的面积之和大于或等于欧姆金属70表面面积的一半。
例如，若各个凹槽60的横截面的面积为a，凹槽60的数量为k，而沉积的欧姆金属70的表面面积为b，则b/2≤(k*a)<b，也即，0.5≤(k*a)/b<1。如此，保障了形成的凹槽60的占空比可达到一定程度，从而保障能够增大欧姆金属70与半导体的接触面积，进而达到有效降低接触电阻率的目的。
在本实施例中，各个凹槽60的横截面的尺寸可在1um至100um之间。而凹槽60的数量则可以根据凹槽60的尺寸、凹槽60的占空比以及后续沉积的欧姆金属70的表面面积来确定。
本实施例中，在一种可能的实现方式中，各个凹槽的尺寸可以是相同的。
在另一种可能的实现方式中，沿电流流动方向，凹槽的尺寸从小到大变化。也即，从多个凹槽的分布的外围至内部方向上，外围的凹槽的尺寸较小、内部的凹槽尺寸较大。
例如，可以是按一定比例逐渐变大，也可以进行随机性地变大，本实施例对此不作限制。如此，欧姆接触由于电流积边效应，电流主要集中在欧姆区域边缘位置。因此，在相同占空比的情况下，等效的接触面积增大，可以更加有效的降低接触电阻率。
此外，本实施例中，在一种可能的实现方式中，相邻凹槽之间的间距可以是相同的。
在另一种可能的实现方式中，沿电流流动方向，相邻凹槽之间的间距从小到大变化。也即，从多个凹槽的分布的外围至内部方向上，外围的相邻凹槽之间的间隔较小、内部的相邻凹槽之间的间隔较大。
同样地，欧姆接触由于电流积边效应，电流主要集中在欧姆区域边缘位置，因此，在相同占空比情况下，等效的接触面积增加，可更加有效的降低接触电阻率。
本实施例中，刻蚀形成的多个凹槽中，一种实现方式中，各凹槽的尺寸可以相同，且沿电流流动方向，相邻凹槽之间的间距从小到大变化。
在另一种实现方式中，相邻凹槽之间的间距可相同，且沿电流流动方向，凹槽的尺寸从小到大变化。
此外，在又一种实现方式中，沿电流流动方向，凹槽的尺寸从小到大变化，且相邻凹槽之间的间距从小到大变化。
具体实施时，可以采用上述任意一种实现方式，本实施例对此不作具体限制。
其中，各个凹槽60的横截面的形状可为圆形、长方形、正方形或其他不规则形状。本实施例中，形成的凹槽60的横截面的形状可为圆形，以助于后续沉积于其中的欧姆金属70能够与凹槽60的侧壁良好接触，进而达到增大金属与半导体之间的接触面积的目的。
在本实施例中，刻蚀形成的各个凹槽60的深度可大于势垒层40的厚度且小于500nm。如此，形成的欧姆金属70下部分可以与凹槽60底部的GaN接触，以及凹槽60下部分侧壁的GaN材料接触，形成的欧姆金属70与GaN之间的接触电阻更低。
本实施例所提供的具有低接触电阻率的晶体管，结合离子注入所形成的离子注入区50以及于离子注入区50所形成的凹槽60，可以在有效增大欧姆金属70与半导体之间的接触面积，进而有效降低接触电阻率的基础上，且可避免高温退火工艺所造成的器件表面毛刺，可以保障器件的良好性能。
请参阅结合参阅图1和图4，本申请实施例还提供一种具有低接触电阻率的晶体管制作方法，该制作方法可用于制备上述的具有低接触电阻率的晶体管，以下将对该制作方法的详细过程进行阐述。
S101，依次形成衬底10、缓冲层20、沟道层30和势垒层40。
S102，在所述势垒层40的源极区域和漏极区域通过离子注入以形成离子注入区50。
S103，对所述离子注入区50进行刻蚀以形成多个间隔设置的凹槽60，各所述凹槽60的延伸方向为从所述势垒层40至所述沟道层30的方向。
S104，在所述离子注入区50表面以及各所述凹槽60内沉积欧姆金属70，所述欧姆金属70与各所述凹槽60的底部和侧壁接触。
在上述步骤S101中，请参阅图5，其中，衬底10可以是SiC衬底、Si衬底、蓝宝石衬底或GaN衬底等。缓冲层20、沟道层30和势垒层40可以依次于衬底10上进行沉积形成，可以采用如PECVD、LPCVD、ICP-PECVD中的任意一种沉积方式。
其中，缓冲层20可以是单层结构，也可以是多层结构。在缓冲层20为多层结构时，其中可以包括电子隔离层，以用于在器件工作时避免在导电沟道之外形成平行电导的现象，避免导致器件电子迁移率下降的问题。
本实施例中，沟道层30可以由材料GaN形成，势垒层40可以由材料AlGaN形成。
在上述步骤S102中，请结合参阅图6，在势垒层40的表面具有有源区，有源区包括栅极区域、源极区域和漏极区域。基于势垒层40上的源极区域和漏极区域对势垒层40进行离子注入。其中，采用的注入离子可以是Si离子和/或Ge离子。可以采用如低能大电束离子注入机台，以Si离子和/或Ge离子为离子源并基于源极区域和漏极区域对势垒层40进行离子注入。
在进行离子注入时，可以采用单一注入能量或者多个注入能量进行注入。其中，离子注入时，离子注入剂量可为1×1014/cm2至1×1016/cm2。
离子注入的深度可以截止于势垒层40的中间位置，也即，离子注入区50的深度可小于势垒层40的厚度。此外，离子注入区50的深度也可截止于沟道层30的表面，也即离子注入区50的深度可等于势垒层40的厚度。或者，离子注入区50的深度也可截止于沟道层30的中间位置，也即离子注入区50的深度可大于势垒层40的厚度。但是为了降低制作工艺上的难度，离子注入区50的深度可大于势垒层40的厚度且小于500nm。
在本实施例中，在进行离子注入时，可以将离子注入深度截止于沟道层30的中间位置。因为沟道层30为材料GaN形成，势垒层40为材料AlGaN形成。在注入离子为Si离子时，Si离子在GaN中的激活率高于在AlGaN中的激活率，因此，Si离子注入GaN材料的电阻低于Si离子注入AlGaN材料的电阻。
在上述步骤S103中，请结合参阅图7，在该步骤中，可以采用光刻显影以及刻蚀的方式在离子注入区50制备形成凹槽60。首先，可通过光刻工艺在势垒层40上表面形成光刻胶层80。可采用包含多个孔的光罩，其中，光罩的孔的位置与势垒层40上的离子注入区50的位置对应。如此，利用光罩并对光刻胶层80进行曝光显影。在光刻胶层80采用正性光刻胶材料时，光刻胶层80的与光罩上的各个孔位置对应的部分将在光照下溶解，而与光罩的其他部位对应的位置处光刻胶层80被保留。如此，如图8中所示，在光刻胶层80上形成多个通孔81，以暴露出下部的离子注入区50。
在上述步骤S103中，请结合参阅图9，在上述基础上，可基于对应于光刻胶层80的各个通孔81位置的离子注入区50进行刻蚀，从而在离子注入区50刻蚀形成多个凹槽60。该步骤中，可通过感应耦合等离子体刻蚀方法(Inductively Coupled Plasma，ICP)并在一定氛围下进行刻蚀，例如CF4、CHF3、O2、N2等气体下。对离子注入区50的刻蚀方向为从势垒层40至沟道层30的方向。
其中，刻蚀形成的凹槽60的深度可大于势垒层40的厚度且小于500nm，如此，便于后续沉积于凹槽60内的欧姆金属70其底部可与GaN沟道层30接触、欧姆金属70的下部分其侧面可与凹槽60侧壁的GaN沟道层30接触，进而使得欧姆金属70与半导体之间的接触电阻率更低。
其中，凹槽60的截面形状可依据所采用的光罩上的孔确定，例如，其截面形状可为圆形、长方形、正方形或其他不规则形成。此外，凹槽60的横截面的尺寸同样由所采用的光罩的孔尺寸而定，本实施例中，凹槽60的横截面的尺寸可在1um至100um之间。
本实施例中，刻蚀形成的凹槽60可以呈阵列排布，例如多行多列的阵列或者是圆环状的阵列等。而为了保障能够有效增加欧姆金属70与半导体之间的接触面积，形成的凹槽60在离子注入区50内应当具有一定的占空比。例如，形成的多个凹槽60面积的之和可大于离子注入区50的面积的一半。
在完成上述步骤后，可将势垒层40上的光刻胶层80去除，例如可采用有机溶剂，如N-甲基吡咯烷酮在70℃、1000PSI压力下去除蚀刻后的残留光刻胶，以得到如图10中所示的器件结构。
在上述步骤S104中，请结合参阅图1，在本实施例中，可以基于离子注入区50的表面蒸发金属Ti/Al/Ni/Au，并在高温条件下形成欧姆接触以形成欧姆金属70。
形成的欧姆金属70可与离子注入区50的表面接触，并且还可与凹槽60的底部和侧壁相接触。相比现有的器件结构，欧姆金属70与半导体的接触面积增加了欧姆金属70与凹槽60的侧壁相接触的部分，实现了增大欧姆金属70与半导体之间的接触面积的目的，进而有效降低欧姆金属70与半导体之间的接触电阻率。
本实施例所提供的具有低接触电阻率的晶体管的制作方法，在源极区域和漏极区域，采用离子注入的方式形成离子注入区50，可以达到降低后续欧姆金属70接触电路率的目的，并且，采用离子注入的方式可避免高温退火，从而避免在器件表面产生毛刺进而影响器件性能。在此基础上，采用对离子注入区50进行刻蚀以形成凹槽60，并于凹槽60内沉积形成欧姆金属70的方式，可以有效增大欧姆金属70与半导体之间的接触面积，进而进一步降低欧姆金属70接触电阻率，从而优化器件性能。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
综上所述，本申请实施例所提供的具有低电阻率的晶体管及其制作方法，该晶体管包括依次形成的衬底10、缓冲层20、沟道层30和势垒层40，在势垒层40的源极区域和漏极区域分别形成有离子注入区50，在离子注入区50形成有多个间隔设置的凹槽60，各凹槽60的延伸方向为从势垒层40至沟道层30的方向。在离子注入区50表面以及各凹槽60内沉积形成有欧姆金属70，欧姆金属70与各凹槽60的底部和侧壁相接触。本方案中，通过形成于离子注入区50的凹槽60，可以使得欧姆金属70不仅可以与离子注入区50的表面接触，还可以与凹槽60的侧壁接触，从而增加了欧姆金属70与半导体的接触面积，进而降低欧姆接触电阻率，以提升器件的高频特性。
并且结合离子注入区50可以进一步地达到降低欧姆接触电阻率的效果，且无需进行退火工艺进而避免产生在器件表面产生毛刺进而影响器件性能的问题。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种具有低接触电阻率的晶体管，其特征在于，包括：
依次形成的衬底、缓冲层、沟道层和势垒层；
在所述势垒层的源极区域和漏极区域分别通过离子注入以形成有离子注入区；
在所述离子注入区形成有多个间隔设置的凹槽，各所述凹槽的延伸方向为从所述势垒层至所述沟道层的方向，沿电流流动方向，凹槽的尺寸从小到大变化；
在所述离子注入区表面以及各所述凹槽内沉积形成有欧姆金属，所述欧姆金属与各所述凹槽的底部和侧壁接触。
2.根据权利要求1所述的具有低接触电阻率的晶体管，其特征在于，所述离子注入区中的注入离子为Si离子和/或Ge离子，所述离子注入区内注入离子的剂量为1×1014/cm2至1×1016/cm2。
3.根据权利要求2所述的具有低接触电阻率的晶体管，其特征在于，所述势垒层由材料AlGaN形成，所述沟道层由材料GaN形成，所述离子注入区的深度大于所述势垒层的厚度且小于500nm。
4.根据权利要求2所述的具有低接触电阻率的晶体管，其特征在于，各所述凹槽的深度大于所述势垒层的厚度且小于500nm。
5.根据权利要求1所述的具有低接触电阻率的晶体管，其特征在于，多个凹槽的横截面的面积之和大于或等于所述欧姆金属表面面积的一半。
6.根据权利要求1所述的具有低接触电阻率的晶体管，其特征在于，各所述凹槽的横截面的尺寸在1um至100um之间。
7.根据权利要求1所述的具有低接触电阻率的晶体管，其特征在于，沿电流流动方向，相邻凹槽之间的间距从小到大变化。
8.根据权利要求1所述的具有低接触电阻率的晶体管，其特征在于，各所述凹槽的横截面形状为圆形、正方形、长方形或不规则形状。
9.一种具有低接触电阻率的晶体管制作方法，其特征在于，所述方法包括：
依次形成衬底、缓冲层、沟道层和势垒层；
在所述势垒层的源极区域和漏极区域通过离子注入以形成离子注入区；
对所述离子注入区进行刻蚀以形成多个间隔设置的凹槽，各所述凹槽的延伸方向为从所述势垒层至所述沟道层的方向，沿电流流动方向，凹槽的尺寸从小到达变化；
在所述离子注入区表面以及各所述凹槽内沉积欧姆金属，所述欧姆金属与各所述凹槽的底部和侧部接触。
10.根据权利要求9所述具有低接触电阻率的晶体管制作方法，其特征在于，所述势垒层由材料AlGaN形成，所述沟道层由材料GaN形成，所述离子注入区的深度大于所述势垒层的厚度且小于500nm。
CN202111538504.5A 2021-12-15 2021-12-15 具有低接触电阻率的晶体管及其制作方法 Active CN114267727B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202111538504.5A CN114267727B (zh) 2021-12-15 2021-12-15 具有低接触电阻率的晶体管及其制作方法
CN202311195723.7A CN117238950A (zh) 2021-12-15 2021-12-15 一种半导体晶体管及其制作方法
PCT/CN2022/118891 WO2023109219A1 (zh) 2021-12-15 2022-09-15 具有低接触电阻率的晶体管及其制作方法
US18/395,575 US20240128337A1 (en) 2021-12-15 2023-12-24 Semiconductor transistor and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111538504.5A CN114267727B (zh) 2021-12-15 2021-12-15 具有低接触电阻率的晶体管及其制作方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311195723.7A Division CN117238950A (zh) 2021-12-15 2021-12-15 一种半导体晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN114267727A CN114267727A (zh) 2022-04-01
CN114267727B true CN114267727B (zh) 2023-10-27

Family

ID=80827446

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111538504.5A Active CN114267727B (zh) 2021-12-15 2021-12-15 具有低接触电阻率的晶体管及其制作方法
CN202311195723.7A Pending CN117238950A (zh) 2021-12-15 2021-12-15 一种半导体晶体管及其制作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311195723.7A Pending CN117238950A (zh) 2021-12-15 2021-12-15 一种半导体晶体管及其制作方法

Country Status (3)

Country Link
US (1) US20240128337A1 (zh)
CN (2) CN114267727B (zh)
WO (1) WO2023109219A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114267727B (zh) * 2021-12-15 2023-10-27 厦门市三安集成电路有限公司 具有低接触电阻率的晶体管及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104269469A (zh) * 2014-09-19 2015-01-07 西安电子科技大学 一种降低宽禁带半导体器件欧姆接触电阻的方法
CN112103340A (zh) * 2020-08-07 2020-12-18 厦门市三安集成电路有限公司 一种氮化镓晶体管的非合金欧姆接触制作方法
CN113113477A (zh) * 2021-03-01 2021-07-13 西安电子科技大学 基于ScAlN双沟道异质结结构的GaN射频器件及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257890B (zh) * 2021-04-21 2022-07-22 厦门市三安集成电路有限公司 一种高线性度氮化镓射频器件及其制作方法
CN114267727B (zh) * 2021-12-15 2023-10-27 厦门市三安集成电路有限公司 具有低接触电阻率的晶体管及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104269469A (zh) * 2014-09-19 2015-01-07 西安电子科技大学 一种降低宽禁带半导体器件欧姆接触电阻的方法
CN112103340A (zh) * 2020-08-07 2020-12-18 厦门市三安集成电路有限公司 一种氮化镓晶体管的非合金欧姆接触制作方法
CN113113477A (zh) * 2021-03-01 2021-07-13 西安电子科技大学 基于ScAlN双沟道异质结结构的GaN射频器件及其制备方法

Also Published As

Publication number Publication date
WO2023109219A1 (zh) 2023-06-22
CN117238950A (zh) 2023-12-15
CN114267727A (zh) 2022-04-01
US20240128337A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
US9922829B2 (en) Semiconductor device and manufacturing method thereof
JP6280796B2 (ja) ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスの製造方法
US10622456B2 (en) Semiconductor device and method for manufacturing the same
CN108206210B (zh) 半导体基底以及半导体元件
CN113284948B (zh) 一种GaN器件及其制备方法
EP2339635A2 (en) High electron mobility transistor
US20240128337A1 (en) Semiconductor transistor and manufacturing method therefor
TWI676293B (zh) 半導體裝置及其製造方法
JP2007048783A (ja) ショットキーダイオード及びその製造方法
WO2010100709A1 (ja) 窒化物半導体装置とその製造方法
US20110057233A1 (en) Semiconductor component and method for manufacturing of the same
TW201947766A (zh) 高電子遷移率電晶體
KR100684428B1 (ko) 낮은 온저항을 갖는 고전압 트랜지스터 및 이의 제조 방법
CN111952176A (zh) 半导体结构、增强型高电子迁移率晶体管及其制备方法
US9911846B2 (en) Semiconductor device having a bandgap wider than that of silicon
KR100650900B1 (ko) 반도체 소자 제조 방법
KR20070000774A (ko) 반도체 소자 제조 방법
KR102613007B1 (ko) 질화물 반도체 소자의 제조방법
TWI791364B (zh) 常關型氮化鎵元件的製造方法
CN113506821B (zh) 半导体器件
CN117276334A (zh) 一种氮化镓器件及其制造方法
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
JP2023082403A (ja) スイッチング素子とその製造方法
KR100732744B1 (ko) 반도체장치의 트랜지스터 제조방법
CN118299411A (zh) 一种氮化镓器件及氮化镓器件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant