CN112103340A - 一种氮化镓晶体管的非合金欧姆接触制作方法 - Google Patents

一种氮化镓晶体管的非合金欧姆接触制作方法 Download PDF

Info

Publication number
CN112103340A
CN112103340A CN202010789795.4A CN202010789795A CN112103340A CN 112103340 A CN112103340 A CN 112103340A CN 202010789795 A CN202010789795 A CN 202010789795A CN 112103340 A CN112103340 A CN 112103340A
Authority
CN
China
Prior art keywords
layer
ohmic contact
thickness
manufacturing according
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010789795.4A
Other languages
English (en)
Other versions
CN112103340B (zh
Inventor
孙希国
蔡文必
邹冠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Xiamen Sanan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Integrated Circuit Co Ltd filed Critical Xiamen Sanan Integrated Circuit Co Ltd
Priority to CN202010789795.4A priority Critical patent/CN112103340B/zh
Publication of CN112103340A publication Critical patent/CN112103340A/zh
Application granted granted Critical
Publication of CN112103340B publication Critical patent/CN112103340B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种氮化镓晶体管的非合金欧姆接触制作方法,其半导体基底由下至上包括衬底、缓冲层、势垒层、帽层和介质层,通过向半导体基底注入Si离子形成注入区,蚀刻介质层形成位于注入区范围之内的欧姆接触区,于欧姆接触区上沉积金属并采用波长为248‑355nm的激光激活注入区和金属,形成较小的欧姆接触电阻,同时避免了晶片高温处理导致的翘曲度变化,降低了工艺难度,提高产品良率。

Description

一种氮化镓晶体管的非合金欧姆接触制作方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种氮化镓晶体管的非合金欧姆接触制作方法。
背景技术
氮化镓高电子迁移率晶体管(HEMT)作为第三代宽禁带化合物半导体器件具有输出功率大、工作频率高、耐高温等特点,适合毫米波及以下各个频段的大功率应用。在氮化镓HEMT制作过程中,欧姆接触制作是关键技术之一,欧姆接触的形貌直接影响后续工艺过程中的对准,而接触电阻率大小则对器件性能有着直接的影响。目前常规的AlGaN/GaNHEMT欧姆接触制作方法是将金属蒸发到AlGaN/GaN异质材料表面并通过高温退火获得。另一种方法是先在AlGaN/GaN表面沉积一层介质,然后对需要进行欧姆接触电极制作的区域事先进行离子注入,获得高浓度的施主杂质并通过高温退火将其激活,从而对需要进行欧姆接触电极制作的区域形成n型重掺杂,然后在重掺杂区域沉积欧姆接触金属,低温退火后形成欧姆接触。此两种制作方法都需要进行高温回火或者高温激活,会导致晶片的翘曲发生变化,不利于后续工艺。
发明内容
本发明的目的在于克服现有技术存在的不足,提供一种氮化镓晶体管的非合金欧姆接触制作方法。
为了实现以上目的,本发明的技术方案为:
一种氮化镓晶体管的非合金欧姆接触制作方法,包括以下步骤:
1)提供半导体基底,所述半导体基底由下至上包括衬底、缓冲层、势垒层、帽层和介质层;
2)于所述半导体基底的上表面形成第一光阻层,通过曝光、显影形成注入窗口;
3)向所述注入窗口之内的半导体基底注入Si离子形成注入区,然后去除所述第一光阻层;
4)于所述半导体基底的上表面形成第二光阻层,通过曝光、显影形成欧姆接触窗口,所述欧姆接触窗口位于所述注入区范围之内且宽度小于所述注入窗口;
5)去除所述欧姆接触窗口之内的介质层以裸露所述帽层表面形成欧姆接触区,然后去除所述第二光阻层;
6)于所述欧姆接触区上沉积金属;
7)采用激光激活所述注入区和所述金属,激光波长为248-355nm。
可选的,步骤3)中,注入Si离子的注入能量为45-120keV,注入剂量为1×1015-4×1015cm-3
可选的,步骤3)中,所述Si离子的注入深度为由所述钝化层至至少所述势垒层的部分厚度。。
可选的,所述帽层为GaN层、SiN层或GaN层/SiN层的叠层,其中所述SiN层采用MOCVD(金属有机化合物化学气相沉淀)工艺形成。
可选的,所述GaN层的厚度范围为1nm-3nm,所述SiN层的厚度范围为1nm-2nm;所述GaN层/SiN层的叠层的厚度范围为1nm-4nm。
可选的,步骤6)中,所述金属包括Ti/Pt或Ti/W叠层。
可选的,所述Ti/Pt或Ti/W叠层中,Ti层厚度为20-60nm,Pt层厚度为40-60nm,W层厚度为40-60nm。
可选的,所述势垒层的材料是氮化铝、铝铟氮化物、铝镓氮化物、铟镓氮化物或铝铟镓氮化物。
可选的,所述介质层的材料是SiN,通过PECVD(等离子体增强化学的气相沉积法)或LPCVD(低压力化学气相沉积法)工艺形成;或所述介质层的材料是SiO2,通过PECVD工艺形成。
可选的,所述介质层的厚度为20-100nm。
本发明的有益效果为:
本发明在离子注入后先制作欧姆金属,然后采用激光激活注入区和欧姆金属,形成较小的欧姆接触电阻,同时避免了晶片高温处理导致的翘曲度变化,降低了工艺难度,提高产品良率。
附图说明
图1为实施例1的工艺流程图。
具体实施方式
以下结合附图和具体实施例对本发明做进一步解释。本发明的各附图仅为示意以更容易了解本发明,其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系以及正面/背面的定义,在本领域技术人员应能理解是指构件的相对位置而言,因此皆可以翻转而呈现相同的构件,此皆应同属本说明书所揭露的范围。
实施例1
参考图1,以下具体说明一种氮化镓基HEMT晶体管的非合金欧姆接触制作方法,图中1-1~1-6表示各步骤得到的结构示意图。
步骤1:参考1-1,提供半导体基底1,半导体基底1由下至上包括衬底11、缓冲层12、势垒层13、帽层14和介质层15;其中,衬底11是SiC材料;缓冲层12是GaN材料;势垒层13是氮化铝、铝铟氮化物、铝镓氮化物、铟镓氮化物或铝铟镓氮化物,例如AlGaN;帽层14是GaN材料,厚度为1-3nm;介质层15是采用PECVD在250-350℃的温度下或LPCVD工艺形成的SiN材料,厚度为20-100nm,例如50nm;
步骤2:参考1-2,于半导体基底1的上表面形成第一光阻层2,采用光刻的方法,通过曝光、显影形成注入窗口2a;
步骤3:参考1-3,向注入窗口2a之内的半导体基底1注入Si离子形成注入区A,注入深度为由介质层15至部分深度的缓冲层12,注入能量为45-120keV,例如80keV,注入剂量为1×1015-4×1015cm-3,然后去除第一光阻层2;
步骤4:参考1-4,于半导体基底1的上表面形成第二光阻层3,采用光刻的方法,通过曝光、显影形成欧姆接触窗口3a,所述欧姆接触窗口3a位于所述注入区A范围之内且宽度小于所述注入窗口2a;这里所述的宽度,本领域技术人员应能理解是指源极、漏极、栅极设置方向上的跨度。
步骤5:参考1-5,蚀刻去除欧姆接触窗口3a之内的介质层15以裸露帽层14表面形成欧姆接触区14a,然后去除第二光阻层3;
步骤6:参考1-6,于欧姆接触区14a上沉积金属4,金属是Ti/Pt或Ti/W叠层,Ti层厚度为20-60nm,Pt层厚度为40-60nm,W层厚度为40-60nm;欧姆接触区14a的边缘在注入区A的边缘内,这里的欧姆接触结构通常制成漏极和/或源极,这样的台阶结构可以分散栅极和漏极之间的电场,避免器件电压击穿;
步骤7:采用激光激活注入区A和金属4,激光波长为248-355nm,形成n型GaN区和Ti金属良好的欧姆接触。
实施例2
实施例2与实施例1的区别在于,帽层的材料是采用MOCVD工艺形成的SiN,厚度为1-2nm。本实施例中,帽层和介质层是采用不同工艺形成的SiN材料,其致密度等性能有所差别,可通过选择蚀刻方式进行介质层的选择性蚀刻。
实施例3
实施例3与实施例1的区别在于:帽层采用GaN层/SiN层的叠层,帽层的总厚度小于3nm;介质层的材料是SiO2,通过PECVD工艺在250-350℃的温度下形成。
上述实施例得到的器件结构,欧姆接触电阻率<0.2Ωmm,芯片翘曲度<20μm;而现有技术在形成Si注入区之后采用1100℃的激活温度和15min以上的激活时间对注入区进行激活后制作欧姆金属的工艺,欧姆接触电阻率在0.3Ω·mm左右,芯片翘曲度可高达40μm左右。可见本发明的制作方法,得到了良好欧姆接触的结构,有效减小了欧姆接触电阻,且避免高温带来的翘曲度问题。
上述实施例仅用来进一步说明本发明的一种氮化镓晶体管的非合金欧姆接触制作方法,但本发明并不局限于实施例,凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均落入本发明技术方案的保护范围内。

Claims (10)

1.一种氮化镓晶体管的非合金欧姆接触制作方法,其特征在于包括以下步骤:
1)提供半导体基底,所述半导体基底由下至上包括衬底、缓冲层、势垒层、帽层和介质层;
2)于所述半导体基底的上表面形成第一光阻层,通过曝光、显影形成注入窗口;
3)向所述注入窗口之内的半导体基底注入Si离子形成注入区,然后去除所述第一光阻层;
4)于所述半导体基底的上表面形成第二光阻层,通过曝光、显影形成欧姆接触窗口,所述欧姆接触窗口位于所述注入区范围之内且宽度小于所述注入窗口;
5)去除所述欧姆接触窗口之内的介质层以裸露所述帽层表面形成欧姆接触区,然后去除所述第二光阻层;
6)于所述欧姆接触区上沉积金属;
7)采用激光激活所述注入区和所述金属,激光波长为248-355nm。
2.根据权利要求1所述的制作方法,其特征在于:步骤3)中,注入Si离子的注入能量为45-120keV,注入剂量为1×1015-4×1015cm-3
3.根据权利要求2所述的制作方法,其特征在于:步骤3)中,所述Si离子的注入深度为由所述钝化层至至少所述势垒层的部分厚度。
4.根据权利要求1所述的制作方法,其特征在于:所述帽层为GaN层、SiN层或GaN层/SiN层的叠层,其中所述SiN层采用MOCVD工艺形成。
5.根据权利要求4所述的制作方法,其特征在于:所述GaN层的厚度范围为1nm-3nm,所述SiN层的厚度范围为1nm-2nm;所述GaN层/SiN层的叠层的厚度范围为1nm-4nm。
6.根据权利要求1所述的制作方法,其特征在于:步骤6)中,所述金属包括Ti/Pt或Ti/W叠层。
7.根据权利要求6所述的制作方法,其特征在于:所述Ti/Pt或Ti/W叠层中,Ti层厚度为20-60nm,Pt层厚度为40-60nm,W层厚度为40-60nm。
8.根据权利要求1所述的制作方法,其特征在于:所述势垒层的材料是氮化铝、铝铟氮化物、铝镓氮化物、铟镓氮化物或铝铟镓氮化物。
9.根据权利要求1所述的制作方法,其特征在于:
所述介质层的材料是SiN,通过PECVD或LPCVD工艺形成;或所述介质层的材料是SiO2,通过PECVD工艺形成。
10.根据权利要求1所述的制作方法,其特征在于:所述介质层的厚度为20-100nm。
CN202010789795.4A 2020-08-07 2020-08-07 一种氮化镓晶体管的非合金欧姆接触制作方法 Active CN112103340B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010789795.4A CN112103340B (zh) 2020-08-07 2020-08-07 一种氮化镓晶体管的非合金欧姆接触制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010789795.4A CN112103340B (zh) 2020-08-07 2020-08-07 一种氮化镓晶体管的非合金欧姆接触制作方法

Publications (2)

Publication Number Publication Date
CN112103340A true CN112103340A (zh) 2020-12-18
CN112103340B CN112103340B (zh) 2022-09-20

Family

ID=73752731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010789795.4A Active CN112103340B (zh) 2020-08-07 2020-08-07 一种氮化镓晶体管的非合金欧姆接触制作方法

Country Status (1)

Country Link
CN (1) CN112103340B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707546A (zh) * 2021-08-16 2021-11-26 成都莱普科技有限公司 一种选择性激光退火形成半导体器件欧姆接触的方法
CN114267727A (zh) * 2021-12-15 2022-04-01 厦门市三安集成电路有限公司 具有低接触电阻率的晶体管及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771076A (zh) * 2010-01-04 2010-07-07 西安电子科技大学 全透明AlGaN/GaN高电子迁移率晶体管及其制作方法
US20130252410A1 (en) * 2012-03-23 2013-09-26 Samsung Electronics Co., Ltd. Selective low-temperature ohmic contact formation method for group iii-nitride heterojunction structured device
CN103928324A (zh) * 2014-03-24 2014-07-16 中国电子科技集团公司第五十五研究所 铝镓氮化合物/氮化镓高电子迁移率晶体管的制造方法
US20160064538A1 (en) * 2014-08-29 2016-03-03 Renesas Electronics Corporation Semiconductor device and a method for manufacturing a semiconductor device
CN108231565A (zh) * 2017-12-07 2018-06-29 华南理工大学 氮化镓高电子迁移率晶体管的欧姆接触的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771076A (zh) * 2010-01-04 2010-07-07 西安电子科技大学 全透明AlGaN/GaN高电子迁移率晶体管及其制作方法
US20130252410A1 (en) * 2012-03-23 2013-09-26 Samsung Electronics Co., Ltd. Selective low-temperature ohmic contact formation method for group iii-nitride heterojunction structured device
CN103928324A (zh) * 2014-03-24 2014-07-16 中国电子科技集团公司第五十五研究所 铝镓氮化合物/氮化镓高电子迁移率晶体管的制造方法
US20160064538A1 (en) * 2014-08-29 2016-03-03 Renesas Electronics Corporation Semiconductor device and a method for manufacturing a semiconductor device
CN108231565A (zh) * 2017-12-07 2018-06-29 华南理工大学 氮化镓高电子迁移率晶体管的欧姆接触的制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707546A (zh) * 2021-08-16 2021-11-26 成都莱普科技有限公司 一种选择性激光退火形成半导体器件欧姆接触的方法
CN114267727A (zh) * 2021-12-15 2022-04-01 厦门市三安集成电路有限公司 具有低接触电阻率的晶体管及其制作方法
WO2023109219A1 (zh) * 2021-12-15 2023-06-22 厦门市三安集成电路有限公司 具有低接触电阻率的晶体管及其制作方法
CN114267727B (zh) * 2021-12-15 2023-10-27 厦门市三安集成电路有限公司 具有低接触电阻率的晶体管及其制作方法

Also Published As

Publication number Publication date
CN112103340B (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
TWI430341B (zh) 單一或多重閘極場平板之製造
KR101991036B1 (ko) 갈륨 나이트라이드 트랜지스터에 대한 이온주입 및 자기정합형 게이트 구조
US20160190296A1 (en) Gallium nitride based high electron mobility transistor including an aluminum gallium nitride barrier layer
US8921220B2 (en) Selective low-temperature ohmic contact formation method for group III-nitride heterojunction structured device
CN112103340B (zh) 一种氮化镓晶体管的非合金欧姆接触制作方法
JP5224741B2 (ja) 半導体装置及びその製造方法
TWI676293B (zh) 半導體裝置及其製造方法
KR20110066624A (ko) 전계 효과 트랜지스터의 제조방법
KR101736914B1 (ko) 고주파 소자 구조물의 제조방법
KR101078143B1 (ko) 복합 패시베이션 유전막을 갖는 이종접합 전계효과 트랜지스터 및 그 제조방법
CN114664938A (zh) 一种GaN基HEMT器件及其制备方法和应用
TWI725433B (zh) 半導體裝置的製作方法
CN107302022A (zh) 低损伤表面处理高效率器件及其制作方法
US20230155000A1 (en) Selective Laser Annealing Method
CN112289683B (zh) 高电子迁移率晶体管及其制造方法
JP2006344763A (ja) 接合ゲート型電界効果トランジスタの製造方法
TW202010125A (zh) 半導體裝置及其製造方法
CN112768508B (zh) 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法
TWI763272B (zh) 增強型電晶體及其製造方法
CN112018177B (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
KR102125386B1 (ko) 전력 반도체 소자 및 그 제조방법
WO2021054321A1 (ja) 半導体装置及びその製造方法
CN111129138B (zh) 基于自对准场板结构的氮化镓增强型垂直功率晶体管
KR101184321B1 (ko) 전계 효과 트랜지스터 및 그의 제조방법
TWM623644U (zh) 半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant