TWI763272B - 增強型電晶體及其製造方法 - Google Patents

Abstract

本發明係提供一種增強型電晶體及其製造方法，其包含：基板、成核層、至少一氮化鋁鎵緩衝層、高阻層、本質氮化鎵層、電子提供層、覆蓋層、鈍化層、閘電極、源電極及汲電極。本發明之增強型電晶體在覆蓋層中設置有氮化鋁層以獲得較陡峭的傳導帶，以提供較佳的二維電子氣之載子侷限。此外，同樣透過氮化鋁層的設置以作為鎂的擴散阻擋層，並在氮化鋁層與閘電極之間形成有較高的蕭特基能障，進而降低閘極漏電流且提高閘電極與氮化鋁層之界面的崩潰電壓，且提高閘極的操作電壓。並且，本發明之增強型電晶體在覆蓋層中設置有氮化鎂層，以降低氮化鎵層中的錯位密度進而提升晶體的品質。另外，在覆蓋層中設置有氮化鋁鎵層，以改善覆蓋層內各層之間界面的晶格失配情形。並且，利用三甲基鋁之預流以改善氮化鋁層/氮化鋁鎵層之不連續的鋁含量界面。利用鎂的δ摻雜(Delta-doping)方式，可以使得鎂緻密堆積，進而降低鎂的活化能，提升p型氮化物之電洞濃度。此外，以氧化鋁作為覆蓋層結構周圍的部份鈍化層，以提高閘電極對源電極與汲電極的橫向崩潰電壓。

Description

增強型電晶體及其製造方法

本發明涉及一種增強型電晶體及其製造方法，且特別涉及一種具有改良型覆蓋層的增強型電晶體及其製造方法。

由於氮化鎵材料具有良好的材料特性，例如高崩潰電壓、優秀的壓電效應、高電子飽和速度以及高電流密度，使其非常適合應用於高功率的半導體元件。因此，近幾年來氮化鎵材料在業界受到多方面的關注及應用，例如5G通訊、電動車、雷達衛星通訊及無線電傳輸等。

然而，在習知的電晶體元件中，氮化鎵與矽基板之間具有晶格常數及熱膨脹係數差異過大的問題，其會造成矽基板與形成於其上的氮化鎵之間產生過大的晶格失配(lattice mismatch~17%)及熱膨脹係數失配(CTE mismatch~54%)。在此情況下，氮化鎵在成長中會產生很大的拉應力，並形成高密度的螺旋錯位(threading dislocations)，進而使所形成的晶圓形狀彎曲甚至產生裂紋，最終可能導致氮化鎵電晶體的漏電流增加且性能降低。

此外，在氮化鋁鎵/氮化鎵高電子遷移率電晶體中，通常會透過成長p型氮化鎵覆蓋層，使之形成增強型氮化鋁鎵/氮化鎵高電子遷移率電晶體。然 而，p型氮化鎵覆蓋層一般是透過摻雜鎂方式形成，而所摻雜鎂原子可能會透過缺陷擴散至電子提供層，進而降低元件特性。並且，在氮化鋁鎵/氮化鎵高電子遷移率電晶體中，通常會利用氮化鋁之高能隙的特性，透過成長氮化鋁作為閘極絕緣層以降低閘極漏電流。然而，在氮化鋁鎵/氮化鎵高電子遷移率電晶體中的氮化鋁與氮化鋁鎵之間仍存在有晶格失配的問題。

為了解決上述先前技術的問題，本發明之目的在於提供一種增強型電晶體及其製造方法，其透過選擇性再生長以形成改良型覆蓋層，以改善上述晶格失配的情形，並同時提高覆蓋層與閘電極之間的蕭特基能障，進而減少閘電極漏電流並提高所形成之增強型電晶體的性能。

基於上述目的，本發明提供一種增強型電晶體，其包含：基板；設置在基板上的成核層；設置在成核層上的至少一氮化鋁鎵緩衝層；設置在至少一氮化鋁鎵緩衝層上的高阻層；設置在高阻層上的本質氮化鎵層；設置在本質氮化鎵層上的電子提供層；設置在電子提供層上的覆蓋層；設置在電子提供層上之覆蓋層的周圍的鈍化層；設置在電子提供層上，並鄰接鈍化層的源電極及汲電極；以及設置在覆蓋層上的閘電極。

較佳地，基板可以為包含相接合之支撐晶圓與元件晶圓，以及絕緣氧化層之絕緣層上矽基板，並且絕緣氧化層可以形成於支撐晶圓及元件晶圓中的至少一者上。

較佳地，支撐晶圓及元件晶圓各別為重摻雜矽晶圓、碳化矽晶圓或藍寶石晶圓。

較佳地，絕緣氧化層可以為氧化矽、氧化鋁或氮化矽。

較佳地，成核層可以為成長於基板上之氮化鋁磊晶。

較佳地，至少一氮化鋁鎵緩衝層可以包含第一氮化鋁鎵緩衝層、第二氮化鋁鎵緩衝層、及第三氮化鋁鎵緩衝層，並且第一氮化鋁鎵緩衝層的化學組成為Al_aGa_1-aN，且0.75≦a≦1；第二氮化鋁鎵緩衝層的化學組成為Al_bGa_1-bN，且0.5≦b≦0.75；以及第三氮化鋁鎵緩衝層的化學組成為Al_cGa_1-cN，且0.3≦c≦0.5。其中，第一氮化鋁鎵緩衝層、第二氮化鋁鎵緩衝層、及第三氮化鋁鎵緩衝層各別為無摻雜、碳摻雜、鐵摻雜、鎂摻雜、碳及鐵同時摻雜、碳及鎂同時摻雜、鐵及鎂同時摻雜或碳及鐵及鎂同時摻雜。並且，碳摻雜時的碳濃度可以介於10¹⁶~10²¹atoms/cm³；鐵摻雜時的鐵濃度可以介於10¹⁶~10²⁰atoms/cm³；並且鎂摻雜時的鎂濃度可以介於10¹⁶~10²⁰atoms/cm³。

較佳地，高阻層的化學組成為Al_dGa_1-dN，且0≦d≦1，並且高阻層可以為碳摻雜、鐵摻雜、鎂摻雜、碳及鐵同時摻雜、碳及鎂同時摻雜、鐵及鎂同時摻雜或碳及鐵及鎂同時摻雜。其中，碳摻雜時的碳濃度可以介於10¹⁶~10²¹atoms/cm³；鐵摻雜時的鐵濃度可以介於10¹⁶~10²⁰atoms/cm³；並且鎂摻雜時的鎂濃度可以介於10¹⁶~10²⁰atoms/cm³。

較佳地，電子提供層的化學組成為In_xAl_yGa_1-x-yN，且0≦x≦1、0≦y≦1。

較佳地，鈍化層可以包含相鄰接之介電層與氮化矽層，介電層可以包含氧化鋁且鄰接覆蓋層。

較佳地，覆蓋層可以包含初始氮化鋁鎵層、第一氮化鋁層、第一氮化鋁鎵層、第一氮化鎵層、氮化鎂層、第二氮化鎵層、第二氮化鋁鎵層及一第二氮化鋁層。

較佳地，初始氮化鋁鎵層之晶格常數可以與電子提供層之晶格常數相同。

較佳地，初始氮化鋁鎵層(Al_eGa_1-eN)及第二氮化鋁鎵層(Al_gGa_1-gN)之鋁含量可以隨著成長逐漸增加，且0≦e≦1、0≦g<≦1。

較佳地，第一氮化鋁鎵層(Al_fGa_1-fN)之鋁含量可以隨著成長逐漸減少，且0≦f≦1。

較佳地，第一氮化鎵層及第二氮化鎵層各別為p型氮化鎵或p型氮化鋁鎵/p型氮化鎵超晶格結構。

較佳地，第一氮化鋁鎵層、第一氮化鎵層、第二氮化鎵層及第二氮化鋁鎵層可以為鎂摻雜，且鎂濃度可以大於10¹⁹atoms/cm³。

基於上述目的，本發明進一步提供一種增強型電晶體的製造方法，包含以下步驟：(1)提供基板；(2)依序形成成核層、至少一氮化鋁鎵緩衝層、高阻層、本質氮化鎵層、電子提供層、氮化矽層及氧化矽層於基板上；(3)移除氮化矽層及氧化矽層的一部分，以形成覆蓋層區域；(4)形成覆蓋層於覆蓋層區域；(5)移除氧化矽層，並移除位於覆蓋層周圍的氮化矽層的一部分，以形成介電層區域；(6)形成介電層於介電層區域；(7)形成閘電極於覆蓋層上；(8)移除氮化矽層的一部分，以形成源電極區域及汲電極區域；以及(9)形成源電極於源電極區域，並且形成汲電極於汲電極區域。

較佳地，提供絕緣層上矽基板包含以下步驟：提供支撐晶圓及元件晶圓；在支撐晶圓及元件晶圓中的至少一者之表面及背面上成長絕緣氧化層；接合支撐晶圓及元件晶圓；以及減少元件晶圓的厚度至0.05~10um。

較佳地，在形成氧化矽層的步驟中，反應腔體內可以通入有氧化亞氮、氮氣及四氫化矽。

較佳地，在形成介電層的步驟中，可以於反應腔體內通入三甲基鋁及水蒸氣。

較佳地，形成覆蓋層的步驟可以包含：形成初始氮化鋁鎵層於電子提供層上；形成第一氮化鋁層於初始氮化鋁鎵層上；形成第一氮化鋁鎵層於第一氮化鋁層；形成第一氮化鎵層於第一氮化鋁鎵層上；形成氮化鎂層於第一氮化鎵層上；形成第二氮化鎵層於氮化鎂層上；形成第二氮化鋁鎵層於第二氮化鎵層上；以及形成第二氮化鋁層於第二氮化鋁鎵層上。

較佳地，形成第一氮化鋁層的步驟可以進一步包含：形成鋁原子沉積於初始氮化鋁鎵層上；在鋁原子沉積上接續成長第一氮化鋁層；形成鋁原子沉積於第二氮化鋁鎵層上；以及在鋁原子沉積上接續成長第二氮化鋁層。其中，在形成鋁原子沉積的步驟中，可以於反應腔體內通入三甲基鋁。並且，鋁原子的沉積時間可以為1~10秒。

較佳地，形成第一氮化鋁鎵層的步驟可以進一步包含：在第一氮化鋁層進行鎂之δ摻雜，以在第一氮化鋁層上形成鎂原子沉積；以及在鎂原子沉積上接續成長第一氮化鋁鎵層。其中，在形成鎂原子沉積的步驟中，可以於反應腔體內通入氫氣、氨氣及二茂鎂。並且，鎂原子的沉積時間可以為1~5秒。

綜上所述，本發明之增強型電晶體及其製造方法提供一種改良型覆蓋層，其包含初始氮化鋁鎵層、第一氮化鋁層、第一氮化鋁鎵層、第一氮化鎵層、氮化鎂層、第二氮化鎵層、第二氮化鋁鎵層及第二氮化鋁層。本發明所 揭露之改良型覆蓋層利用第一氮化鋁層以獲得較陡峭的傳導帶(conduction band)，進而提供較佳的二維電子氣之載子侷限。此外，第一氮化鋁層亦可以作為鎂的擴散阻擋層，以防止在成長第一及第二氮化鎵層時，大量過摻雜的鎂進入其他層中，進而影響電晶體的性能。進一步地，本發明所揭露之改良型覆蓋層利用第二氮化鋁層與閘電極之間形成的較高的蕭特基能障，進而降低閘極漏電流並提高閘電極與第二氮化鋁層之界面的崩潰電壓，使得電晶體具有較高的閘極電壓(Gate-Source Voltage，VGS)，而能夠更加廣泛地應用於更高電壓的電路設計範圍。

此外，本發明所揭露之改良型覆蓋層透過在電子提供層與第一氮化鋁層、第一氮化鋁層與第一氮化鎵層以及第二氮化鎵層與第二氮化鋁層之間分別設置氮化鋁鎵層，以改善上述各層之間界面的晶格失配情形，並同時維持上述氮化鋁層之功效。進一步地，本發明所揭露之改良型覆蓋層透過在第一氮化鎵層與第二氮化鎵層之間插入一層氮化鎂層，以改善後續氮化鎵層的晶體的品質(例如，降低錯位密度等)，進而增加鎂在各氮化鎵層中的活化效率，並提升各氮化鎵層的電洞濃度。

另外，本發明所揭露之改良型覆蓋層進一步在成長電子提供層與第一氮化鋁層之界面、初始氮化鋁鎵層與第一氮化鋁層之界面及第二氮化鋁鎵層與第二氮化鋁層之界面中的至少一個界面時，使用三甲基鋁之預流以改善上述界面，進而形成具有連續鋁含量的界面。並且，本發明透過在氮化鋁層與p型氮化鎵或p型氮化鋁鎵之界面進行鎂的δ摻雜方式，以使鎂緻密堆積並降低鎂的活化能，進而提升p型氮化鎵或p型氮化鋁鎵之電洞濃度。並且，本發明更進一步利用氧化鋁作為部份的鈍化層，以提高閘電極對源電極及汲電極的橫向崩潰電壓。

並且，本發明之增強型電晶體及其製造方法利用絕緣層上矽基板 取代習知的矽基板，並透過調整絕緣層上矽基板中的支撐晶圓之背面絕緣氧化層的厚度，以減少基板與氮化鎵之間的拉應力所造成的晶圓形狀彎曲及裂紋的產生，進而防止先前技術中所述之晶圓形狀彎曲或裂紋而可能導致的氮化鎵電晶體的漏電流增加及操作性能降低。

100:增強型電晶體

1:基板

2:成核層

3:氮化鋁鎵緩衝層

31:第一氮化鋁鎵緩衝層

32:第二氮化鋁鎵緩衝層

33:第三氮化鋁鎵緩衝層

4:高阻層

5:本質氮化鎵層

6:電子提供層

7:覆蓋層

71:初始氮化鋁鎵層

72:第一氮化鋁層

73:第一氮化鋁鎵層

74:第一氮化鎵層

75:氮化鎂層

76:第二氮化鎵層

77:第二氮化鋁鎵層

78:第二氮化鋁層

8:鈍化層

81:氮化矽層

82:介電層

9:氧化矽層

10:光阻劑

11:閘電極

12:源電極

13:汲電極

S1~S12:步驟

第1圖為根據本發明一實施例的增強型電晶體的示意圖；第2圖為根據本發明一實施例的增強型電晶體中的改良型覆蓋層的示意圖；第3圖為根據本發明一實施例的增強型電晶體製造方法的流程圖；以及第4圖至第11圖為根據本發明一實施例來說明一種增強型電晶體製造方法的示意圖。

在下文中將結合附圖對本發明進行進一步的詳細說明。這些附圖均為簡化的示意圖，僅以示意方式說明本發明的基本結構，並且為了清楚起見而誇大了元件的比例及尺寸，因此這些附圖並不作為對本發明的限定。

請一併參閱第1圖及第2圖所示，第1圖為根據本發明一實施例的增強型電晶體的示意圖；以及第2圖為根據本發明一實施例的增強型電晶體中的改良型覆蓋層的示意圖。

如第1圖所繪示，本發明係提供一種增強型電晶體100，其包含基板1、設置在該基板1上的成核層2、設置在成核層2上的至少一氮化鋁鎵緩衝層3、設置在至少一氮化鋁鎵緩衝層3上的高阻層4、設置在高阻層4上的本質氮化鎵層5、設置在本質氮化鎵層5上的電子提供層6、設置在電子提供層6上的覆蓋 層7、設置在電子提供層6上之覆蓋層7的周圍的鈍化層8、設置在覆蓋層7上的閘電極11以及設置在電子提供層6上並鄰接鈍化層8的源電極12及汲電極13。

在本實施例中，使用絕緣層上矽(Silicon on Insulator，SOI)基板作為基板1。其中，作為基板1的絕緣層上矽基板包含支撐晶圓、元件晶圓以及絕緣氧化層，且絕緣氧化層可以形成於支撐晶圓及元件晶圓中的至少一者的表面及背面上，並且支撐晶圓及元件晶圓彼此接合。

此外，支撐晶圓及元件晶圓分別可以為重摻雜矽晶圓、碳化矽晶圓或藍寶石晶圓。並且，絕緣氧化層可以為氧化矽、氧化鋁或氮化矽。

在本實施例中，使用支撐晶圓及元件晶圓皆為重摻雜矽晶圓，且僅在支撐晶圓的表面及背面形成有作為絕緣氧化層的氧化矽。具體來說，將表面及背面具有絕緣氧化層的支撐晶圓與元件晶圓透過鍵結及退火製程使得支撐晶圓與元件晶圓彼此接合，並進一步透過研磨製程使元件晶圓具有約0.05~10um之間的厚度，即可獲得本實施例中所述之絕緣層上矽基板。

進一步地，成核層2為成長於基板1上之氮化鋁磊晶，且其厚度介於30~80nm。

並且，成核層2上設置有至少一層氮化鋁鎵緩衝層3。在本實施例中，成核層2上設置有三層氮化鋁鎵緩衝層3，其依序為第一氮化鋁鎵緩衝層31、第二氮化鋁鎵緩衝層32、及第三氮化鋁鎵緩衝層33，但本發明不限定於此。在其他實施例中，可以根據使用者的需求或者製程成本的考量，進而調整氮化鋁鎵緩衝層3的層數。

具體來說，第一氮化鋁鎵緩衝層31、第二氮化鋁鎵緩衝層32、及第三氮化鋁鎵緩衝層33係依序形成在成核層2上。並且，第一氮化鋁鎵緩衝層31的化學組成為Al_aGa_1-aN，且0.75≦a≦1；第二氮化鋁鎵緩衝層32的化學 組成為Al_bGa_1-bN，且0.5≦b≦0.75；以及第三氮化鋁鎵緩衝層33的化學組成為Al_cGa_1-cN，且0.3≦c≦0.5。也就是說，在由具有不同的鋁含量比之複數層氮化鋁鎵所組成的氮化鋁鎵緩衝層3中，各氮化鋁鎵緩衝層3之鋁含量比隨著成長逐漸減少。

此外，第一氮化鋁鎵緩衝層31、第二氮化鋁鎵緩衝層32、及第三氮化鋁鎵緩衝層33分別為無摻雜、碳摻雜、鐵摻雜、鎂摻雜及其組合中的至少一者。也就是說，第一氮化鋁鎵緩衝層31、第二氮化鋁鎵緩衝層32、及第三氮化鋁鎵緩衝層33分別可以摻雜單一元素，例如碳、鐵、或鎂，或者可以分別同時摻雜兩種元素，例如碳與鐵、碳與鎂、或鐵與鎂同時摻雜，再或者可以分別同時摻雜碳、鐵、及鎂三種元素。

進一步地，當第一氮化鋁鎵緩衝層31、第二氮化鋁鎵緩衝層32、或第三氮化鋁鎵緩衝層33為碳摻雜時，碳濃度介於10¹⁶~10²¹atoms/cm³。當第一氮化鋁鎵緩衝層31、第二氮化鋁鎵緩衝層32、或第三氮化鋁鎵緩衝層33為鐵摻雜時，鐵濃度介於10¹⁶~10²⁰atoms/cm³。當第一氮化鋁鎵緩衝層31、第二氮化鋁鎵緩衝層32、或第三氮化鋁鎵緩衝層33為鎂摻雜時，鎂濃度介於10¹⁶~10²⁰atoms/cm³。並且，第一氮化鋁鎵緩衝層31、第二氮化鋁鎵緩衝層32、及第三氮化鋁鎵緩衝層33的厚度介於50~1000nm。

高阻層4設置在第三氮化鋁鎵緩衝層33上，高阻層4的化學組成為Al_dGa_1-dN，且0≦d≦1。值得一提的是，相較於氮化鋁鎵緩衝層3中具有最低的鋁含量比的第三氮化鋁鎵緩衝層33，高阻層4具有更低的鋁含量比。此外，高阻層4為碳摻雜、鐵摻雜、鎂摻雜及其組合中的至少一者。也就是說，高阻層4可以摻雜單一元素，例如碳、鐵、或鎂，或者可以同時摻雜兩種元素，例如碳與鐵、碳與鎂、或鐵與鎂同時摻雜，再或者可以同時摻雜碳、鐵、及鎂三種元素。

進一步地，當高阻層4為碳摻雜時，碳濃度介於10¹⁶~10²¹atoms/cm³。當高阻層4為鐵摻雜時，鐵濃度介於10¹⁶~10²⁰atoms/cm³。當高阻層4為鎂摻雜時，鎂濃度介於10¹⁶~10²⁰atoms/cm³。並且，高阻層4的厚度介於500~3000nm。

本質氮化鎵層5設置在高阻層4上，其為無摻雜其他元素的本質氮化鎵材料，並且氮化鎵通道層5的厚度介於50~800nm。

電子提供層6設置在本質氮化鎵層5上，電子提供層6的化學組成為In_xAl_yGa_1-x-yN，且0≦x≦1、0≦y≦1。並且，電子提供層6的厚度介於5~30nm。

覆蓋層7設置在電子提供層6上，且如第2圖所繪示，覆蓋層7包含設置在電子提供層6上的初始氮化鋁鎵層71、設置在初始氮化鋁鎵層71上的第一氮化鋁層72、設置在第一氮化鋁層72上的第一氮化鋁鎵層73、設置在第一氮化鋁鎵層73上的第一氮化鎵層74、設置在第一氮化鎵層74上的氮化鎂層75、設置在氮化鎂層75上的第二氮化鎵層76、設置在第二氮化鎵層76上的第二氮化鋁鎵層77以及設置在第二氮化鋁鎵層77上的第二氮化鋁層78。

其中，初始氮化鋁鎵層71的化學組成為Al_eGa_1-eN，且0≦e≦1。具體來說，初始氮化鋁鎵層71在與電子提供層6之接面處的鋁含量比為e，此鋁含量比使得初始氮化鎵層71(Al_eGa_1-eN)之晶格常數與電子提供層層6(In_xAl_yGa_1-x-yN)之晶格常數匹配，且初始氮化鋁鎵層71之鋁含量比(e)沿成長方向由e漸增至1。並且，初始氮化鋁鎵層71為本質材料，且其厚度介於0.5~2nm。透過初始氮化鋁鎵層71的設置，可以改善電子提供層6與第一氮化鋁層72之間界面的晶格失配情形。

第一氮化鋁層72為本質材料，且其厚度介於0.5~2nm。透過第一氮化鋁層72的設置可以形成較陡峭的傳導帶，以提供較佳的二維電子氣之載子 侷限。此外，第一氮化鋁層72可以進一步作為鎂的擴散阻擋層，以防止在成長第一氮化鎵層74時，大量過摻雜的鎂進入電子提供層6中，而影響到電晶體的性能。

第一氮化鋁鎵層73的化學組成為Al_fGa_1-fN，且0≦f≦1。具體來說，第一氮化鋁鎵層73與第一氮化鋁層72之接面處的鋁含量比為1(f=1)，且鋁含量比(f)沿成長方向由1漸減至0。並且，第一氮化鋁鎵層73為鎂摻雜，且鎂的摻雜濃度大於10¹⁹atoms/cm³，並且其厚度介於0.5~2nm。透過第一氮化鋁鎵層73的設置，可以改善第一氮化鋁層72與第一氮化鎵層74之間界面的晶格失配情形。

第一氮化鎵層74為鎂摻雜，且鎂的摻雜濃度大於10¹⁹atoms/cm³，並且其厚度介於10~200nm。在本實施例中，第一氮化鎵層74為p型摻雜的氮化鎵材料，但本發明不限定於此。在其他實施例中，第一氮化鎵層74可以為p型氮化鋁鎵/p型氮化鎵超晶格結構。

氮化鎂層75為本質材料，且其厚度介於2~10nm。透過氮化鎂層75的設置，可以降低晶體中的錯位密度，以改善第一氮化鎵層74及第二氮化鎵層76的晶體品質，進而增加鎂在第一氮化鎵層74及第二氮化鎵層76中的活化效率，並且提升第一氮化鎵層74及第二氮化鎵層76的電洞濃度。

第二氮化鎵層76為鎂摻雜，且鎂的摻雜濃度大於10¹⁹atoms/cm³，並且其厚度介於10~200nm。在本實施例中，第二氮化鎵層76與第一氮化鎵層74同樣為p型摻雜的氮化鎵材料，但本發明不限定於此。在其他實施例中，第一氮化鎵層74同樣可以為p型氮化鋁鎵/p型氮化鎵超晶格結構。

第二氮化鋁鎵層77的化學組成為Al_gGa_1-gN，且0≦g≦1。具體來說，第二氮化鋁鎵層77與第二氮化鎵層76之接面處的鋁含量比為0(g=0)，且鋁含量比(g)沿成長方向由0漸增至1。並且，第二氮化鋁鎵層77為鎂摻雜， 且鎂的摻雜濃度大於10¹⁹atoms/cm³，並且其厚度介於0.5~2nm。透過第二氮化鋁鎵層77的設置，可以改善第二氮化鎵層76與第二氮化鋁層78之間界面的晶格失配情形。

第二氮化鋁層78為本質材料，且其厚度介於0.5~2nm。透過第二氮化鋁層78的設置，第二氮化鋁層78與閘電極11之間可以形成較高的蕭特基能障以降低閘極漏電流。此外，較高的蕭特基能障可以同時提高閘電極11與第二氮化鋁層78之間界面的崩潰電壓，使得閘極電壓(Gate-Source Voltage，VGS)可以在較高電壓進行操作而不發生崩潰，進而使具有高閘電源電壓的電晶體能夠廣泛應用在更高電壓的電路設計範圍中。

復請參照第1圖，以接續說明本發明之增強型電晶體100的結構。其中，電子提供層6上之覆蓋層7的周圍設置有鈍化層8，且鈍化層8進一步包含氮化矽層81以及介電層82。其中，介電層82為鈍化層8中鄰接於覆蓋層7的一部份，而氮化矽層81則是鈍化層8中鄰接於介電層82的另一部分。並且，氮化矽層81及介電層82皆用於降低電子提供層暴露在空氣中而可能產生的氧化情形，以及阻止在執行其他製程的過程中可能對電子提供層表面造成的汙染。值得一提的是，在本實施例中，以氧化鋁(Al₂O₃)作為介電層82，由於介電層82與設置在覆蓋層7上的閘電極11接觸，且氧化鋁相較於氮化矽具有較高的介電常數及能隙，因此其可以提高閘電極11對源電極12及汲電極13的橫向崩潰電壓。

閘電極11設置在覆蓋層7上，且鄰接於介電層82。此外，源電極12及汲電極13分別設置在電子提供層6上，且鄰接於氮化矽層81。

請一併參閱第1圖至第11圖，第1圖為根據本發明一實施例的增強型電晶體的示意圖；第2圖為根據本發明一實施例的增強型電晶體中的改良型覆蓋層的示意圖；第3圖為根據本發明一實施例的增強型電晶體製造方法的流程 圖；以及第4圖至第11圖為根據本發明一實施例來說明一種增強型電晶體製造方法的示意圖。

在下文中，將參照第1圖至第11圖說明根據例示性實施例的增強型電晶體的製造方法。如第3圖所繪示的，增強型電晶體的製造方法包含：步驟S1，提供基板；步驟S2，形成成核層、至少一氮化鋁鎵緩衝層、高阻層、本質氮化鎵層、電子提供層、氮化矽層及氧化矽層於基板上；步驟S3，移除氮化矽層及氧化矽層的一部分，以形成覆蓋層區域；步驟S4，形成覆蓋層於覆蓋層區域；步驟S5，移除氧化矽層；步驟S6，在覆蓋層上的一部份及氮化矽層上佈置光阻劑；步驟S7，移除位於覆蓋層周圍的氮化矽層的一部分，以形成介電層區域；步驟S8，形成介電層於介電層區域；步驟S9，移除光阻劑；步驟S10，形成閘電極於覆蓋層上；步驟S11，移除氮化矽層的一部分，以分別形成位於電子提供層上的源電極區域及汲電極區域；以及步驟S12，形成源電極於源電極區域，並形成汲電極於汲電極區域。

如第4圖所繪示，先提供一絕緣體上矽基板作為基板1(如步驟S1所示)，並在基板1上依序形成成核層2、至少一氮化鋁鎵緩衝層3、高阻層4、本質氮化鎵層5、電子提供層6、氮化矽層81及氧化矽層9。其中，準備絕緣體上矽基板包含以下步驟，首先，取得兩片晶圓基板作為支撐晶圓及元件晶圓，且支撐晶圓及元件晶圓分別可以為重摻雜矽晶圓、碳化矽晶圓或藍寶石晶圓。在本實施例中，使用兩片重摻雜矽晶圓分別作為支撐晶圓及元件晶圓，且其厚度介於300~1500um。接下來，在支撐晶圓及元件晶圓中的至少一者的表面及背面上利用高溫氧化製程成長絕緣氧化層，且絕緣氧化層可以為氧化矽、氧化鋁或氮化矽。在本實施例中，僅在支撐晶圓的表面及背面形成有絕緣氧化層，其且厚度介於0.05~5um，其成長溫度介於1000~1100度。並且，將表面具有絕緣氧化層的支撐晶圓與元件晶圓進行鍵合及退火製程，使兩者彼此接合。最後， 利用研磨及化學機械平坦化(Chemical Mechanical Planarization，CMP)使得元件晶圓的厚度介於0.05~10um，即可獲得本實施例中所述之絕緣體上矽基板。

接下來，形成成核層2、至少一氮化鋁鎵緩衝層3、高阻層4、本質氮化鎵層5、電子提供層6、氮化矽層81及氧化矽層9於基板上於基板上(如步驟S2所示)。

具體來說，在本實施例中利用有機金屬化學氣相沉積法(MOCVD，Metal Organic Chemical-Vapor Deposition)成長氮化鋁磊晶於基板1上以形成成核層2。此外，成核層2的厚度介於30~80nm，且成長溫度介於900~1000度。

在基板1上形成成核層2後，接續利用MOCVD在成核層2上形成至少一層氮化鋁鎵緩衝層3。在本實施例中，形成有三層氮化鋁鎵緩衝層3，其分別為第一氮化鋁鎵緩衝層31、第二氮化鋁鎵緩衝層32及第三氮化鋁鎵緩衝層33，並且在形成各氮化鋁鎵緩衝層3的過程中，利用機台流量控制器以調整各層的鋁含量比。其中，第一氮化鋁鎵緩衝層31的化學組成為Al_aGa_1-aN)，且0.75≦a≦1；第二氮化鋁鎵緩衝層32的化學組成為Al_bGa_1-bN。且0.5≦b≦0.75；以及第三氮化鋁鎵緩衝層33的化學組成為Al_cGa_1-cN，且0.3≦c≦0.5。或者，在其他實施例中可以根據使用者的需求或者製程成本的考量調整氮化鋁鎵緩衝層的數量。此外，各氮化鋁鎵緩衝層3之鋁含量可以不同，例如各氮化鋁鎵緩衝層3之鋁含量可以隨著成長逐漸減少。並且，各氮化鋁鎵緩衝層3可以為無摻雜、碳摻雜、鐵摻雜、鎂摻雜及其組合中的至少一者，且各氮化鋁鎵緩衝層3的厚度介於50~1000nm。

在形成至少一層氮化鋁鎵緩衝層3後，接續利用MOCVD在最上層之氮化鋁鎵緩衝層3上形成高阻層4，並利用機台流量控制器以調整高阻層4的鋁含量比。其中，高阻層4的化學組成為Al_dGa_1-dN，且0≦d≦1。此外，高 阻層4可以為碳摻雜、鐵摻雜、鎂摻雜及其組合中的至少一者，並且高阻層4的厚度介於500~3000nm，且成長溫度介於1000~1300度。

在形成高阻層4後，接續利用MOCVD在高阻層4上形成本質氮化鎵層5。其中，本質氮化鎵層5為無摻雜其他元素的本質氮化鎵材料，並且本質氮化鎵層5的厚度介於50~800nm，且成長溫度介於1000~1300度。

在形成本質氮化鎵層5後，接續利用MOCVD在本質氮化鎵層5上形成電子提供層6，並利用機台流量控制器以調整電子提供層6的鋁、銦及鎵的含量比。其中，電子提供層6的化學組成為In_xAl_yGa_1-x-yN，且0≦x≦1、0≦y≦1。並且，電子提供層6的厚度介於5~30nm。

在形成電子提供層6後，接續利用MOCVD繼續在電子提供層6上形成氮化矽層81。氮化矽層81作為遮罩層(mask layer)，並將在後續的製程中轉變為電子提供層6表面上的鈍化層8的一部分。氮化矽層81為本質材料，且厚度介於300~400nm，並且其成長溫度介於1000~1300度， 在形成氮化矽層81後，改為利用電漿增強化學氣相沉積(Plasma-Enhanced Chemical Vapor Deposition，PECVD)在氮化矽層81上形成氧化矽層9。具體來說，在成長溫度介於150~300度的條件下，透過在反應腔體中通入N₂O、N₂及SiH₄，以在氮化矽層81上成長氧化矽層9。氧化矽層9為本質材料，且同樣作為遮罩層，其用於後續的選擇性再生長(selective regrowth)，且其厚度介於200~300nm。

依照上述步驟依序形成成核層2、至少一氮化鋁鎵緩衝層3、高阻層4、本質氮化鎵層5、電子提供層6、氮化矽層81及氧化矽層9於基板1上，即可形成如第4圖所繪示的結構。

接下來，移除氮化矽層81及氧化矽層9的一部分，以形成覆蓋層區域(步驟S3所示)。具體來說，首先利用微影製程(Lithography)以定義出覆蓋層 區域，並在覆蓋層區域以外的區域佈置光阻劑作為濕蝕刻阻擋層。並且，利用溼蝕刻製程將未佈置有光阻劑的區域(即覆蓋層區域)的氧化矽層9及氮化矽層81蝕刻去除，並利用有機溶劑將殘留的光阻劑清洗、移除，即可形成如第5圖所繪示的結構。

在移除一部分的氮化矽層81及氧化矽層9以形成覆蓋層區域後，接續在覆蓋層區域形成本發明所述之改良型覆蓋層7(如步驟S4所示)。改良型覆蓋層7的結構如第2圖所示，首先，利用MOCVD在電子提供層6上的覆蓋層區域成長初始氮化鋁鎵層71(Al_eGa_1-eN)。其中，初始氮化鋁鎵層71化學組成為Al_eGa_1-eN，且0≦e≦1。具體來說，初始氮化鋁鎵層71在與電子提供層6之接面處的鋁含量比為e，此鋁含量比使得初始氮化鎵層71(Al_eGa_1-eN)之晶格常數與電子提供層層6(In_xAl_yGa_1-x-yN)之晶格常數匹配。並且，在形成初始氮化鋁鎵層71的過程中，利用機台流量控制器調整初始氮化鋁鎵層71之鋁含量比，使其鋁含量比(e)沿成長方向由e漸增至1。並且，初始氮化鋁鎵層71為本質材料，且其厚度介於0.5~2nm。

在形成初始氮化鋁鎵層71後，接續利用MOCVD在初始氮化鋁鎵層71上形成第一氮化鋁層72。具體來說，先在反應腔體內通入氫氣及三甲基鋁(TMAl，(CH₃)₃Al)，以在初始氮化鋁鎵層71的表面進行1~10秒的鋁原子沉積，並接續在鋁原子沉積上形成第一氮化鋁層72。透過鋁原子沉積，可以使得初始氮化鋁鎵層71與第一氮化鋁層72之間形成具有連續鋁含量的界面。此外，第一氮化鋁層72為本質材料，其厚度介於0.5~2nm，且成長溫度介於1000~1300度。

在形成第一氮化鋁層72後，接續利用MOCVD在第一氮化鋁層72上形成第一氮化鋁鎵層73。具體來說，在反應腔體內通入氫氣、氨氣及二茂鎂(Cp₂Mg，(C₅H₅)₂Mg)以在第一氮化鋁層72的表面進行鎂之δ摻雜，使得第一氮化鋁層72上形成有鎂緻密堆疊，並在鎂緻密堆疊上接續形成第一氮化鋁鎵層 73，且其成長溫度介於1000~1300度。其中，第一氮化鋁鎵層73的化學組成為Al_fGa_1-fN，且0≦f≦1。並且，第一氮化鋁鎵層73與第一氮化鋁層72之接面處的鋁含量比為1(f=1)，並且在形成第一氮化鋁鎵層73的過程中，利用機台流量控制器調整第一氮化鋁鎵層73的鋁含量比，使其鋁含量比(f)沿成長方向由1漸減至0。此外，第一氮化鋁鎵層73為鎂摻雜，且鎂的摻雜濃度大於10¹⁹atoms/cm³，並且其厚度介於0.5~2nm。

在形成第一氮化鋁鎵層後，接續利用MOCVD在第一氮化鋁鎵層73上形成第一氮化鎵層74。具體來說，第一氮化鎵層74可以為鎂摻雜，且鎂的摻雜濃度大於10¹⁹atoms/cm³，並且其厚度介於10~200nm。在本實施例中，第一氮化鎵層74為p型摻雜的氮化鎵材料，但本發明不限定於此。在其他實施例中，可以形成p型氮化鋁鎵/p型氮化鎵超晶格結構作為第一氮化鎵層74。

在形成第一氮化鎵層74後，接續利用MOCVD在第一氮化鎵層74上形成氮化鎂層75。氮化鎂層75為本質材料，其厚度介於2~10nm，且成長溫度介於1000~1300度。

在形成氮化鎂層75後，持續利用MOCVD在氮化鎂層75上形成第二氮化鎵層76。具體來說，第二氮化鎵層76為鎂摻雜，且鎂的摻雜濃度大於10¹⁹atoms/cm³，並且其厚度介於10~200nm。在本實施例中，第二氮化鎵層76與第一氮化鎵層74同樣為p型摻雜的氮化鎵材料，但本發明不限定於此。在其他實施例中，同樣可以形成p型氮化鋁鎵/p型氮化鎵超晶格結構作為第二氮化鎵層76。

在形成第二氮化鎵層76後，接續利用MOCVD在第二氮化鎵層76上形成第二氮化鋁鎵層77(Al_gGa_1-gN)，且其成長溫度介於1000~1300度。其中，第二氮化鋁鎵層77的化學組成為Al_gGa_1-gN，且0≦g≦1。具體來說，第二氮化鋁鎵層77與第二氮化鎵層76之接面處的鋁含量比為0(g=0)，並且在形成 第二氮化鋁鎵層77的過程中，利用機台流量控制器調整第二氮化鋁鎵層77的鋁含量比，使其鋁含量比(g)沿成長方向由0漸增至1。並且，第二氮化鋁鎵層77為鎂摻雜，且鎂的摻雜濃度大於10¹⁹atoms/cm³，並且其厚度介於0.5~2nm。

在形成第二氮化鋁鎵層77後，接續利用MOCVD在第二氮化鋁鎵層77上形成第二氮化鋁層78。具體來說，先在反應腔體內通入氫氣及三甲基鋁(TMAl，(CH₃)₃Al)，以在第二氮化鋁鎵層77的表面進行1~10秒的鋁原子沉積，並接續在鋁原子沉積上形成第二氮化鋁層78。透過鋁原子沉積，可以使得第二氮化鋁鎵層77與第二氮化鋁層78之間形成具有連續鋁含量的界面。此外，第二氮化鋁層78為本質材料，其厚度介於0.5~2nm，且成長溫度介於1000~1300度

在完成上述步驟後，將反應溫度降低至700度，並在反應腔體內通入氮氣以進行即時退火(in-situ annealing)。此製程步驟用於打斷第一氮化鋁鎵層73、第二氮化鋁鎵層77、第一氮化鎵層74及第二氮化鎵層76中的鎂-氫鍵結，以使鎂原子與氫原子分離，進而使得鎂受到活化而產生低阻抗的p型氮化鎵(即第一氮化鎵層74及第二氮化鎵層76)及p型氮化鋁鎵(即第一氮化鋁鎵層73及第二氮化鋁鎵層77)。透過上述的步驟以成長覆蓋層，即可形成如第6圖所繪示的結構。

接下來，利用溼蝕刻製程移除氧化矽層9(如步驟S5所示)，並且在覆蓋層7的一部份及氮化矽層81上佈置光阻劑10(如步驟S6所示)。最後，移除位於覆蓋層7周圍的氮化矽層81，以形成介電層區域(如步驟S7所示)。具體來說，在完成步驟S4以形成覆蓋層7之後，接續利用濕蝕刻製程將殘留的氧化矽層9蝕刻去除(步驟S5)。並且，在覆蓋層7上定義出用於形成閘電極的區域，並在該區域及氮化矽層81上分別佈置光阻劑10作為濕蝕刻阻擋層(步驟S6)。最後，利用微影製程搭配濕蝕刻製程，將未佈置有光阻劑10之覆蓋層7周圍的氮化矽層81蝕刻去除，進而形成介電層區域(步驟S7)。透過上述步驟，即可形成 如第7圖所繪示的結構。

在移除覆蓋層7周圍的氮化矽層81後，接續在介電層區域中形成介電層82(如步驟S8所示)。具體來說，在成長溫度介於200~400度的條件下，透過在反應腔體內通入三甲基鋁(TMAl，(CH₃)₃Al)及水蒸氣，以利用原子層沉積(Atomic Layer Deposition)製程在覆蓋層7周圍的介電層區域成長氧化鋁(Al₂O₃)作為介電層82，以形成如第8圖所繪示的結構。其中，介電層82為本質材料，且厚度介於100~700nm。並且，利用有機溶劑將殘留的光阻劑10清洗移除(如步驟S9所示)，即可形成如第9圖所繪示的結構。

接下來，形成閘電極11於覆蓋層7上(如步驟S10所示)。具體來說，利用微影製程、鍍金屬、金屬舉離(lift-off)等製程以形成閘電極11於覆蓋層7上，進而形成如第10圖所繪示的結構。

在形成閘電極11後，移除氮化矽層81的邊緣的一部分，以分別形成位於電子提供層6上的源電極區域及汲電極區域(如步驟S11所示)。具體來說，首先利用微影製程定義出位於電子提供層6邊緣的源電極區域及汲電極區域，並在源電極區域及汲電極區域以外的區域佈置光阻劑作為濕蝕刻阻擋層。並且，利用濕蝕刻製程將源電極區域及汲電極區域下方的氮化矽層81蝕刻去除。最後，利用有機溶劑將殘留的光阻劑清洗移除，即可形成如第11圖所繪示的結構。

最後，形成源電極12於源電極區域，並形成汲電極13於汲電極區域(如步驟S12所示)。具體來說，利用微影製程、鍍金屬、金屬舉離(lift-off)等製程以分別形成源電極12及汲電極13於電子提供層上之源電極區域及汲電極區域，即可完成如第1圖所繪示的增強型電晶體100。

此外，保留在電子提供層6表面的氮化矽層81與介電層82共同作為電子提供層6的鈍化層8。

值得一提的是，在其他實施例中，可以根據使用者的需求或者製程成本的考量而省略初始氮化鋁鎵層、第一氮化鋁鎵層及第二氮化鋁鎵層。也就是說，覆蓋層僅包含第一氮化鋁層、第一氮化鎵層、氮化鎂層、第二氮化鎵層及第二氮化鋁層。藉由上述結構，同樣可以藉由第一氮化鋁層及第二氮化鋁層以達到增加通道內的二維電子氣電子濃度、防止過摻雜的鎂進入其他層中以及形成較高的蕭特基能障等功效。

此外，雖然在上述的各步驟中，使用有機金屬化學氣相沉積及電漿增強化學氣相沉積以形成各種結構，但本發明不限定於此。在其他實施例中，可以使用其他種類的化學氣相沉積製程、物理氣相沉積製程或其他製程以達到相同的效果，例如使用混合物理化學氣相沉積(HPCVD，Hybrid Physical Chemical Vapor Deposition)、真空蒸鍍沉積(Vacuum Evaporation Deposition)及濺鍍沉積(Sputter Deposition)、微影製程、乾式蝕刻、濕式蝕刻、金屬舉離(lift-off)、拋光及研磨等，但本發明不限定於此。

綜上所述，本發明之增強型電晶體及其製造方法提供一種具有改良型覆蓋層的增強型電晶體。其中，改良型覆蓋層包含初始氮化鋁鎵層、第一氮化鋁層、第一氮化鋁鎵層、第一氮化鎵層、氮化鎂層、第二氮化鎵層、第二氮化鋁鎵層及第二氮化鋁層。本發明所揭露之改良型覆蓋層透過第一氮化鋁層的設置以獲得較陡峭的傳導帶，以提供較佳的二維電子氣之載子侷限。並且，本發明所揭露之改良型覆蓋層利用第二氮化鋁層與閘電極之間所形成的較高的蕭特基能障，進而降低閘極漏電流並提高閘電極與第二氮化鋁層之界面的崩潰電壓，使得本發明之增強型電晶體具有較高的閘極電壓(Gate-Source Voltage，VGS)，使其能夠更加廣泛地應用於更高電壓的電路設計範圍。

此外，本發明所揭露之改良型覆蓋層透過在電子提供層與第一氮化鋁層、第一氮化鋁層與第一氮化鎵層以及第二氮化鎵層與第二氮化鋁層之間 分別設置有氮化鋁鎵層，以改善上述各層之間界面的晶格失配情形，並同時維持上述第一氮化鋁層及第二氮化鋁層所達成之功效。此外，本發明所揭露之改良型覆蓋層透過在第一氮化鎵層與第二氮化鎵層之間設置氮化鎂層，以降低晶體中的錯位密度，進而改善各氮化鎵層的晶體品質，並增加鎂在各氮化鎵層中的活化效率，進而提升各氮化鎵層的電洞濃度。

另外，本發明所揭露之改良型覆蓋層進一步在成長電子提供層與第一氮化鋁層之界面、初始氮化鋁鎵層與第一氮化鋁層之界面及第二氮化鋁鎵層與第二氮化鋁層之界面中的至少一個界面時，使用三甲基鋁之預流以改善上述界面，進而形成具有連續鋁含量的界面。並且，本發明透過在氮化鋁層與p型氮化鎵或p型氮化鋁鎵之界面進行鎂的δ摻雜方式，以使鎂緻密堆積並降低鎂的活化能，進而提升p型氮化鎵或p型氮化鋁鎵之電洞濃度。

進一步地，本發明之增強型電晶體及其製造方法利用絕緣層上矽基板取代習知的矽基板，並透過調整絕緣層上矽基板中的支撐晶圓背面的絕緣氧化層的厚度，以減少在氮化鎵晶體的成長過程中對基板承受的拉應力，並減少上述拉應力所造成的晶圓形狀彎曲及裂紋的產生。

本發明已參照例示性實施例進行說明，本領域具有通常知識者可以理解的是，在不脫離申請專利範圍所定義之本發明概念與範疇的清況下，可以對其進行形式與細節上之各種變更及等效佈置，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100:增強型電晶體

1:基板

2:成核層

3:氮化鋁鎵緩衝層

31:第一氮化鋁鎵緩衝層

32:第二氮化鋁鎵緩衝層

33:第三氮化鋁鎵緩衝層

4:高阻層

5:本質氮化鎵層

6:電子提供層

7:覆蓋層

8:鈍化層

81:氮化矽層

82:介電層

11:閘電極

12:源電極

13:汲電極

Claims (22)

1. 一種增強型電晶體，包含：一基板；一成核層，設置在該基板上；至少一氮化鋁鎵緩衝層，設置在該成核層上；一高阻層，設置在該至少一氮化鋁鎵緩衝層上；一本質氮化鎵層，設置在該高阻層上；一電子提供層，設置在該本質氮化鎵層上；一覆蓋層，設置在該電子提供層上；一鈍化層，設置在該電子提供層上之該覆蓋層的周圍，包含一介電層及一氮化矽層，其中該介電層之一側係與該覆蓋層相鄰接，且與該側相對之另一側係與該氮化矽層相鄰接；一源電極及一汲電極，設置在該電子提供層上，並鄰接該鈍化層之該氮化矽層；以及一閘電極，設置在該覆蓋層上未為該介電層覆蓋的部分。
2. 如請求項1所述之增強型電晶體，其中該基板為包含相接合之一支撐晶圓與一元件晶圓，以及一絕緣氧化層之一絕緣層上矽基板，並且該絕緣氧化層形成於該支撐晶圓及該元件晶圓中的至少一者上。
3. 如請求項2所述之增強型電晶體，其中該支撐晶圓及該元件晶圓各別為重摻雜矽晶圓、碳化矽晶圓或藍寶石晶圓。
4. 如請求項2所述之增強型電晶體，其中該絕緣氧化層為氧化矽、氧化鋁或氮化矽。
5. 如請求項1所述之增強型電晶體，其中該成核層係成長於該基板上之氮化鋁磊晶。
6. 如請求項1所述之增強型電晶體，其中該至少一氮化鋁鎵緩衝層包含一第一氮化鋁鎵緩衝層、一第二氮化鋁鎵緩衝層、及一第三氮化鋁鎵緩衝層，並且該第一氮化鋁鎵緩衝層的化學組成為Al_aGa_1-aN，且0.75≦a≦1；該第二氮化鋁鎵緩衝層的化學組成為Al_bGa_1-bN，且0.5≦b≦0.75；以及該第三氮化鋁鎵緩衝層的化學組成為Al_cGa_1-cN，且0.3≦c≦0.5；該第一氮化鋁鎵緩衝層、該第二氮化鋁鎵緩衝層、及該第三氮化鋁鎵緩衝層各別為無摻雜、碳摻雜、鐵摻雜、鎂摻雜、碳及鐵同時摻雜、碳及鎂同時摻雜、鐵及鎂同時摻雜或碳及鐵及鎂同時摻雜，並且碳摻雜時的碳濃度介於10¹⁶~10²¹atoms/cm³；鐵摻雜時的鐵濃度介於10¹⁶~10²⁰atoms/cm³；並且鎂摻雜時的鎂濃度介於10¹⁶~10²⁰atoms/cm³。
7. 如請求項1所述之增強型電晶體，其中該高阻層的化學組成為Al_dGa_1-dN，且0≦d≦1，並且該高阻層為碳摻雜、鐵摻雜、鎂摻雜、碳及鐵同時摻雜、碳及鎂同時摻雜、鐵及鎂同時摻雜或碳及鐵及鎂同時摻雜，並且碳摻雜時的碳濃度介於10¹⁶~10²¹atoms/cm³；鐵摻雜時的鐵濃度介於10¹⁶~10²⁰atoms/cm³；並且鎂摻雜時的鎂濃度介於10¹⁶~10²⁰atoms/cm³。
8. 如請求項1所述之增強型電晶體，其中該電子提供層的化學組成為In_xAl_yGa_1-x-yN，且0≦x≦1、0≦y≦1。
9. 如請求項1所述之增強型電晶體，其中該介電層包含氧化鋁。
10. 如請求項1所述之增強型電晶體，其中該覆蓋層包含一初始氮化鋁鎵層、一第一氮化鋁層、一第一氮化鋁鎵層、一第一氮化鎵層、 一氮化鎂層、一第二氮化鎵層、一第二氮化鋁鎵層及一第二氮化鋁層。
11. 如請求項10所述之增強型電晶體，其中該初始氮化鋁鎵層之晶格常數與該電子提供層之晶格常數相同。
12. 如請求項10所述之增強型電晶體，其中該初始氮化鋁鎵層(Al_eGa_1-eN)及該第二氮化鋁鎵層(Al_gGa_1-gN)之鋁含量隨著成長逐漸增加，且0≦e≦1、0≦g≦1。
13. 如請求項12所述之增強型電晶體，其中該第一氮化鋁鎵層(Al_fGa_1-fN)之鋁含量隨著成長逐漸減少，且0≦f≦1。
14. 如請求項10所述之增強型電晶體，其中該第一氮化鎵層及該第二氮化鎵層各別為p型氮化鎵或p型氮化鋁鎵/p型氮化鎵超晶格結構。
15. 如請求項10所述之增強型電晶體，其中該第一氮化鋁鎵層、該第一氮化鎵層、該第二氮化鎵層及該第二氮化鋁鎵層為鎂摻雜，且鎂濃度大於10¹⁹atoms/cm³。
16. 一種增強型電晶體的製造方法，包含以下步驟：提供一基板；形成一成核層、至少一氮化鋁鎵緩衝層、一高阻層、一本質氮化鎵層、一電子提供層、一氮化矽層及一氧化矽層於該基板上；移除該氮化矽層及該氧化矽層的一部分，以形成一覆蓋層區域；形成一覆蓋層於該覆蓋層區域；移除該氧化矽層，並移除位於該覆蓋層周圍的該氮化矽層的一部分，以形成一介電層區域； 形成一介電層於該介電層區域；形成一閘電極於該覆蓋層上；移除該氮化矽層的一部分，以形成一源電極區域及一汲電極區域；以及形成一源電極於該源電極區域，並且形成一汲電極於該汲電極區域。
17. 如請求項16所述之增強型電晶體的製造方法，其中該基板為一絕緣層上矽基板，且提供該絕緣層上矽基板包含以下步驟：提供一支撐晶圓及一元件晶圓；在該支撐晶圓及該元件晶圓中的至少一者之表面及背面上成長一絕緣氧化層；接合該支撐晶圓及該元件晶圓；以及減少該元件晶圓的厚度至0.05~10um。
18. 如請求項16所述之增強型電晶體的製造方法，其中在形成該氧化矽層的步驟中，反應腔體內通入有氧化亞氮、氮氣及四氫化矽。
19. 如請求項16所述之增強型電晶體的製造方法，其中在形成該介電層的步驟中，於反應腔體內通入三甲基鋁及水蒸氣。
20. 如請求項16所述之增強型電晶體的製造方法，其中形成該覆蓋層的步驟包含：形成一初始氮化鋁鎵層於該電子提供層上；形成一第一氮化鋁層於該初始氮化鋁鎵層上；形成一第一氮化鋁鎵層於該第一氮化鋁層；形成一第一氮化鎵層於該第一氮化鋁鎵層上；形成一氮化鎂層於該第一氮化鎵層上；形成一第二氮化鎵層於該氮化鎂層上；形成一第二氮化鋁鎵層於該第二氮化鎵層上；以及形成一第二氮化鋁層於該第二氮化鋁鎵層上。
21. 如請求項20所述之增強型電晶體的製造方法，其中形成該第一氮化鋁層的步驟進一步包含：形成一鋁原子沉積於該初始氮化鋁鎵 層上；在該鋁原子沉積上接續成長該第一氮化鋁層；形成一鋁原子沉積於該第二氮化鋁鎵層上；以及在該鋁原子沉積上接續成長該第二氮化鋁層；並且，在形成該鋁原子沉積的步驟中，於反應腔體內通入三甲基鋁，且鋁原子的沉積時間為1~10秒。
22. 如請求項20所述之增強型電晶體的製造方法，其中形成該第一氮化鋁鎵層的步驟進一步包含：在該第一氮化鋁層進行鎂之δ摻雜，以在該第一氮化鋁層上形成一鎂原子沉積；以及在該鎂原子沉積上接續成長該第一氮化鋁鎵層；並且，在形成該鎂原子沉積的步驟中，於反應腔體內通入氫氣、氨氣及二茂鎂，且鎂原子的沉積時間為1~5秒。

Images