CN114743874A - 氧化镓肖特基二极管制备方法及氧化镓肖特基二极管 - Google Patents
氧化镓肖特基二极管制备方法及氧化镓肖特基二极管 Download PDFInfo
- Publication number
- CN114743874A CN114743874A CN202210470509.7A CN202210470509A CN114743874A CN 114743874 A CN114743874 A CN 114743874A CN 202210470509 A CN202210470509 A CN 202210470509A CN 114743874 A CN114743874 A CN 114743874A
- Authority
- CN
- China
- Prior art keywords
- gallium oxide
- layer
- mask layer
- preset
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 103
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 103
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000137 annealing Methods 0.000 claims abstract description 24
- 238000001259 photo etching Methods 0.000 claims abstract description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 238000000151 deposition Methods 0.000 abstract description 7
- 239000000463 material Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000004590 computer program Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 241001354791 Baliga Species 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- QDOXWKRWXJOMAK-UHFFFAOYSA-N dichromium trioxide Chemical compound O=[Cr]O[Cr]=O QDOXWKRWXJOMAK-UHFFFAOYSA-N 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- SZVJSHCCFOBDDC-UHFFFAOYSA-N ferrosoferric oxide Chemical compound O=[Fe]O[Fe]O[Fe]=O SZVJSHCCFOBDDC-UHFFFAOYSA-N 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910018572 CuAlO2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- BERDEBHAJNAUOM-UHFFFAOYSA-N copper(I) oxide Inorganic materials [Cu]O[Cu] BERDEBHAJNAUOM-UHFFFAOYSA-N 0.000 description 1
- KRFJLUBVMFXRPN-UHFFFAOYSA-N cuprous oxide Chemical compound [O-2].[Cu+].[Cu+] KRFJLUBVMFXRPN-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- AMWRITDGCCNYAT-UHFFFAOYSA-L manganese oxide Inorganic materials [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 description 1
- GEYXPJBPASPPLI-UHFFFAOYSA-N manganese(III) oxide Inorganic materials O=[Mn]O[Mn]=O GEYXPJBPASPPLI-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种氧化镓肖特基二极管制备方法及氧化镓肖特基二极管，该方法包括在衬底的上表面外延生长n型的氧化镓沟道层；在氧化镓沟道层上制备掩膜层；对掩膜层的第一预设区域进行刻蚀处理，以露出氧化镓沟道层；在氧气氛围中，对露出的氧化镓沟道层进行多个预设温度下的退火处理，得到氧化层；在氧化层上制备第一光刻图形；在第一光刻图形上生长P型介质层，并且去除掩膜层；在衬底的下表面制备阴极电极并在P型介质层和氧化镓沟道层远离衬底的一侧制备阳极电极，通过先热氧化再沉积P型介质的方法制备氧化镓肖特基二极管，能够使二极管注入稳定的P型介质，有效抑制大功率器件的浪涌电流，增加器件击穿电压和可靠性。
Description
技术领域
本申请属于半导体器件制造技术领域，尤其涉及一种氧化镓肖特基二极管制备方法及氧化镓肖特基二极管。
背景技术
浪涌电流是影响功率半导体器件性能和可靠性的重要原因。
现有技术中，硅和碳化硅肖特基二级管一般采用离子注入P型杂质形成MPS结构(Merged PiN Schottky Diode)抑制浪涌电流，提高器件性能和可靠性。但氧化镓肖特基二极管由于没有稳定的P型杂质，因此难以降低浪涌电流，可靠性低。
发明内容
有鉴于此，本发明提供了一种氧化镓肖特基二极管制备方法及氧化镓肖特基二极管，旨在解决对现有技术氧化镓肖特基二极管可靠性低的问题。
本发明实施例的第一方面提供了一种氧化镓肖特基二极管制备方法，包括：
在衬底的上表面外延生长n型的氧化镓沟道层；
在所述氧化镓沟道层上制备掩膜层；
对所述掩膜层的第一预设区域进行刻蚀处理，以露出所述氧化镓沟道层；
在氧气氛围中，对露出的氧化镓沟道层进行多个预设温度下的退火处理，得到氧化层；
在所述氧化层上制备第一光刻图形；
在所述第一光刻图形上生长P型介质层，并且去除掩膜层；
在所述衬底的下表面制备阴极电极并在所述P型介质层和所述氧化镓沟道层远离所述衬底的一侧制备阳极电极。
在一些可能的实现方式中，所述掩膜层包括第一介质掩膜层；对所述掩膜层的第一预设区域进行刻蚀处理，以露出所述氧化镓沟道层，包括：
对所述第一介质掩膜层的第一预设区域进行刻蚀处理，以露出所述氧化镓沟道层。
在一些可能的实现方式中，所述掩膜层包括第二介质掩膜层和金属掩膜层；所述在所述氧化镓沟道层上制备掩膜层包括：
在所述氧化镓沟道层上制备第二介质掩膜层；
在所述第二介质掩膜层上除第一预设区域之外的区域制备第二光刻图形；
在所述第二光刻图形上制备所述金属掩膜层；
所述对所述掩膜层的第一预设区域进行刻蚀处理，包括：
对所述第二介质掩膜层的第一预设区域进行刻蚀处理。
在一些可能的实现方式中，在对所述第二介质掩膜层的第一预设区域进行刻蚀处理，露出所述氧化镓沟道层之后，还包括：
对露出所述氧化镓沟道层进行预设深度的刻蚀处理，以形成凹槽；
所述对露出的氧化镓沟道层进行多个预设温度下的退火处理，包括：
对所述凹槽底部的氧化镓沟道层进行多个预设温度下的退火处理。
在一些可能的实现方式中，所述掩膜层所在的区域包括W区域和两个S区域；两个S区域对称设置于所述W区域的两侧，且所述W区域也关于两个S区域的对称线对称；
对所述掩膜层的第一预设区域进行刻蚀处理之前，所述方法还包括：
按照预设间隔和预设尺寸分别在两个S区域中选取多个第二预设区域；
将多个第二预设区域和W区域设定为所述第一预设区域。
在一些可能的实现方式中，所述预设温度处于200℃至900℃之间；
每个预设温度下退火处理的时间处于10秒至10分钟之间。
在一些可能的实现方式中，所述刻蚀处理的方式为干法刻蚀和/或湿法刻蚀。
在一些可能的实现方式中，所述氧化镓沟道层为n型的氧化镓沟道层；掺杂浓度处于1.0×1015cm-3至1.0×1020cm-3之间。
在一些可能的实现方式中，所述氧化镓沟道层厚度处于10nm至1000nm之间；所述掩膜层的厚度处于50nm至3000nm之间。
本发明实施例的第二方面提供了一种氧化镓肖特基二极管，所述氧化镓肖特基二极管由如上第一方面所述的氧化镓肖特基二极管制备方法制备得到。
本发明实施例提供的氧化镓肖特基二极管制备方法及氧化镓肖特基二极管，包括在衬底的上表面外延生长n型的氧化镓沟道层；在氧化镓沟道层上制备掩膜层；对掩膜层的第一预设区域进行刻蚀处理，以露出氧化镓沟道层；在氧气氛围中，对露出的氧化镓沟道层进行多个预设温度下的退火处理，得到氧化层；在氧化层上制备第一光刻图形；在第一光刻图形上生长P型介质层，并且去除掩膜层；在衬底的下表面制备阴极电极并在P型介质层和氧化镓沟道层远离衬底的一侧制备阳极电极，通过先热氧化再沉积P型介质的方法制备氧化镓肖特基二极管，能够使二极管注入稳定的P型介质，有效抑制大功率器件的浪涌电流，增加器件击穿电压和可靠性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的氧化镓肖特基二极管制备方法的实现流程图；
图2是本发明实施例提供的氧化镓肖特基二极管的尺寸示意图；
图3是本发明实施示例提供的氧化镓肖特基二极管制备方法的实现流程图；
图4是本发明另一实施示例提供的氧化镓肖特基二极管制备方法的实现流程图；
图5是本发明实施例提供的氧化镓肖特基二极管的结构示意图；
图6是本发明另一实施例提供的氧化镓肖特基二极管的结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
电力电子器件主要用于电力设备的电能变化和电路控制，是进行电能(功率)处理的核心器件。硅基半导体器件是目前电力系统最普遍使用的功率器件，其性能已相当完善并接近由其材料特性决定的理论极限，使得其功率密度的增长呈饱和趋势。
以氧化镓为代表的超宽禁带电力电子器件近年来逐渐成为功率半导体器件的重要发展领域，并有望某些特定领域取代传统Si基功率器件。超宽禁带氧化镓作为一种新的半导体材料，在击穿场强、巴利加(Baliga)优值和成本等方面优势突出。国际上通常采用巴利加(Baliga)优值(～Eb3)来表征材料适合功率器件的程度。β-Ga2O3材料巴利加优值是GaN材料的4倍，是SiC材料的10倍，是Si材料的3444倍。β-Ga2O3功率器件与GaN和SiC器件相同耐压情况下，导通电阻更低，功耗更小，能够极大地降低器件工作时的电能损耗。
浪涌电流指电源接通瞬间，流入电源设备的峰值电流。硅和肖特基大功率二极管的浪涌电流是影响器件性能和可靠性的重要原因。硅和碳化硅肖特基二级管一般采用离子注入P型杂质形成MPS结构(Merged PiN Schottky Diode)抑制浪涌电流，提高器件性能和可靠性。氧化镓肖特基二极管由于没有稳定的P型杂质，所以如何降低浪涌电流成为难题。
本发明提出采用热氧化并沉积P型介质的方法制备MPS结构氧化镓肖特基二极管，抑制大功率器件的浪涌电流，能够有效增加器件击穿电压和可靠性。
图1是本发明实施例提供的氧化镓肖特基二极管制备方法的实现流程图。如图1所示，在一些实施例中，氧化镓肖特基二极管制备方法，包括：
S101，在衬底的上表面外延生长n型的氧化镓沟道层。
本实施例中，衬底可以为高阻氧化镓衬底，也可以为半绝缘SiC(碳化硅)衬底、氧化镁衬底、蓝宝石衬底等，在此不作限定。n型的氧化镓沟道层和衬底之间也生长未掺杂的氧化镓层。外延生长n型的氧化镓沟道层可以通过掺杂Si或Sn等实现。
S102，在氧化镓沟道层上制备掩膜层。
本实施例中，掩膜层可以是介质掩膜层，也可以是金属掩膜层，在此不作限定。制备的掩膜层可以是一层，也可以是多层，在此不作限定。制备方式可以是化学气相沉积、蒸发、溅射等，在此不作限定。
S103，对掩膜层的第一预设区域进行刻蚀处理，以露出氧化镓沟道层。
本实施例中，第一预设区域为需要注入P型介质的区域。
S104，在氧气氛围中，对露出的氧化镓沟道层进行多个预设温度下的退火处理，得到氧化层。
本实施例中，可以采用先低温退火后高温退火的方式，也可采用先高温后低温的退火方式，将裸露区域形成低浓度区域，而且从体内到表面浓度依次降低。
S105，在氧化层上制备第一光刻图形。
S106，在第一光刻图形上生长P型介质层，并且去除掩膜层。
本实施例中，生长P型介质层的方法可以是磁控溅射、电子束蒸发金属后高温氧化，原子层沉积(ALD)，脉冲激光沉积(PLD)等，在此不作限定。P型介质可以包括但不限于下述至少一项：NiO、CuMO2、Cu2O、SnO、ZnM2O4、CuAlO2、Mn2O3、Mn3O4、Fe2O3、Fe3O4、CoO、Cr2O3。去除掩膜层的方式可以是干法刻蚀，也可以是湿法腐蚀，在此不作限定。本实施例中，可以先生长氧化层，再去除掩膜层；也可以先去除掩膜层，再生长氧化层，两个步骤的先后并不影响制备过程，在此不作限定。
S107，在衬底的下表面制备阴极电极并在P型介质层和氧化镓沟道层远离衬底的一侧制备阳极电极。
本实施例中，阴极电极可以是快速热退火合金，以形成欧姆接触电阻，合金的材质可以是Ti/Au或Ti/Pt/Au。阳极电极可以是快速热退火合金，合金的材质可以是Ni/Au、Ni/Al、Ni/Cu、Pt/Au、Pt/Al或Ni/Pt/Au。
本实施例中，氧化镓肖特基二极管制备方法包括在衬底的上表面外延生长n型的氧化镓沟道层；在氧化镓沟道层上制备掩膜层；对掩膜层的第一预设区域进行刻蚀处理，以露出氧化镓沟道层；在氧气氛围中，对露出的氧化镓沟道层进行多个预设温度下的退火处理，得到氧化层；在氧化层上制备第一光刻图形；在第一光刻图形上生长P型介质层，并且去除掩膜层；在衬底的下表面制备阴极电极并在P型介质层和氧化镓沟道层远离衬底的一侧制备阳极电极，通过先热氧化再沉积P型介质的方法制备氧化镓肖特基二极管，能够使二极管注入稳定的P型介质，有效抑制大功率器件的浪涌电流，增加器件击穿电压和可靠性。
在一些实施例中，掩膜层包括第一介质掩膜层。
S103可以包括：
对第一介质掩膜层的第一预设区域进行刻蚀处理，以露出氧化镓沟道层。
本实施例中，第一介质掩膜层的材质可以是SiO2或SiN，可以采用PECVD(等离子体增强化学气相沉积，plasma enhanced chemical vapor deposition或者溅射等方式进行制备。
在一些实施例中，掩膜层包括第二介质掩膜层和金属掩膜层。
S102可以包括：
在氧化镓沟道层上制备第二介质掩膜层；
在第二介质掩膜层上除第一预设区域之外的区域制备第二光刻图形；
在第二光刻图形上制备金属掩膜层；
S103可以包括：
对第二介质掩膜层的第一预设区域进行刻蚀处理。
本实施例中，第二介质掩膜层的材质可以是SiO2或SiN，可以采用PECVD或者溅射等方式进行制备。金属掩膜层可以是金属例如Ni，也可以是合金例如Ti/Ni，在此不作限定。通过在第一掩膜层上光刻掩膜，制备形成第二光刻图形，然后经过蒸发、剥离，以形成金属掩膜层。
在一些实施例中，在对第二介质掩膜层的第一预设区域进行刻蚀处理，露出氧化镓沟道层之后，还包括：
对露出氧化镓沟道层进行预设深度的刻蚀处理，以形成凹槽；
对露出的氧化镓沟道层进行多个预设温度下的退火处理，包括：
对凹槽底部的氧化镓沟道层进行多个预设温度下的退火处理。
本实施例中，可以干法刻蚀未被金属掩膜层覆盖的第二介质掩膜层和预设厚度的N-低浓度氧化镓外延层，在所述N-低浓度氧化镓外延层上形成凹槽。然后去除金属掩膜层，并对所述凹槽进行湿法处理修复刻蚀损伤，再在凹槽上热氧化和沉积P型介质层。
本实施例中，在第二介质掩膜和金属掩膜的作用下，一方面刻蚀第二介质掩膜与P型介质层蒸发剥离为同一掩膜，可以精确地控制P型介质层的宽度和间距，达到零对准误差。另一方面干法刻蚀形成凹槽后，借助湿法腐蚀液不腐蚀介质掩膜的特性，对所述凹槽进行湿法处理，修复了干法刻蚀带来的损伤，且不破坏异质层蒸发剥离掩膜，达到了提高击穿电压与精准对位的效果。
图2是本发明实施例提供的氧化镓肖特基二极管的尺寸示意图。如图2所示，在一些实施例中，掩膜层所在的区域包括W区域和两个S区域；两个S区域对称设置于W区域的两侧，且W区域也关于两个S区域的对称线对称；
对掩膜层的第一预设区域进行刻蚀处理之前，方法还包括：
按照预设间隔和预设尺寸分别在两个S区域中选取多个第二预设区域；
将多个第二预设区域和W区域设定为第一预设区域。
由于氧化镓肖特基二极管是对称结构，因此图2中仅展示了对称线其中一侧的结构。
本实施例中，S区域中具有多个JBS(Junction barrier Schottky,结势垒肖特基)区，W区域的尺寸为5-50um(即图2中的W/2为(5-50)/2um)，JBS区域S的尺寸10-50um(即图2中的S/2为(10-50)/2um)，每个JBS区域中P+(即第一预设区域)的尺寸P的范围为0.1-5um，JBS区域中P+区的间隔N的范围为0.1-5um。JBS区域、PiN区域、JBS中P型介质区、JBS中P型介质区间隔的尺寸对器件的击穿电压、导通电阻等器件特性和可靠性能都有影响。
在一些实施例中，预设温度处于200℃至900℃之间；
每个预设温度下退火处理的时间处于10秒至10分钟之间。
本实施例中，可以采用先低温退火后高温退火的方式，也可采用先高温后低温的退火方式，将裸露区域形成低浓度区域，而且从体内到表面浓度依次降低。
在一些实施例中，刻蚀处理的方式为干法刻蚀和/或湿法刻蚀。
在一些实施例中，氧化镓沟道层为n型的氧化镓沟道层；掺杂浓度处于1.0×1015cm-3至1.0×1020cm-3之间。
在一些实施例中，氧化镓沟道层厚度处于10nm至1000nm之间；掩膜层的厚度处于50nm至3000nm之间。
下面通过几个实施示例对本发明的氧化镓肖特基二极管制备方法进行说明，但并不作为限定。
图3是本发明实施示例提供的氧化镓肖特基二极管制备方法的实现流程图。如图3所示，在该实施示例中，氧化镓肖特基二极管制备方法的步骤如下：
步骤a：在衬底32上外延生长n型的氧化镓沟道层31。
步骤b：在样品表面生长SiO2介质层(即第一介质掩膜层33)，采用干法/湿法刻蚀需要氧化区域(即第一预设区域)。
步骤c：将样品清洗干净后，将样品置于氧气氛围中进行不同温度的高温退火处理，温度范围200℃至900℃，时间范围10秒至10分钟。
步骤d：采用湿法刻蚀去除掉SiO2介质，在氧化层34上制备出第一光刻图形，在此图形上生长P型介质。
步骤e：制备阴极电极36和阳极电极37。
图4是本发明另一实施示例提供的氧化镓肖特基二极管制备方法的实现流程图。如图4所示，在该实施示例中，氧化镓肖特基二极管制备方法的步骤如下：
步骤A：在衬底32上外延生长n型的氧化镓沟道层31。
步骤B：通过在n-低浓度氧化镓外延层上淀积第二介质掩膜层42，对第二介质掩膜层42光刻制备金属掩膜层41。
步骤C：干法刻蚀未被金属掩膜层41覆盖的第二介质掩膜层42和预设厚度的N-低浓度氧化镓外延层，在所述N-低浓度氧化镓外延层上形成凹槽。对所述凹槽进行湿法处理修复刻蚀损伤，然后在凹槽上热氧化和沉积氧化层34。本步骤中，修复刻蚀损伤的湿法处理液体为：浓硫酸、双氧水，或碱性液体。
步骤D：湿法去除金属掩膜层41。在本步骤中，去除金属掩膜的湿法处理液体为：FeCl3或盐酸。将样品至于氧气氛围中进行不同温度的高温退火处理，温度范围200℃至900℃，时间范围10秒至10分钟。
步骤E：在氧化层34上制备出第一光刻图形，并在图形上生长P型介质。
步骤F：采用湿法的方法去除介质掩膜层，同时去掉部分介质掩膜上的P型介质，并制备阴极电极36和阳极电极37。本步骤中湿法处理液体为：BOE(Buffered Oxide Etch，缓冲氧化物刻蚀液)或盐酸。
本发明所产生的有益效果具体如下：
本发明设计了一种MPS(Merged PiN Schottky Diodes)结构氧化镓肖特基二极管。提出采用热氧化和沉积P型介质的方法制备MPS结构氧化镓肖特基二极管，抑制大功率器件的浪涌电流，增加器件击穿电压和可靠性。
本发明的氧化层，能降低表面漂移区电子浓度，在阳极结下方形成横向浓度差，降低阳极结处峰值电场，提高击穿电压，同时兼顾低导通电阻。
本发明通过在n-低浓度氧化镓外延层或干法刻蚀凹槽中制备间隔排列的P型介质层和MPS型P型介质层，能够提高器件击穿电压，并保持较小的导通电阻。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
在一些实施例中，氧化镓肖特基二极管，由如上任一实施例所示的氧化镓肖特基二极管制备方法制备得到。
图5是本发明实施例提供的氧化镓肖特基二极管的结构示意图。图6是本发明另一实施例提供的氧化镓肖特基二极管的结构示意图。如图5和图6所示，在一些实施例中，氧化镓肖特基二极管从上到下依次为阴极电极36、衬底32、氧化镓沟道层31、氧化层34、P型介质层35、阳极电极37。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本发明所提供的实施例中，应该理解到，所揭露的装置/终端和方法，可以通过其它的方式实现。例如，以上所描述的装置/终端实施例仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，计算机程序包括计算机程序代码，计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。计算机可读介质可以包括：能够携带计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括是电载波信号和电信信号。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (10)
1.一种氧化镓肖特基二极管制备方法，其特征在于，包括：
在衬底的上表面外延生长n型的氧化镓沟道层；
在所述氧化镓沟道层上制备掩膜层；
对所述掩膜层的第一预设区域进行刻蚀处理，以露出所述氧化镓沟道层；
在氧气氛围中，对露出的氧化镓沟道层进行多个预设温度下的退火处理，得到氧化层；
在所述氧化层上制备第一光刻图形；
在所述第一光刻图形上生长P型介质层，并且去除掩膜层；
在所述衬底的下表面制备阴极电极并在所述P型介质层和所述氧化镓沟道层远离所述衬底的一侧制备阳极电极。
2.根据权利要求1所述的氧化镓肖特基二极管制备方法，其特征在于，所述掩膜层包括第一介质掩膜层；对所述掩膜层的第一预设区域进行刻蚀处理，以露出所述氧化镓沟道层，包括：
对所述第一介质掩膜层的第一预设区域进行刻蚀处理，以露出所述氧化镓沟道层。
3.根据权利要求1所述的氧化镓肖特基二极管制备方法，其特征在于，所述掩膜层包括第二介质掩膜层和金属掩膜层；所述在所述氧化镓沟道层上制备掩膜层包括：
在所述氧化镓沟道层上制备第二介质掩膜层；
在所述第二介质掩膜层上除第一预设区域之外的区域制备第二光刻图形；
在所述第二光刻图形上制备所述金属掩膜层；
所述对所述掩膜层的第一预设区域进行刻蚀处理，包括：
对所述第二介质掩膜层的第一预设区域进行刻蚀处理。
4.根据权利要求3所述的氧化镓肖特基二极管制备方法，其特征在于，在对所述第二介质掩膜层的第一预设区域进行刻蚀处理，露出所述氧化镓沟道层之后，还包括：
对露出所述氧化镓沟道层进行预设深度的刻蚀处理，以形成凹槽；
所述对露出的氧化镓沟道层进行多个预设温度下的退火处理，包括：
对所述凹槽底部的氧化镓沟道层进行多个预设温度下的退火处理。
5.根据权利要求1所述的氧化镓肖特基二极管制备方法，其特征在于，所述掩膜层所在的区域包括W区域和两个S区域；两个S区域对称设置于所述W区域的两侧，且所述W区域也关于两个S区域的对称线对称；
对所述掩膜层的第一预设区域进行刻蚀处理之前，所述方法还包括：
按照预设间隔和预设尺寸分别在两个S区域中选取多个第二预设区域；
将多个第二预设区域和W区域设定为所述第一预设区域。
6.根据权利要求1所述的氧化镓肖特基二极管制备方法，其特征在于，所述预设温度处于200℃至900℃之间；
每个预设温度下退火处理的时间处于10秒至10分钟之间。
7.根据权利要求1所述的氧化镓肖特基二极管制备方法，其特征在于，所述刻蚀处理的方式为干法刻蚀和/或湿法刻蚀。
8.根据权利要求1-7任一项所述的氧化镓肖特基二极管制备方法，其特征在于，所述氧化镓沟道层为n型的氧化镓沟道层；掺杂浓度处于1.0×1015cm-3至1.0×1020cm-3之间。
9.根据权利要求8所述的氧化镓肖特基二极管制备方法，其特征在于，所述氧化镓沟道层厚度处于10nm至1000nm之间；所述掩膜层的厚度处于50nm至3000nm之间。
10.一种氧化镓肖特基二极管，其特征在于，所述氧化镓肖特基二极管由如权利要求1-9任一项所述的氧化镓肖特基二极管制备方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210470509.7A CN114743874A (zh) | 2022-04-28 | 2022-04-28 | 氧化镓肖特基二极管制备方法及氧化镓肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210470509.7A CN114743874A (zh) | 2022-04-28 | 2022-04-28 | 氧化镓肖特基二极管制备方法及氧化镓肖特基二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114743874A true CN114743874A (zh) | 2022-07-12 |
Family
ID=82285560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210470509.7A Pending CN114743874A (zh) | 2022-04-28 | 2022-04-28 | 氧化镓肖特基二极管制备方法及氧化镓肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114743874A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116344626A (zh) * | 2023-05-16 | 2023-06-27 | 重庆邮电大学 | 具有斜面终端的沟槽氧化镓异质结二极管 |
-
2022
- 2022-04-28 CN CN202210470509.7A patent/CN114743874A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116344626A (zh) * | 2023-05-16 | 2023-06-27 | 重庆邮电大学 | 具有斜面终端的沟槽氧化镓异质结二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11417779B2 (en) | Gallium oxide SBD terminal structure and preparation method | |
| CN101162695A (zh) | 氮化镓hemt器件表面钝化及提高器件击穿电压的工艺 | |
| CN110379857B (zh) | 一种包含p型氧化镓薄层的开关器件及其制备方法 | |
| CN112614781B (zh) | 氧化镓sbd的制备方法及结构 | |
| CN113380623A (zh) | 通过p型钝化实现增强型HEMT的方法 | |
| CN110459595A (zh) | 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法 | |
| CN108711578A (zh) | 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN210429824U (zh) | 一种增强型AlN/AlGaN/GaN HEMT器件 | |
| CN114743874A (zh) | 氧化镓肖特基二极管制备方法及氧化镓肖特基二极管 | |
| CN104659082A (zh) | 垂直结构AlGaN/GaN HEMT器件及其制作方法 | |
| CN108598182A (zh) | 一种部分本征GaN帽层RESURF GaN基肖特基势垒二极管 | |
| CN112018177B (zh) | 全垂直型Si基GaN UMOSFET功率器件及其制备方法 | |
| CN106549049B (zh) | 一种电化学刻蚀p型氮化物实现增强型hemt的方法 | |
| CN112820643B (zh) | 氧化镓sbd的制备方法及结构 | |
| CN115312605A (zh) | 改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法 | |
| CN114530487A (zh) | 带边缘终端的金刚石肖特基二极管的制备方法 | |
| CN209766426U (zh) | 一种沉积多晶AlN的常关型HEMT器件 | |
| CN114497186A (zh) | 金刚石/氧化镓异质pn结二极管的制备方法 | |
| CN209766432U (zh) | Mps二极管器件 | |
| CN116581151B (zh) | 一种低开启电压氧化镓肖特基二极管及其制备方法 | |
| CN115498034B (zh) | 一种GaN HEMT器件及其制备方法 | |
| CN112951918B (zh) | 一种斜栅型氧化镓场效应晶体管及制备方法 | |
| CN117855267B (zh) | 一种高阈值增强型功率器件及其制备方法 | |
| CN110676307B (zh) | 肖特基二极管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |