CN110491932A - 氮化镓肖特基二极管及其制作方法 - Google Patents

氮化镓肖特基二极管及其制作方法 Download PDF

Info

Publication number
CN110491932A
CN110491932A CN201910664076.7A CN201910664076A CN110491932A CN 110491932 A CN110491932 A CN 110491932A CN 201910664076 A CN201910664076 A CN 201910664076A CN 110491932 A CN110491932 A CN 110491932A
Authority
CN
China
Prior art keywords
gallium nitride
layer
groove
epitaxial wafer
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910664076.7A
Other languages
English (en)
Other versions
CN110491932B (zh
Inventor
张春福
陈大正
赵化彬
赵胜雷
张雅超
朱卫东
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Electronic Science and Technology
Original Assignee
Xian University of Electronic Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Electronic Science and Technology filed Critical Xian University of Electronic Science and Technology
Priority to CN201910664076.7A priority Critical patent/CN110491932B/zh
Publication of CN110491932A publication Critical patent/CN110491932A/zh
Application granted granted Critical
Publication of CN110491932B publication Critical patent/CN110491932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204Diodes
    • H01L29/66212Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种氮化镓肖特基二极管及其制作方法,主要解决现有技术漏电流偏大,击穿电压偏低和关态功耗偏大的问题,其自下而上,包括衬底层(1)、氮化镓层(2)和铝镓氮层(3),铝镓氮层上设有欧姆阴极金属层(6)和钝化介质层(4),钝化介质层表面经过铝镓氮层至氮化镓层顶部贯穿有凹槽,在凹槽底部氮化镓层上形成薄介质层(5),在薄介质层上形成肖特基阳极金属层(7)。本发明提升了氮化镓肖特基二极管的击穿电压,降低了漏电流,减小了器件的关态功耗,可用于汽车电子、电机控制和开关电源。

Description

氮化镓肖特基二极管及其制作方法
技术领域
本发明属于半导体技术领域,特别是涉及一种氮化镓肖特基二极管,可用于汽车电子、电机控制和开关电源。
技术背景
当今社会,随着大功率器件在军事、民用等各个领域的广泛使用,人们对肖特基二极管的需求也越来越大,对其性能的要求也越来越高。长久以来,人们一直使用硅基肖特基二极管器件,但随着硅工艺的多年发展,相应的硅基肖特基二极管性能已经接近其理论极限。氮化镓作为第三代宽禁带半导体材料,它具有禁带宽度大、击穿电场大、电子漂移速度高等特性,采用其制作出的肖特基二极管也具有耐高温、耐高压和导通电阻小的优良特性,是制作新一代肖特基二极管的理想材料。
目前,氮化镓肖特基二极管除了氮化镓材料本身的问题,反向击穿电压与漏电流与理论上的理想值还相差甚远,国际上很多研究小组都在寻找不同的方法,从结构或工艺上来解决与改进这一问题,以提高氮化镓肖特基二极管的耐压特性与降低其漏电流,以使得器件可以在更大的功率下进行工作。
现有氮化镓肖特基二极管的结构,如图1所示,其自下而上,包括衬底层、氮化镓层、铝镓氮层,铝镓氮层上设有欧姆阴极金属层和钝化介质层,钝化介质层表面经过铝镓氮层至氮化镓层顶部贯穿有凹槽,在凹槽上方形成肖特基阳极金属层,肖特基阳极金属与氮化镓层顶部的二维电子气直接接触,以降低开启电压与导通电阻。
上述氮化镓肖特基二极管凹槽结构的不足在于:为了优化开启电压与导通电阻,刻蚀出凹槽,导致阳极金属直接接触凹槽底部氮化镓,而由于氮化镓材料缺陷和位错较多,将导致肖特基凹槽底部与氮化镓直接接触部分漏电流偏大,且由于氮化镓肖特基二极管作为一种水平器件,其凹槽底部与氮化镓接触部分的导通特性对器件水平导通特性无明显提升,且不利于器件耐压特性的提高与漏电的降低,增大了器件的关态功耗。
发明内容
本发明的目的是针对上述现有技术的不足,提供一种氮化镓肖特基二极管及其制作方法,以有效降低氮化镓肖特基二极管的漏电流,提升其击穿电压,减小器件的关态功耗。
本发明的技术方案是这样实现的:
1.一种氮化镓肖特基二极管,其自下而上,包括衬底层、氮化镓层和铝镓氮层;铝镓氮层上设有欧姆阴极金属层和钝化介质层,铝镓氮层和钝化介质层贯穿有凹槽,该凹槽的下端深入到氮化镓层顶部,凹槽内设有肖特基阳极金属层,其特征在于:凹槽底部的氮化镓层与肖特基阳极金属层之间增设有介质层,用以降低漏电流和增高反向击穿电压。
进一步,其特征在于,凹槽底部介质层的厚度为0.5-10nm。
进一步,其特征在于,凹槽底部介质层所采用的介质材料为SiO2、Al2O3、SiN中的一种。
进一步,其特征在于,衬底层所采用的材料为Si、SiC、GaN、蓝宝石、金刚石中的一种。
进一步,其特征在于,欧姆阴极金属层和肖特基阳极金属层,均由单层单质金属或多层单质金属层组成,所述单质金属包括Ti、Al、Ni、Au、W、Mo和Pt。
进一步,其特征在于,钝化介质层所采用的介质材料为SiO2、Al2O3、SiN中的一种。
进一步,其特征在于凹槽深度为钝化介质层和铝镓氮层总厚度的1-1.4倍。
2.本发明制作氮化镓肖特基二极管的方法,给出如下两种技术方案:
技术方案一,一种氮化镓肖特基二极管的制作方法,其特征在于,包括如下步骤:
1)在自下而上依次包括衬底层、氮化镓层、铝镓氮层的外延片上,采用光刻与反应离子刻蚀工艺,刻断氮化镓层和铝镓氮层之间的二维电子气,形成具有氮化镓层和铝镓氮层的台面;
2)在形成台面后的外延片上,采用光刻和电子束蒸发工艺在铝镓氮层表面上部分区域生长阴极金属,并进行热退火处理,形成欧姆阴极;
3)在形成欧姆阴极后的外延片表面上采用化学气相淀积CVD工艺或原子层淀积ALD工艺覆盖一层钝化介质层,再采用光刻与反应离子刻蚀工艺,暴露出欧姆阴极并在台面上形成深入到氮化镓层顶部的凹槽,并通过热退火处理修复凹槽刻蚀损伤;
4)在形成台面凹槽的外延片上,采用光刻工艺,使光刻胶PR层覆盖外延片上除台面凹槽底部以外的所有区域,之后在凹槽底部及光刻胶PR层表面采用电感耦合等离子体化学气相淀积ICPCVD工艺再淀积一层介质层;
5)在形成介质层的外延片上,采用剥离工艺,去除光刻胶PR层及其上介质层,仅保留凹槽底部介质层,再采用光刻工艺,使光刻胶PR层覆盖外延片上除台面凹槽底部和台面凹槽侧壁以外的所有区域;
6)在光刻后的外延片上,采用电子束蒸发工艺或溅射工艺在台面凹槽内生长阳极金属,并进行热退火处理形成肖特基阳极,完成氮化镓肖特基二极管的制作。
技术方案二:
一种氮化镓肖特基二极管的制作方法,其特征在于,包括如下步骤:
§1.在自下而上依次包括衬底层、氮化镓层、铝镓氮层的外延片上,采用光刻与反应离子刻蚀工艺,刻断氮化镓层和铝镓氮层之间的二维电子气,形成具有氮化镓层和铝镓氮层的台面;
§2.在形成台面后的外延片上,采用光刻和电子束蒸发工艺在铝镓氮层表面上部分区域生长阴极金属,并进行热退火处理,形成欧姆阴极;
§3.在形成欧姆阴极后的外延片表面上采用化学气相淀积CVD或原子层淀积ALD工艺覆盖一层钝化介质层,再采用光刻与反应离子刻蚀工艺,暴露出欧姆阴极并在台面上形成深入到氮化镓层顶部的凹槽,并通过热退火处理修复凹槽刻蚀损伤;
§4.在形成台面凹槽后的外延片上采用化学气相淀积CVD或原子层淀积ALD工艺覆盖一层介质层,再采用光刻工艺,使光刻胶PR层仅覆盖外延片上台面凹槽底部区域;
§5.采用刻蚀工艺刻蚀无光刻胶PR层覆盖的介质层,再清洗掉保护台面凹槽底部的光刻胶,之后采用光刻工艺,使光刻胶PR层覆盖外延片上除台面凹槽底部和台面凹槽侧壁以外的所有区域;
§6.在光刻后的外延片上,采用电子束蒸发工艺或溅射工艺在台面凹槽内生长阳极金属,并进行热退火处理形成肖特基阳极,完成氮化镓肖特基二极管的制作。
由于上述技术方案运用,本发明与现有技术相比具有下列优点和效果:
本发明与现有技术相比,由于在凹槽底部的氮化镓层与肖特基阳极金属层之间增设有介质层,因而可以在保留现有氮化镓凹槽肖特基二极管的优点的基础上,有效隔断与降低阳极金属与凹槽底部之间产生的漏电流,从而进一步降低总体漏电流,增高了击穿电压,降低了关态功耗。
附图说明
图1为现有技术中氮化镓凹槽肖特基二极管横截面示意图;
图2为本发明氮化镓凹槽肖特基二极管横截面示意图;
图3本发明技术方案一制作图2所示肖特基二极管的流程示意图;
图4本发明技术方案二制作图2所示肖特基二极管的流程示意图。
具体实施方式
下面结合附图和实施案例对本发明做进一步描述:
参照图2,本发明的氮化镓肖特基二极管,包括衬底层1,氮化镓层2、铝镓氮层3、钝化介质层4、薄介质层5、欧姆阴极金属层6、肖特基阳极金属层7。其中:衬底层1采用Si、SiC、GaN、蓝宝石、金刚石材料中的一种;氮化镓层2位于衬底层1的上部;铝镓氮层3位于氮化镓层2的上部;钝化介质层4采用介质材料为SiO2、Al2O3、SiN中的一种,位于铝镓氮层3的上;铝镓氮层3和钝化介质层4贯穿有凹槽,该凹槽下端深入到氮化镓层2顶部,凹槽深度为铝镓氮层和钝化介质层总厚度的1-1.4倍;薄介质层5采用介质材料为SiO2、Al2O3、SiN中的一种,厚度为0.5-10nm,位于凹槽底部;欧姆阴极金属层6由单层单质金属或多层单质金属层组成,所述单质金属包括Ti、Al、Ni、Au、W、Mo和Pt,其位于铝镓氮层上部;肖特基阳极金属层7由单层单质金属或多层单质金属层组成,其位于凹槽底部薄介质层5上部。
参照图3和图4,本发明制作柔性瞬态硅薄膜光电晶体管的方法,给出以下三种实施例:
实施例1:采用技术方案一制作以蓝宝石为衬底,SiN薄介质层厚度为0.5nm的氮化镓肖特基二极管。
步骤1:外延片清洗。
本实例使用的外延片,其自下而上包括衬底层、氮化镓层和铝镓氮层,其中衬底层采用的材料为蓝宝石,氮化镓层厚度为3μm,铝镓氮层厚度为30nm;
将上述外延片先使用丙酮超声清洗3min,再使用乙醇超声清洗3min,最后使用等离子水超声清洗3min。
步骤2:台面刻蚀,如图3a所示。
在清洗后的外延片表面光刻形成台面图形,再将光刻完成后的外延片放入RIE刻蚀设备,通入流量为80sccm的BCl3气体,进行反应离子刻蚀,刻蚀深度160nm,刻断氮化镓层2和铝镓氮层3之间的二维电子气,形成具有氮化镓层2和铝镓氮层3的台面。
步骤3:制作欧姆阴极,如图3b所示。
在形成台面后的外延片上进行光刻,形成欧姆阴极图形,之后将光刻形成阴极图形后的外延片放入E-beam电子束蒸发台,以0.1nm/s的速率在上述表面依次蒸发厚度分别为22/140/55/45nm的Ti/Al/Ni/Au欧姆阴极金属,之后采用剥离工艺去除表面多余金属,并在850℃条件下退火处理45s,形成欧姆阴极金属层6。
步骤4:淀积钝化介质层。
将形成欧姆阴极的外延片放入等离子体增强化学气相沉积PECVD设备,设定腔体淀积温度为250℃,淀积一层厚度为100nm的SiO2钝化介质层。
步骤5:阴极开孔与台面凹槽刻蚀,如图3c所示。
在SiO2钝化介质层4表面光刻形成刻蚀开孔图形,再将光刻完成后的外延片放入RIE刻蚀设备,通入流量为10sccm的CF4,流量为15sccm的CHF3,流量为80sccm的He和流量为80sccm的BCl3这4种气体,暴露出欧姆阴极并在台面上形成深入到氮化镓层顶部的凹槽,凹槽深度为135nm,再在450℃条件下退火处理8min以修复凹槽损伤。
步骤6:制作薄介质层,如图3d所示。
6a)在形成台面凹槽的外延片上,采用光刻工艺,使光刻胶PR层8覆盖外延片上除台面凹槽底部以外的所有区域;
6b)在凹槽底部及光刻胶PR层8表面采用电感耦合等离子体化学气相淀积ICPCVD工艺淀积一层SiN薄介质层5,厚度为0.5nm,设定腔体淀积温度为75℃;
6c)采用剥离工艺,去除去除光刻胶PR层8及其上SiN薄介质层5,仅保留凹槽底部SiN薄介质层5。
步骤7:光刻肖特基阳极,如图3e所示。
采用光刻工艺,使光刻胶PR层8覆盖在外延片上除台面凹槽底部和台面凹槽侧壁以外的所有区域。
步骤8:淀积肖特基阳极,如图3f所示。
将光刻后的外延片放入E-beam电子束蒸发台,以0.1nm/s的速率在上述表面依次蒸发厚度分别为50/250nm的Ni/Au肖特基阳极金属,之后采用剥离工艺去除表面多余金属,并在450℃的条件下退火处理8min,形成肖特基阳极金属层7,完成氮化镓肖特基二极管制作。
实施例2:采用技术方案二制作以SiC为衬底,Al2O3薄介质层厚度为2nm的氮化镓肖特基二极管。
步骤一:外延片清洗。
本实例使用的外延片,其自下而上包括衬底层、氮化镓层和铝镓氮层,其中衬底层采用的材料为SiC,氮化镓层厚度为3μm,铝镓氮层厚度为30nm;
将上述外延片先使用丙酮超声清洗3min,再使用乙醇超声清洗3min,最后使用等离子水超声清洗3min。
步骤二:台面刻蚀,如图4a所示。
本步骤的具体实现与实施例1的步骤2相同。
步骤三:制作欧姆阴极,如图4b所示。
在形成台面后的外延片上进行光刻,形成欧姆阴极图形,之后将光刻形成阴极图形后的外延片放入E-beam电子束蒸发台,以0.1nm/s的速率在上述表面依次蒸发厚度分别为22/140/55/45nm的Ti/Al/Ni/Au欧姆阴极金属,之后采用剥离工艺去除表面多余金属,并在850℃的条件下退火处理30s,形成欧姆阴极金属层6。
步骤四:淀积钝化介质层。
将形成欧姆阴极的外延片放入等离子体增强化学气相沉积PECVD设备,设定腔体淀积温度为250℃,淀积一层厚度为100nm的SiN钝化介质层。
步骤五:阴极开孔与台面凹槽刻蚀,如图4c所示。
在SiO2钝化介质层4表面光刻形成刻蚀开孔图形,再将光刻完成后的外延片放入RIE刻蚀设备,通入流量为10sccm的CF4,气流量为15sccm的CHF3,气流量为80sccm的He和流量为80sccm的BCl3这4种气体,暴露出欧姆阴极并在台面上形成深入到氮化镓层顶部的凹槽,凹槽深度为145nm,并在450℃的条件下退火处理5min以修复凹槽损伤。
步骤六:制作薄介质层,如图4d所示。
6.1)设定腔体淀积温度为280℃,采用原子层淀积ALD工艺在形成台面凹槽的外延片上,覆盖一层厚度为2nm的Al2O3薄介质层5;
6.2)采用光刻工艺,使光刻胶PR层8仅覆盖外延片上台面凹槽底部区域;
6.3)将光刻完成后的外延片放入RIE刻蚀设备,同时通入流量为10sccm的CF4,流量为15sccm的CHF3和流量为80sccm的He这3种气体,刻蚀无光刻胶PR层8覆盖的Al2O3薄介质层,刻蚀深度3nm;
6.4)将刻蚀后外延片放入丙酮超声清洗5min,再放入乙醇超声清洗2min,最后放入等离子水超声清洗3min。
步骤七:光刻肖特基阳极,如图4e所示。
采用光刻工艺,使光刻胶PR层8覆盖外延片上除台面凹槽底部和台面凹槽侧壁以外的所有区域。
步骤八:淀积肖特基阳极,如图4f所示。
将光刻后的外延片放入E-beam电子束蒸发台,以0.1nm/s的速率在上述表面依次蒸发厚度分别为50/250nm的Ni/Au肖特基阳极金属,之后采用剥离工艺去除表面多余金属,并在450℃的条件下退火处理5min,形成肖特基阳极金属层7,完成氮化镓肖特基二极管制作。
实施例3:采用技术方案二制作以Si为衬底,SiO2薄介质层厚度为10nm的氮化镓肖特基二极管。
步骤A:外延片清洗。
本实例使用的外延片,其自下而上包括衬底层、氮化镓层和铝镓氮层,其中衬底层采用的材料为Si,氮化镓层厚度为3μm,铝镓氮层厚度为30nm;
将上述外延片先使用丙酮超声清洗3min,再使用乙醇超声清洗3min,最后使用等离子水超声清洗3min。
步骤B:台面刻蚀,如图4a所示。
本步骤的具体实现与实施例1的步骤2相同。
步骤C:制作欧姆阴极,如图4b所示。
在形成台面后的外延片上进行光刻,形成欧姆阴极图形,之后将光刻形成阴极图形后的外延片放入E-beam电子束蒸发台,以0.1nm/s的速率在上述表面依次蒸发厚度分别为22/140/55/45nm的Ti/Al/Ni/Au欧姆阴极金属,之后采用剥离工艺去除表面多余金属,并在850℃的条件下退火处理60s,形成欧姆阴极金属层6。
步骤D:淀积钝化介质层。
将形成欧姆阴极的外延片放入等离子体增强化学气相沉积PECVD设备,设定腔体淀积温度为250℃,淀积一层Al2O3钝化介质层,厚度为100nm。
步骤E:阴极开孔与台面凹槽刻蚀,如图4c所示。
在SiO2钝化介质层4表面光刻形成刻蚀开孔图形,再将光刻完成后的外延片放入RIE刻蚀设备,通入流量为10sccm的CF4,流量为15sccm的CHF3,流量为80sccm的He和流量为80sccm的BCl3这4种气体,暴露出欧姆阴极并在台面上形成深入到氮化镓层顶部的凹槽,凹槽深度为155nm,并在450℃的条件下退火处理10min以修复凹槽损伤。
步骤F:制作薄介质层,如图4d所示。
F1)设定腔体淀积温度为250℃,采用等离子体增强化学气相沉积PECVD工艺在形成台面凹槽的外延片上,覆盖一层厚度为10nm的SiO2薄介质层5;
F2)采用光刻工艺,使光刻胶PR层8仅覆盖外延片上台面凹槽底部区域;
F3)将光刻完成后的外延片放入RIE刻蚀设备,同时通入流量为10sccm的CF4,流量为15sccm的CHF3和流量为80sccm的He这3种气体,刻蚀无光刻胶PR层8覆盖的SiO2薄介质层5,刻蚀深度11nm;
F4)将刻蚀后外延片放入丙酮超声清洗5min,再放入乙醇超声清洗2min,最后放入等离子水超声清洗3min。
步骤G:光刻肖特基阳极,如图4e所示。
采用光刻工艺,使光刻胶PR层8覆盖外延片上除台面凹槽底部和台面凹槽侧壁以外的所有区域。
步骤H:淀积肖特基阳极,如图4f所示。
H1)将光刻后的外延片放入Sputter溅射设备,以0.1nm/s的速率在其表面溅射厚度为300nm的W肖特基阳极金属;
H2)采用剥离工艺去除表面多余金属,并在450℃的条件下退火处理10min形成肖特基阳极金属层7,完成氮化镓肖特基二极管制作。
上述实例只为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围,例如对于衬底的选取并不限于实施例所给出的三种衬底,还包括GaN和金刚石,对于阴阳极金属的选取并不限于实施例所给出的金属材料,还包括Mo和Pt,但是凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种氮化镓肖特基二极管,其自下而上,包括衬底层(1)、氮化镓层(2)和铝镓氮层(3);铝镓氮层(3)上设有欧姆阴极金属层(6)和钝化介质层(4),铝镓氮层(3)和钝化介质层(4)贯穿有凹槽,该凹槽的下端深入到氮化镓层(2)内,凹槽内设有肖特基阳极金属层(7),其特征在于:凹槽底部的氮化镓层(2)与肖特基阳极金属层(7)之间增设有介质层(5),用以降低漏电流和增高反向击穿电压。
2.根据权利要求1所述氮化镓肖特基二极管,其特征在于,介质层(5)的厚度为0.5-10nm,所采用的介质材料为SiO2、Al2O3、SiN中的一种。
3.根据权利要求1所述氮化镓肖特基二极管,其特征在于,
所述衬底层(1)所采用的材料为Si、SiC、GaN、蓝宝石、金刚石中的一种;
所述钝化介质层(4)所采用的介质材料为SiO2、Al2O3、SiN中的一种。
4.根据权利要求1所述氮化镓肖特基二极管,其特征在于,欧姆阴极金属层(6)和肖特基阳极金属层(7),均由单层单质金属或多层单质金属层组成,所述单质金属包括Ti、Al、Ni、Au、W、Mo和Pt。
5.根据权利要求1所述氮化镓肖特基二极管,其特征在于,凹槽深度为钝化介质层(4)和铝镓氮层(3)总厚度的1-1.4倍。
6.一种氮化镓肖特基二极管的制作方法,其特征在于,包括如下步骤:
1)在自下而上依次包括衬底层、氮化镓层、铝镓氮层的外延片上,采用光刻与反应离子刻蚀工艺,刻断氮化镓层和铝镓氮层之间的二维电子气,形成具有氮化镓层和铝镓氮层的台面;
2)在形成台面后的外延片上,采用光刻和电子束蒸发工艺在铝镓氮层表面上部分区域生长阴极金属,并进行热退火处理,形成欧姆阴极;
3)在形成欧姆阴极后的外延片表面上采用化学气相淀积CVD工艺或原子层淀积ALD工艺覆盖一层钝化介质层,再采用光刻与反应离子刻蚀工艺,暴露出欧姆阴极并在台面上形成深入到氮化镓层顶部的凹槽,并通过热退火处理修复凹槽刻蚀损伤;
4)在形成台面凹槽的外延片上,采用光刻工艺,使光刻胶PR层覆盖外延片上除台面凹槽底部以外的所有区域,之后在凹槽底部及光刻胶PR层表面采用电感耦合等离子体化学气相淀积ICPCVD工艺再淀积一层介质层;
5)在形成介质层的外延片上,采用剥离工艺,去除光刻胶PR层及其上介质层,仅保留凹槽底部介质层,再采用光刻工艺,使光刻胶PR层覆盖外延片上除台面凹槽底部和台面凹槽侧壁以外的所有区域;
6)在光刻后的外延片上,采用电子束蒸发工艺或溅射工艺在台面凹槽内生长阳极金属,并进行热退火处理形成肖特基阳极,完成氮化镓肖特基二极管的制作。
7.根据权利要求6所述氮化镓肖特基二极管的制作方法,其中:
步骤2)中热退火处理的温度为800-900℃,时间为30-60s;
步骤3)和6)中热退火处理的温度均为400-500℃,时间均为5-10min。
8.根据权利要求6所述氮化镓肖特基二极管的制作方法,其中:
步骤4)中电感耦合等离子体化学气相淀积ICPCVD工艺的温度为200℃以下。
9.一种氮化镓肖特基二极管的制作方法,其特征在于,包括如下步骤:
§1.在自下而上依次包括衬底层、氮化镓层、铝镓氮层的外延片上,采用光刻与反应离子刻蚀工艺,刻断氮化镓层和铝镓氮层之间的二维电子气,形成具有氮化镓层和铝镓氮层的台面;
§2.在形成台面后的外延片上,采用光刻和电子束蒸发工艺在铝镓氮层表面上部分区域生长阴极金属,并进行热退火处理,形成欧姆阴极;
§3.在形成欧姆阴极后的外延片表面上采用化学气相淀积CVD或原子层淀积ALD工艺覆盖一层钝化介质层,再采用光刻与反应离子刻蚀工艺,暴露出欧姆阴极并在台面上形成深入到氮化镓层顶部的凹槽,并通过热退火处理修复凹槽刻蚀损伤;
§4.在形成台面凹槽的外延片上采用化学气相淀积CVD或原子层淀积ALD工艺覆盖一层介质层,再采用光刻工艺,使光刻胶PR层仅覆盖外延片上台面凹槽底部区域;
§5.采用刻蚀工艺刻蚀无光刻胶PR层覆盖的介质层,再清洗掉保护台面凹槽底部的光刻胶,之后采用光刻工艺,使光刻胶PR层覆盖外延片上除台面凹槽底部和台面凹槽侧壁以外的所有区域;
§6.在光刻后的外延片上,采用电子束蒸发工艺或溅射工艺在台面凹槽内生长阳极金属,并进行热退火处理形成肖特基阳极,完成氮化镓肖特基二极管的制作。
10.根据权利要求9所述氮化镓肖特基二极管的制作方法,其中:
步骤§2中热退火处理的温度为800-900℃,时间为30-60s;
步骤§3和§6中热退火处理的温度均为400-500℃,时间均为5-10min。
CN201910664076.7A 2019-07-23 2019-07-23 氮化镓肖特基二极管及其制作方法 Active CN110491932B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910664076.7A CN110491932B (zh) 2019-07-23 2019-07-23 氮化镓肖特基二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910664076.7A CN110491932B (zh) 2019-07-23 2019-07-23 氮化镓肖特基二极管及其制作方法

Publications (2)

Publication Number Publication Date
CN110491932A true CN110491932A (zh) 2019-11-22
CN110491932B CN110491932B (zh) 2021-04-27

Family

ID=68547931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910664076.7A Active CN110491932B (zh) 2019-07-23 2019-07-23 氮化镓肖特基二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN110491932B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128746A (zh) * 2019-12-05 2020-05-08 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN112838130A (zh) * 2021-01-04 2021-05-25 西安交通大学 一种蓝宝石基GaN准垂直肖特基二极管反向漏电改善方法及肖特基二极管
CN112903755A (zh) * 2021-02-24 2021-06-04 太原理工大学 一种二氧化碳传感器及其制备方法
CN117438303A (zh) * 2023-11-28 2024-01-23 苏州摩尔镓芯半导体科技有限公司 半导体结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030015708A1 (en) * 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
CN104201210A (zh) * 2008-12-10 2014-12-10 特兰斯夫公司 二极管以及包括该二极管的组件
CN106024914A (zh) * 2016-06-30 2016-10-12 广东省半导体产业技术研究院 混合阳极电极结构的GaN基肖特基二极管及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030015708A1 (en) * 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
CN104201210A (zh) * 2008-12-10 2014-12-10 特兰斯夫公司 二极管以及包括该二极管的组件
CN106024914A (zh) * 2016-06-30 2016-10-12 广东省半导体产业技术研究院 混合阳极电极结构的GaN基肖特基二极管及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128746A (zh) * 2019-12-05 2020-05-08 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN111128746B (zh) * 2019-12-05 2022-06-07 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN112838130A (zh) * 2021-01-04 2021-05-25 西安交通大学 一种蓝宝石基GaN准垂直肖特基二极管反向漏电改善方法及肖特基二极管
CN112903755A (zh) * 2021-02-24 2021-06-04 太原理工大学 一种二氧化碳传感器及其制备方法
CN117438303A (zh) * 2023-11-28 2024-01-23 苏州摩尔镓芯半导体科技有限公司 半导体结构及其制备方法
CN117438303B (zh) * 2023-11-28 2024-04-26 苏州摩尔镓芯半导体科技有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
CN110491932B (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
CN110491932A (zh) 氮化镓肖特基二极管及其制作方法
JP5458652B2 (ja) 炭化珪素半導体装置の製造方法
CN109103098B (zh) 一种氮化镓绝缘栅高电子迁移率晶体管及其制作方法
CN103915492A (zh) 高电子迁移率晶体管及其形成方法
CN106373884A (zh) 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法
CN113990948A (zh) 一种半导体器件及其应用与制造方法
CN112531025A (zh) 高电子迁移率晶体管
JP2012160485A (ja) 半導体装置とその製造方法
TW201517177A (zh) 保護溝渠側壁以形成選擇性磊晶半導體材料
CN106298904A (zh) 带氮化镓插入层的氮化镓基增强型器件及其制备方法
CN113594036A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN116093143A (zh) 一种集成misfet栅控功能和场板功能的氮化镓肖特基二极管及其制作方法
CN110504299A (zh) 基于图形化再生长的GaN凹槽阳极肖特基二极管制备方法
US20100224952A1 (en) Schottky barrier diode and method of producing the same
CN106684132B (zh) 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法
CN103928345B (zh) 离子注入形成n型重掺杂漂移层台面的umosfet制备方法
CN108091566A (zh) 一种凹槽阳极肖特基二极管的制备方法
US20210225697A1 (en) Structure and formation method of semiconductor device with stacked conductive structures
TW202109631A (zh) 半導體裝置的形成方法
CN110911485A (zh) 基于P型层的增强型双向阻断功率GaN基器件及制作方法
CN109326522B (zh) 一种金刚石异质结二极管器件的制备方法
CN115020499A (zh) 基于p型GaN结构的结型肖特基二极管及其制备方法
CN103928346B (zh) 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法
CN113871454A (zh) 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法
CN113809154A (zh) 一种氮化物势垒应力调制器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant