CN113421920A - 一种igbt器件及其制备方法和电子产品 - Google Patents

一种igbt器件及其制备方法和电子产品 Download PDF

Info

Publication number
CN113421920A
CN113421920A CN202110615034.1A CN202110615034A CN113421920A CN 113421920 A CN113421920 A CN 113421920A CN 202110615034 A CN202110615034 A CN 202110615034A CN 113421920 A CN113421920 A CN 113421920A
Authority
CN
China
Prior art keywords
gate
gates
emitter
igbt device
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110615034.1A
Other languages
English (en)
Inventor
兰昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Original Assignee
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Midea Group Co Ltd, Guangdong Midea White Goods Technology Innovation Center Co Ltd filed Critical Midea Group Co Ltd
Priority to CN202110615034.1A priority Critical patent/CN113421920A/zh
Publication of CN113421920A publication Critical patent/CN113421920A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种IGBT器件及其制备方法和电子产品，属于集成电路技术领域。本发明公开的IGBT器件，其元胞区包括：栅极阵列；在栅极阵列的各个栅极之间的间隔区域设置有发射极电极，以使多个发射极电极围绕同一栅极，在每个发射极电极的下方形成有发射极源区，以及与发射极源区接触的第一体区，发射极源区与第一体区的接触区域沿发射极电极的设置方向分布。通过本发明解决了IGBT器件的抗闩锁能力弱、导通压降大的技术问题。

Description

一种IGBT器件及其制备方法和电子产品
技术领域
本发明属于集成电路技术领域，尤其涉及一种IGBT器件及其制备方法和电子产品。
背景技术
绝缘栅双极型晶体管(InsulatedGateBipolarTransistor，简称IGBT)是由BJT(Bipolar Junction Transistor，双极型三极管)和MOSFET(Metal Oxide SemiconductorField-Effect，金氧半场效晶体管Transistor)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET(金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET))器件的高输入阻抗和电力晶体管(即巨型晶体管，简称GTR)的低导通压降两方面的优点。由于IGBT具有驱动功率小而饱和压降低的优点，IGBT作为一种新型的电力电子器件被广泛应用到工业、信息、新能源、医学、交通、军事和航空领域。
根据栅极不同，可以分为平面栅IGBT和槽栅IGBT。其中，平面栅结构工艺简单，短路能力高，但是导通压降高，电流密度小。
发明内容
本发明至少在一定程度上解决相关技术中IGBT器件的抗闩锁能力弱、导通压降大的技术问题，为此，本发明提供了一种IGBT器件及其制备方法和电子产品。
第一方面，本发明实施例提供了一种IGBT器件，所述IGBT器件的元胞区包括：栅极阵列；在所述栅极阵列的各个栅极之间的间隔区域设置有发射极电极，以使多个发射极电极围绕同一所述栅极，在每个所述发射极电极的下方形成有发射极源区，以及与所述发射极源区接触的第一体区，所述发射极源区与所述第一体区的接触区域沿所述发射极电极的设置方向分布。
通过在栅极阵列的各个栅极之间的间隔区域设置发射极电极，形成了发射极电极包围栅极的元胞布局，使得IGBT器件中每个元胞的JFET区域减小，但是单位面积的沟道宽长比显著增加，使得导通压降得到降低。且能够增加发射极源区与第一体区之间的表面短接面积，因此，可以提高IGBT器件的抗闩锁能力。从而，能够更好地平衡IGBT器件的抗闩锁能力与导通压降，从而提高了平面栅IGBT器件的质量。
在一些实施方式下，所述栅极阵列包括多排栅极，其中，每排栅极中各个栅极设置于同一直线上，且所述栅极阵列中相邻排栅极相嵌设置。
通过相邻排栅极的相嵌设置提高了元胞布局更紧密。
在一些实施方式下，所述栅极阵列中同一排栅极的相邻栅极均通过栅极材料连接，围绕所述栅极阵列中同一栅极设置的多个发射极电极连接。
属于同一排的相邻栅极均通过栅极材料，使得同排栅极不需要通过上层连接孔连接，使得各个栅极的连接方式更简单，减小了工艺复杂度。
在一些实施方式下，所述栅极阵列中相邻栅极均通过栅极材料连接，围绕所述栅极阵列中同一栅极设置的各个发射极电极均独立设置。从而，独立设置的各个发射极电极可以通过连接孔连接，提高了IGBT器件的元胞布局合理性。
在一些实施方式下，所述栅极材料在所述IGBT器件的正面俯视角度的尺寸小于所述栅极的尺寸。进一步提高了元胞布局合理性。
在一些实施方式下，针对所述栅极阵列的每个栅极子阵列，所述发射极电极设置于所述栅极子阵列的中心间隔区域，其中，所述栅极子阵列包含相邻两排的三个栅极。提高了发射极电极设置位置的合理性。
在一些实施方式下，所述栅极子阵列包括两两相邻的第一栅极、第二栅极以及第三栅极，所述发射极电极包括：第一电极部，设置于所述栅极阵列中第一栅极与第二栅极之间；第二电极部，设置于所述栅极阵列中第三栅极与所述第二栅极之间；第三电极部，设置于所述第一栅极与所述第三栅极之间。包含第一、第二、第三电极部的发射极电极与栅极子阵列的中心间隔区域适配，以使元胞布局更紧凑。
在一些实施方式下，所述栅极的面积大于围绕所述栅极的各个所述发射极电极的面积。使得元胞布局更加合理。
第二方面，本发明实施例提供一种IGBT器件的制备方法，形成所述IGBT器件的元胞区的工艺步骤包括：形成发射极源区，以及与所述发射极源区接触的第一体区；形成栅极阵列；在所述栅极阵列的各个栅极之间的间隔区域形成发射极电极，以使多个发射极电极围绕所述栅极阵列的同一栅极，所述发射极源区与所述第一体区的接触区域沿所述发射极电极的设置方向分布。
通过上述制备方法，在栅极阵列的各个栅极之间的间隔区域设置发射极电极，形成了发射极电极包围栅极的元胞布局，使得IGBT器件中每个元胞的JFET区域减小，但是单位面积的沟道宽长比显著增加，使得导通压降得到下降。且能够增加发射极源区与第一体区之间的表面短接面积，可以提高IGBT器件的抗闩锁能力。从而，很好的平衡了抗闩锁能力与导通压降。
第三方面，本发明实施例提供一种电子产品，包括第一方面任一所述的IGBT器件。由于IGBT器件更好地平衡抗闩锁能力与导通压降，有利于提高电子产品的在交流电动机变频调速性能，从而提高电子产品质量。
在一些实施方式下，所述电子产品为洗衣机、空调以及洗衣机中的任意一种，应用于洗衣机、空调或者洗衣机时，均实现了提高变频家电的变频调速性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本发明实施例中IGBT器件的第一种元胞布局示意图；
图2示出了图1中一个元胞的剖面图；
图3示出了一个发射极电极相对于栅极的设置位置示意图；
图4示出了本发明实施例中IGBT器件的第二种元胞布局示意图；
图5示出了本发明实施例中IGBT器件的一个元胞的示意图；
图6示出了栅极子阵列的构造示意图；
图7示出了相关技术中IGBT器件的条形元胞布局示意图；
图8示出了相关技术中IGBT器件的方形元胞布局示意图。
附图标记：
栅极1、发射极电极2、发射极源区3、第一体区4、栅极氧化层5、第二体区6、漂移区7、集电极P+掺杂区8、集电极电极9、第一栅极1(1)、第二栅极1(2)、第三栅极1(3)、栅极子阵列10、栅极材料11、发射极材料12、元胞13。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，本发明实施例中所有方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
在本发明中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
为了便于描述，可以在文中使用空间相对关系术语来描述如图中示出的一个元件或者特征相对于另一元件或者特征的关系，这些相对关系术语例如为“底”、“前”、“上”、“倾斜”、“下”、“顶”、“内”、“水平”、“外”等。这种空间相对关系术语意于包括除图中描绘的方位之外的在使用或者操作中机构的不同方位。例如，如果在图中的机构翻转，那么描述为“在其它元件或者特征下面”或者“在其它元件或者特征下方”的元件将随后定向为“在其它元件或者特征上面”或者“在其它元件或者特征上方”。因此，示例术语“在……下方”可以包括在上和在下的方位。下面结合附图并参考具体实施例描述本发明：
参考图1所示，本发明实施例提供了一种IGBT器件，包括：栅极阵列和多个发射极电极2。在栅极阵列中各个栅极1之间的间隔区域均设置有多个发射极电极2，以使多个发射极电极2围绕同一栅极1，在每个发射极电极2的下方形成有发射极源区3和第一体区4，第一体区4的侧面与发射极源区3的侧面接触，而发射极源区3与第一体区4之间的侧面接触区域沿发射极电极2的设置方向分布。
由于本发明实施例，是通过在栅极阵列各个栅极1之间的间隔区域设置发射极电极2，由此形成了发射极电极2包围栅极1的元胞布局方式，而不再是发射极电极2包围栅极1的元胞布局方式，使得IGBT器件的导电沟道处于栅极1靠近外边缘的区域下方，即参考图1所示，导电沟道形成于六边形的栅极1区域下方，靠近六边形的边界。使得IGBT器件中每个元胞的JFET区域很小，但是单位面积的沟道宽长比显著增加，最终导通压降得到下降。且通过本发明实施例中发射极电极2包围栅极1的元胞布局方式，还延长了发射极源区3与第一体区4接触的区域，从而增加了发射极源区3与第一体区4之间的表面短接面积，因此，可以提高IGBT器件的抗闩锁能力。
参考图2所示，针对每个发射极电极2而言，该发射极电极2对应的发射极源区3和第一体区4均形成在该发射极电极2的下方，第二体区6的上方。每个发射极电极2下方的第二体区6设置于同一漂移区7上方，且每个第二体区6与同一漂移区7接触。第二体区6设置于集电极P+掺杂区8的上方，而集电极P+掺杂区8的背面与集电极电极9接触。
需要说明的是，图2提供的IGBT器件的剖面结构仅仅是基于本发明实施例实现的一种IGBT的基本剖面结构，仅仅作为举例说明。在实际实施时，还可以设置有其他层。比如，在漂移区7与集电极P+掺杂区8之间还可以设置有N+缓冲区(未图示)。因此，本发明实施例并不限制IGBT器件在元胞区的其他层构造，只要栅极阵列与发射极电极2、以及与发射极电极2相关的发射极源区3和第一体区4符合本发明实施例所限定的布局方式，均能实现更好地平衡抗闩锁能力与导通压降的技术效果，均属于本发明实施例意欲保护的范围。
需要说明的是，IGBT器件的元胞区包含多个元胞13，而一个元胞13的构造参考图5所示，可见，图5的虚线内为一个元胞13所在区域。需要说明的是，IGBT器件中元胞13的数量是根据IGBT器件的功能设置，相应的，栅极阵列中栅极1的个数也不进行限定。
其中，栅极阵列可以由多个相同或者不同的栅极1组成。栅极阵列中每个栅极1可以是采用多晶硅材料形成的多晶硅层。当然，栅极1也可以采用金属层栅极、金属硅化物等导电材料制成，在此不限定栅极1具体的制作材料。如图2所示，在栅极阵列中每个栅极1的下方均对应设置有栅极氧化层5。
在一些实施方式下，栅极阵列包括多排栅极1。其中，每排栅极1中的各个栅极1设置于同一直线上，每排栅极1包含的栅极个数是根据IGBT器件的实际功能设置，且栅极阵列的相邻排栅极相嵌设置，以能够减小各个栅极1之间的间隔区域，进而，能够减小发射极源区3和第一体区4的设置面积，以增加栅极阵列的布局密度，实现元胞的紧凑分布。
在本发明实施例中，栅极阵列中各个相邻栅极1之间的间隔宽度可以相同，而任意相邻两个栅极1之间的间隔宽度比栅极1的表面形状的尺寸小，可以在间隔区域设置条形的、且相对于栅极1宽度较小的发射极电极2，以减少面积浪费。
在一些实施方式下，栅极阵列中每个栅极1在IGBT器件的正面俯视角度为对称形状，便于元胞布局。具体而言，参考图1和图4所示，每个栅极1在IGBT器件的正面俯视角度的形状可以为条形、方形、等腰三边形、圆形、菱形、轴对称的六边形(包含正六边形)或者更多条边的形状等等。甚至，栅极阵列可以是上述至少两种形状的多个栅极1组合。或者，栅极阵列可以是不同尺寸，但是形状相同的多个栅极1组合。
如图1和4所示，如果栅极1是正六边形或者轴对称的六边形，则属于同一排的各个栅极1以六边形的一边为相邻边间隔设置。如果栅极阵列中各个栅极1是圆形，栅极阵列中属于同一排的各个栅极1间隔设置，且圆心在同一直线上。
在本发明实施例中，栅极阵列中包含多个栅极子阵列10，相邻两个栅极子阵列10包含同一栅极1。其中，参考图3和图6所示，每个栅极子阵列10包括：属于同一排的第一栅极1(1)和第二栅极1(2)，以及属于另一排的第三栅极1(3)共同构成。其中，第一栅极1(1)与第二栅极1(2)相邻，第三栅极1(3)与第二栅极1(2)相邻；第一栅极1(1)与第三栅极1(3)相邻，从而形成了两两相邻的位置关系。
其中，如果栅极阵列中栅极1在IGBT器件的正面俯视角度是正六边形或者轴对称的六边形，每个栅极子阵列10的构造可以参考图3所示，如果栅极阵列中栅极1在IGBT器件的正面俯视角度是圆形，则每个栅极子阵列10的构造可以参考图6所示。
下面，对发射极电极2相对于栅极1的设置位置进行说明：
参考图3所示的，在本发明实施例中，在每个栅极子阵列10的中心间隔区域设置有一个发射极电极2，从而如图5所示，围绕同一栅极1可以设置有6个发射极电极2。而每个发射极电极2的形状可以根据该发射极电极2所相对的栅极1的形状设置。从而每个发射极电极2的形状，栅极子阵列10的中心间隔区域的形状适配、也与栅极1的外边界形状适配，进一步形成紧密的元胞布局。
参考图3，针对每个发射极电极2的具体结构而言，可以包括：第一电极部21、第二电极部22和第三电极部23。在栅极阵列中第一栅极1(1)与第二栅极1(2)之间设置有第一电极部21；在第三栅极1(3)与第二栅极1(2)之间设置有第二电极部22，第一栅极1(1)与第三栅极1(3)之间设置有第三电极部23。
针对栅极1为六边形为例，第一电极部21、第二电极部22和第三电极部23可以均为条形，且第一电极部21、第二电极部22和第三电极部23的交界点位于栅极子阵列10的中心位置，第一电极部21、第二电极部22和第三电极部23中的两两之间角度相等。
参考图1所示的，针对相邻两排栅极的相嵌设置，可以是：其中一排栅极中每个栅极1的部分区域位于另一排栅极的相邻两个栅极1之间的间隔区域，从而实现相邻两排栅极之间的相嵌设置。
在本发明实施例中，可以是栅极阵列中的部分数量的栅极1之间连接，或者任意相邻的两个栅极1之间均连接：
参考图1所示的，栅极阵列中属于同一排的各个栅极1依次通过栅极材料11连接，从而处于同一排的各个栅极1在栅极1所在层连接在一起。而栅极阵列中属于不同排的相邻栅极1之间可以间隔开。
进一步的，在栅极阵列中部分数量的栅极1之间连接的实施方式下，多个发射极电极2可以在该层直接连接在一起，再通过连接孔在上层连接在一起。
具体的，参考图1所示，由于属于不同排的相邻栅极1之间是间隔开的，属于不同排的相邻栅极1之间的各个发射极电极2，可以直接在该层通过发射极材料12连接。属于同一排的相邻栅极1由于已经通过栅极材料11在该层进行连接，则属于同一排的相邻栅极1之间设置的各个发射极电极2需要在上层通过连接孔连接。
进一步的，参考图4所示的，如果栅极阵列中，任意相邻的栅极1均通过栅极材料11在栅极1连接，则围绕同一栅极1设置的各个发射极电极2均独立设置，各个独立的发射极电极2均在上层通过连接孔连接。
在IGBT器件的正面俯视角度，栅极材料11的尺寸小于栅极1的尺寸，可以减小独立设置的相邻发射极电极2之间的间距，进一步增大发射极源区3与第一体区4之间的表面短接面积。在本发明实施例中，栅极材料11可以是多晶硅，当然，也可以采用金属层栅极、金属硅化物等导电材料制成，在此不限定栅极1的制作材料。为了工艺简单，栅极材料11与栅极1使用同一导电材料，从而在形成栅极1的同时，形成相邻栅极1之间的连接。
在一些实施方式下，围绕同一栅极1设置的各个发射极电极2可以等间隔设置。针对栅极1在IGBT器件的正面俯视角度是多边形而言。则在每个栅极1的每个顶点位置设置一个发射极电极2，以使同一发射极电极2位于三个相邻栅极1之间的中心位置。
在具体实施方式中，栅极1的面积大于围绕栅极1的各个发射极电极2的面积。
需要说明的是，本发明实施例中IGBT器件的元胞布局方式，可以应用于N型IGBT器件，也可以应用于P型IGBT器件。参考图2所示，针对N型IGBT器件而言，漂移区7为N-型掺杂区，第二体区6为P型掺杂区。第一体区4为N+掺杂区，而发射极源区3为P+掺杂区。
需要说明的是，IGBT器件的元胞形状指的是注入的P+体区(第二体区6)的形状。在相关技术中，平面栅IGBT器件的元胞形状可以采用如图7所示的条形元胞、或者采用如图8所示的方形元胞等等。其中，图7-图8中示意的白色区域就是IGBT器件在俯视角度下呈现出来的第二体区6的形状，而发射极电极1位于白色区域之上，且与黑色区域的栅极1相对设置。图7所示意出的条形元胞中，整个第二体区6呈平行间隔，且由于条形元胞的JFET(结型场效应管)区面积较如图8所示的方形元胞中JFET区面积少，因此，导致导通压降会较大。且由于条形元胞的栅源重叠面积较大，所以一般条形元胞具有较大的输入电容，且栅电阻较大。
在图8所示意的方形元胞中，第二体区6可以呈方形排布或品字形排布，导致相邻第二体区6之间的间距不一致，而元胞的耐压会由于不同第二体区6之间的距离变大而下降。而方形元胞的JFET区较大，所以导通压降会比条形元胞小。由于方形元胞的整块多晶硅都相连，其栅电阻也会较条形元胞小。但是，却导致了抗闩锁能力较弱。
因此，相关技术所提出的IGBT器件的各种元胞布局，并不能很好的协调耐压和导通压降之间的关系。而在本发明实施例中，相对于栅极1围绕发射极电极2的元胞布局方式而言，发射极电极2围绕栅极1设置，使得第一体区4与发射极源区3之间的表面短接面积更大，由此可以使IGBT器件的抗闩锁能力更高。
具体而言，由于本发明实施例中的各个围绕栅及1设置的发射极电极2是弯曲走势，使得发射极电极2在单位面积内的长度相对于如图7所述的直条形状的发射极电极2而言，延伸更长。而相对于如图8中发射极电极2被栅极1截断而言，发射极电极2在单位面积内的延伸也更长，从而发射极源区3与第一体区4之间的短接面积可以更大。
基于同一发明构思，本发明实施例提供一种IGBT器件的制备方法，形成IGBT器件的元胞区的工艺步骤包括：形成发射极源区3，以及与发射极源区3接触的第一体区4；形成栅极阵列；在栅极阵列的各个栅极1之间的间隔区域形成发射极电极2，以使多个发射极电极2围绕栅极阵列的同一栅极1，发射极源区3与第一体区4之间的接触区域沿发射极电极2的设置方向分布。
通过在栅极阵列的各个栅极1之间的间隔区域设置发射极电极2，形成了发射极电极2包围栅极1的元胞布局，使得IGBT器件中每个元胞的JFET区域减小，但是单位面积的沟道宽长比显著增加，使得导通压降得到下降。且能够增加发射极源区3与第一体区4之间的表面短接面积，因此，可以提高IGBT器件的抗闩锁能力。从而，能够更好地平衡IGBT器件的抗闩锁能力与导通压降，从而提高了平面栅IGBT器件的质量。
基于同一发明构思，本发明实施例提供一种电子产品，包括第一方面任一所述的IGBT器件。该电子产品的IGBT器件可以参考前文所述，其他部件参考相关技术，在此不再赘述。
由于IGBT器件更好地平衡抗闩锁能力与导通压降，有利于提高电子产品的在交流电动机变频调速性能，从而提高电子产品质量。
在一些实施方式，所述电子产品为洗衣机、空调以及洗衣机中的任意一种变频家电，以实现了提高变频家电的变频调速性能。当然，本发明实施例提供的IGBT器件应用于其他电子产品的开关器件，由于IGBT器件的抗闩锁能力更高，导通压降更低。对于电子产品的质量稳定性也是有一定提高的。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。

Claims (11)

1.一种IGBT器件，其特征在于，所述IGBT器件的元胞区包括：
栅极阵列；
在所述栅极阵列的各个栅极之间的间隔区域设置有发射极电极，以使多个发射极电极围绕同一所述栅极，在每个所述发射极电极的下方形成有发射极源区，以及与所述发射极源区接触的第一体区，所述发射极源区与所述第一体区的接触区域沿所述发射极电极的设置方向分布。
2.如权利要求1所述的IGBT器件，其特征在于，所述栅极阵列包括多排栅极，其中，每排栅极中各个栅极设置于同一直线上，且所述栅极阵列中相邻排栅极相嵌设置。
3.如权利要求2所述的IGBT器件，其特征在于，所述栅极阵列中同一排的相邻栅极均通过栅极材料连接，围绕所述栅极阵列中同一栅极设置的多个发射极电极连接。
4.如权利要求2所述的IGBT器件，其特征在于，所述栅极阵列中相邻栅极均通过栅极材料连接，围绕所述栅极阵列中同一栅极设置的各个发射极电极均独立设置。
5.如权利要求3或4所述的IGBT器件，其特征在于，所述栅极材料在所述IGBT器件的正面俯视角度的尺寸小于所述栅极的尺寸。
6.如权利要求3或4所述的IGBT器件，其特征在于，针对所述栅极阵列的每个栅极子阵列，所述发射极电极设置于所述栅极子阵列的中心间隔区域，其中，所述栅极子阵列包含相邻两排的三个栅极。
7.如权利要求6所述的IGBT器件，其特征在于，所述栅极子阵列包括两两相邻的第一栅极、第二栅极以及第三栅极，所述发射极电极包括：
第一电极部，设置于所述栅极阵列中第一栅极与第二栅极之间；
第二电极部，设置于所述栅极阵列中第三栅极与所述第二栅极之间；
第三电极部，设置于所述第一栅极与所述第三栅极之间。
8.如权利要求1所述的IGBT器件，其特征在于，所述栅极的面积大于围绕所述栅极的各个所述发射极电极的面积。
9.一种IGBT器件的制备方法，其特征在于，形成所述IGBT器件的元胞区的工艺步骤包括：
形成发射极源区，以及与所述发射极源区接触的第一体区；
形成栅极阵列；
在所述栅极阵列的各个栅极之间的间隔区域形成发射极电极，以使多个发射极电极围绕所述栅极阵列的同一栅极，所述发射极源区与所述第一体区的接触区域沿所述发射极电极的设置方向分布。
10.一种电子产品，包括如权利要求1-8任一所述的IGBT器件。
11.根据权利要求10所述的电子产品，其特征在于，所述电子产品为洗衣机、空调以及洗衣机中的任意一种。
CN202110615034.1A 2021-06-02 2021-06-02 一种igbt器件及其制备方法和电子产品 Pending CN113421920A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110615034.1A CN113421920A (zh) 2021-06-02 2021-06-02 一种igbt器件及其制备方法和电子产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110615034.1A CN113421920A (zh) 2021-06-02 2021-06-02 一种igbt器件及其制备方法和电子产品

Publications (1)

Publication Number Publication Date
CN113421920A true CN113421920A (zh) 2021-09-21

Family

ID=77713688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110615034.1A Pending CN113421920A (zh) 2021-06-02 2021-06-02 一种igbt器件及其制备方法和电子产品

Country Status (1)

Country Link
CN (1) CN113421920A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104937720A (zh) * 2013-01-17 2015-09-23 株式会社电装 半导体装置及其制造方法
US20150295044A1 (en) * 2014-04-14 2015-10-15 Jtekt Corporation Semiconductor device
CN108493239A (zh) * 2018-03-28 2018-09-04 珠海格力电器股份有限公司 绝缘栅双极型晶体管器件及其制作方法、电力电子设备
CN111106043A (zh) * 2019-12-23 2020-05-05 珠海格力电器股份有限公司 功率半导体器件元胞结构、其制备方法及功率半导体器件
CN111162123A (zh) * 2019-08-30 2020-05-15 丽晶美能（北京）电子技术有限公司 沟槽式栅极结构igbt

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104937720A (zh) * 2013-01-17 2015-09-23 株式会社电装 半导体装置及其制造方法
US20150295044A1 (en) * 2014-04-14 2015-10-15 Jtekt Corporation Semiconductor device
CN108493239A (zh) * 2018-03-28 2018-09-04 珠海格力电器股份有限公司 绝缘栅双极型晶体管器件及其制作方法、电力电子设备
CN111162123A (zh) * 2019-08-30 2020-05-15 丽晶美能（北京）电子技术有限公司 沟槽式栅极结构igbt
CN111106043A (zh) * 2019-12-23 2020-05-05 珠海格力电器股份有限公司 功率半导体器件元胞结构、其制备方法及功率半导体器件

Similar Documents

Publication Publication Date Title
US8212283B2 (en) Reverse-conducting semiconductor device
EP2345081B1 (en) Reverse-conducting semiconductor device
US7595542B2 (en) Periphery design for charge balance power devices
CN101416315B (zh) 用于功率器件的电荷平衡技术
CN108538910B (zh) 具有复合栅的igbt芯片
US7151297B2 (en) Insulated gate semiconductor device
EP1266406B1 (en) Trench gate DMOS field-effect transistor
US20060284217A1 (en) Silicon carbide semiconductor device
JP6717432B2 (ja) 半導体装置
CN105830221B (zh) 反向传导半导体装置
JP6799515B2 (ja) 半導体装置
KR20030097017A (ko) 높은 항복 전압, 낮은 온 저항 및 작은 스위칭 손실을갖는 전력용 반도체 소자
CN113421920A (zh) 一种igbt器件及其制备方法和电子产品
US6144067A (en) Strip gate poly structure for increased channel width and reduced gate resistance
JP5568904B2 (ja) 半導体装置
US8530930B2 (en) Semiconductor device having plural insulated gate switching cells and method for designing the same
WO2011074124A1 (ja) 半導体装置
JP2000208765A (ja) 絶縁ゲ―ト型半導体装置
CN208674128U (zh) 绝缘栅极晶体管、智能功率模块和空调器
CN211150564U (zh) Igbt芯片及制造igbt芯片时使用的掩膜版
CN113224136A (zh) Igbt芯片及其制造方法、制造igbt芯片时使用的掩膜版
KR100621556B1 (ko) 전력용 반도체 소자
JP2024525903A (ja) パワー半導体デバイス
CN114267726A (zh) 一种bjt半导体器件
CN113035949A (zh) Igbt芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination