CN211150564U - Igbt芯片及制造igbt芯片时使用的掩膜版 - Google Patents

Abstract

本实用新型涉及一种IGBT芯片及制造IGBT芯片时使用的掩膜版。IGBT芯片包括元胞，元胞包括集电区、漂移区、阱基区、发射区、集电极结构和发射极结构。阱基区和发射区二者的组合呈现为正六棱柱形，发射区包括三个皆为正三角形的子发射区，三个子发射区在阱基区的中心线上相交并在阱基区内以该中心线为中心排列成等距圆形阵列，每个子发射区自阱基区的上表面朝向其下表面延伸。该IGBT芯片可以在保持其六边形元胞的电流密度相对较大、导通压降相对较小的情况下，提高其元胞的抗闩锁能力和抗短路能力。

Description

IGBT芯片及制造IGBT芯片时使用的掩膜版

技术领域

本实用新型属于半导体技术领域，具体涉及一种IGBT芯片及制造IGBT芯片时使用的掩膜版。

背景技术

IGBT芯片又称为绝缘栅双极型晶体管芯片，属于IGBT器件的核心组成，是能源变换与传输的核心器件，俗称电力电子装置的“CPU”，作为国家战略性新兴产业，在轨道交通、智能电网、航空航天、电动汽车与新能源装备等领域应用极广。IGBT芯片主要由阵列布置的多个元胞、围绕在多个元胞外的终端结构组成，其中元胞常采用条形、方形、六边形。对于相等尺寸的IGBT芯片而言，六边形元胞的导通压降最小，条形元胞导通压降最大；六边形元胞电流密度最大，条形元胞电流密度最小；六边形元胞抗闩锁、抗短路能力最差，条形元胞抗闩锁、抗短路能力最好。但目前面临的最大问题就是如何在保持六边形元胞的电流密度相对较大、导通压降相对较小的情况下，提高IGBT芯片的元胞的抗闩锁能力和抗短路能力。

实用新型内容

为了解决上述全部或部分问题，本实用新型目的在于提供一种IGBT芯片、制造IGBT芯片时使用的掩膜版，该IGBT芯片可以在保持其六边形元胞的电流密度相对较大、导通压降相对较小的情况下，解决其元胞抗闩锁、抗短路能力无法提高的问题。

根据本实用新型的第一方面，提供了一种IGBT芯片，所述IGBT芯片包括阵列布置的多个元胞，所述元胞包括顺序排布并共同构成PNPN型半导体结构的集电区、漂移区、阱基区和发射区，以及与所述集电区连接的集电极结构和与所述阱基区和发射区连接的发射极结构。其中，所述阱基区和发射区二者的组合呈现为正六棱柱形，所述发射区包括三个皆为正三角形的子发射区，三个所述子发射区在所述阱基区的中心线上相交并在所述阱基区内以该中心线为中心排列成等距圆形阵列，每个所述子发射区自所述阱基区的上表面朝向其下表面延伸。

本实用新型的第一方面所述的IGBT芯片的元胞是对原有六边形元胞的改进，其虽然调整了发射区和阱基区的形状和构造，但由于发射区和阱基区的二者组合仍呈现为正六棱柱形，所以属于六边形元胞，由此可以保证该改进对元胞的电流密度和导通压降的影响不大，使该元胞仍具有电流密度相对较大、导通压降相对较小的优势。本实用新型的IGBT芯片将原有六边形的发射区调整为以等距圆形阵列形式排布的三个子发射区，并使阱基区的形状和构造发生适应性的变化，迫使发射区与阱基区在上下方向上的重叠面积缩减，以降低在IGBT芯片工作时流经PNPN型半导体结构的电流，由此提高元胞的抗闩锁能力、抗短路能力。该IGBT芯片的结构简单、制造容易，使用安全可靠，便于实施推广应用。此外，由于发射层和阱基区的形状都比较规则，所以该IGBT芯片不但有容易制造，而且可以保证电流能均匀通过NPNP型半导体结构，以防止局部电流过大而损坏IGBT芯片。

根据本实用新型的第二方面，提供了一种制造IGBT芯片时所使用的掩膜版，所述掩膜版包括板体及设在所述板体上的多个孔组，每个所述孔组包括三个正三角形孔，三个所述正三角形孔相交于一点并以该点为中心按照等距圆形阵列形式排列。

根据本实用新型的第二方面所述的掩膜版，其能应用在IGBT芯片制造方法中并保证根据本实用新型的第一方面所述的IGBT芯片的发射区能顺利形成，也就是将原有六边形的发射区调整为以等距圆形阵列形式排布的三个子发射区，并使阱基区的形状和构造发生适应性的变化，迫使发射区与阱基区在上下方向上的重叠面积缩减，以降低在IGBT芯片工作时流经PNPN型半导体结构的电流，由此提高元胞的抗闩锁能力、抗短路能力。

附图说明

下面将结合附图来对本实用新型的优选实施例进行详细地描述。在图中：

图1为本实用新型实施例的IGBT芯片的局部结构立体示意图；

图2为本实用新型实施例的IGBT芯片的局部结构剖面示意图；

图3示意性显示了在制造图1所示IGBT芯片的过程中所涉及的第一剖面结构；

图4示意性显示了在制造图1所示IGBT芯片的过程中所涉及的第二剖面结构；

图5示意性显示了在制造图1所示IGBT芯片的过程中所涉及的第三剖面结构；

图6示意性显示了在制造图1所示IGBT芯片的过程中所涉及的第四剖面结构；

图7示意性显示了在制造图1所示IGBT芯片的过程中所涉及的第五剖面结构；

图8示意性显示了在制造图1所示IGBT芯片的过程中所涉及的第六剖面结构；

图9示意性显示了在制造图1所示IGBT芯片的过程中所涉及的第七剖面结构；

图10示意性显示了在制造图1所示IGBT芯片的过程中所用的掩膜版的局部结构。

在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。

具体实施方式

下面将结合附图对本实用新型做进一步说明。

图1为本实用新型实施例的IGBT芯片的局部结构立体示意图(未示出硅氧化层及发射极结构)；图2为本实用新型实施例的IGBT芯片的局部结构剖面示意图。如图1和图2所示，IGBT芯片100包括阵列布置的多个元胞10、围绕在多个元胞10外的终端结构(未示出，且属于常规结构)。元胞10包括顺序排布并共同构成PNPN型半导体结构的集电区2、漂移区4、阱基区5和发射区6，以及与集电区2连接的集电极结构1和与阱基区5和发射区6连接的发射极结构9。其中阱基区5和发射区6二者的组合呈现为正六棱柱形，发射区6包括三个皆为正三角形的子发射区61，三个子发射区61在阱基区5的中心线上相交并在阱基区5内以该中心线为中心排列成等距圆形阵列，每个子发射区61自阱基区5的上表面朝向其下表面延伸。通过这种方式，阱基区5被迫由一个正六边形的下层区52和三个皆为正三角形的上层区51组成。

根据本实用新型实施例的IGBT芯片100，其对原有六边形元胞的发射区6和阱基区5进行了改进，虽然调整了发射区6和阱基区5的形状和构造，但由于发射区6和阱基区5的二者组合仍呈现为正六棱柱形，所以属于六边形元胞，由此可以保证该改进对元胞10的电流密度和导通压降的影响不大，使该元胞10仍具有电流密度相对较大、导通压降相对较小的优势。本实用新型的IGBT芯片100将原有六边形的发射区调整为以等距圆形阵列形式排布的三个子发射区61，并使阱基区5的形状和构造发生适应性的变化，迫使发射区6与阱基区5在上下方向上的重叠面积缩减，由此可以降低在IGBT芯片100工作时流经PNPN型半导体结构的电流，提高元胞10的抗闩锁能力、抗短路能力。此外，由于阱基区5和发射层6的形状都比较规则，所以该IGBT芯片100不但有容易制造，而且可以保证电流能均匀通过NPNP型半导体结构，以防止局部电流过大而损坏IGBT芯片100。

在本实施例中，元胞10还包括设在集电区2和漂移区4之间的缓冲区3。增加的缓冲区3可以进一步降低IGBT芯片100的导通压降。

IGBT芯片100既可选为平面栅型IGBT芯片，也可选为性能更好的沟槽栅型IGBT芯片。在图1和图2所示的实施例中，IGBT芯片100为沟槽栅型IGBT芯片，所以其还包括设在漂移区4内且与阱基区5和发射区6相接的沟槽、设在发射区6和发射极结构9之间的硅氧化层7、附接在沟槽的槽壁和槽底上的栅氧化层8a及设在沟槽内且被硅氧化层7和栅氧化层8a共同包裹的栅极结构8b。如上文所述，子发射区61为正三角形，阱基区5和发射区6二者的组合呈现为正六棱柱形，但是当每个正三角形的面积都等于该正六棱柱形的横截面面积的1/6倍时，阱基区5和发射区6更易于与沟槽相邻接，由此可以降低沟槽的制造难度，节约IGBT芯片100的制造成本。

在本实施例中，为了保证IGBT芯片100具有较好的综合性能，集电区2和阱基区5优选由P型半导体材料形成，漂移区4、缓冲区3和发射区6皆优选由N型半导体材料形成。但是在其他实施例中，集电区2和阱基5区可由N型半导体材料形成，漂移区4、缓冲区3和发射区6皆可由P型半导体材料形成。

在本实施例中，硅氧化层7可由磷硅玻璃材料形成，栅氧化层8a可由硅氧化物形成。同时，集电极结构1、发射极结构9由金属材料、例如铝形成，栅极结构8b可由多晶硅材料形成。

接下来结合图3到图9说明本实用新型实施例的IGBT芯片100的制造方法。该制造方法包括：步骤a，在半导体衬底的第一表面上制作出沟槽8c，详见图3；步骤b，在沟槽8c内制依次作出栅氧化层8a及栅极结构8b，详见图4；步骤c，在半导体衬底的第一表面内依次制作出阱基区5和发射区6，详见图5；步骤d，在发射区6上制作出带有通孔7a的硅氧化层7，详见图6；步骤e，在硅氧化层7上制作出发射极结构9，并使发射极结构9通过通孔7a来连接发射区6和阱基区5，详见图7和图1；步骤f，在半导体衬底的与第一表面相对的第二表面内依次制作出缓冲区3和集电区2，以使缓冲区3与阱基区5之间的半导体衬底形成为漂移区4，详见图8；步骤g，在集电区2上制作出集电极结构1，详见图9。

步骤c具体包括：步骤c1，对半导体衬底的第一表面进行氧化、光刻、刻蚀、掺杂和退火，以在半导体衬底的第一表面内形成的半成品区，其中在步骤c1中通过带正六边形孔的光刻版对半导体衬底的第一表面进行光刻：步骤c2，对半导体衬底的第一表面再进行氧化、光刻、刻蚀、掺杂和退火，以使半成品区的一部分形成为阱基区5而其另一部形成为发射区6，其中在步骤c2中选定的掩膜版200对半导体衬底的第一表面进行光刻。如图10所示，该掩膜版200包括板体201及设在板体201上的多个孔组，每个孔组包括三个正三角形孔202，三个正三角形孔202相交于一点并以该点为中心按照等距圆形阵列形式排列。该掩膜版200能在IGBT芯片100制造方法中并保证IGBT芯片100的发射区6能顺利形成，也就是将原有六边形的发射区调整为以等距圆形阵列形式排布的三个子发射区61，并使阱基区5的形状和构造发生适应性的变化，迫使发射区6与阱基区5在上下方向上的重叠面积缩减，由此可以降低在IGBT芯片100工作时流经PNPN型半导体结构的电流，提高元胞10的抗闩锁能力、抗短路能力。优选地，为了降低该掩膜版200的制造难度，并提高三个子发射区61的成形精度，所有正三角形孔的面积相同。

在本申请的描述中，需要理解的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。在本实用新型的描述中，“多个”的含义是两个以上，除非另有明确具体的限定。

在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体、可以是机械连接，也可以是电连接、可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

以上所述仅为本实用新型的优选实施方式，但本实用新型保护范围并不局限于此，任何本领域的技术人员在本实用新型公开的技术范围内，可容易地进行改变或变化，而这种改变或变化都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求书的保护范围为准。只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本实用新型并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (10)

1.一种IGBT芯片，其特征在于，所述IGBT芯片包括阵列布置的多个元胞，所述元胞包括顺序排布并共同构成PNPN型半导体结构的集电区、漂移区、阱基区和发射区，以及与所述集电区连接的集电极结构和与所述阱基区和发射区连接的发射极结构，其中，所述阱基区和发射区二者的组合呈现为正六棱柱形，所述发射区包括三个皆为正三角形的子发射区，三个所述子发射区在所述阱基区的中心线上相交，并在所述阱基区内以该中心线为中心排列成等距圆形阵列，每个所述子发射区自所述阱基区的上表面朝向其下表面延伸。

2.根据权利要求1所述的IGBT芯片，其特征在于，还包括设在所述集电区和漂移区之间的缓冲区。

3.根据权利要求2所述的IGBT芯片，其特征在于，还包括：

设在所述缓冲区内且与所述阱基区和发射区相接的沟槽；

设在所述发射区和发射极结构之间的硅氧化层；

附接在所述沟槽的槽壁和槽底上的栅氧化层；

设在所述沟槽内且被所述栅氧化层和硅氧化层共同包裹的栅极结构。

4.根据权利要求3所述的IGBT芯片，其特征在于，所述集电区和阱基区皆由P型半导体材料形成，所述漂移区、缓冲区和发射区皆由N型半导体材料形成。

5.根据权利要求3所述的IGBT芯片，其特征在于，每个所述正三角形的面积等于所述正六棱柱形的横截面面积的1/6倍。

6.根据权利要求3所述的IGBT芯片，其特征在于，所述硅氧化层由磷硅玻璃材料形成，所述栅氧化层由硅氧化物形成。

7.根据权利要求3所述的IGBT芯片，其特征在于，所述集电极结构和发射极结构皆由金属材料形成，所述栅极结构由多晶硅材料形成。

8.根据权利要求3所述的IGBT芯片，其特征在于，还包括围绕在多个所述元胞外的终端结构。

9.一种制造IGBT芯片时所使用的掩膜版，其特征在于，所述掩膜版包括板体及设在所述板体上的多个孔组，每个所述孔组包括三个正三角形孔，三个所述正三角形孔相交于一点并以该点为中心按照等距圆形阵列形式排列。

10.根据权利要求9所述的掩膜版，其特征在于，任意两个所述正三角形孔的面积相同。

Images