CN202948934U

CN202948934U - 一种沟槽mosfet

Info

Publication number: CN202948934U
Application number: CN 201220420536
Authority: CN
Inventors: 李俊俏; 唐翠; 朱超群; 陈宇
Original assignee: Ningbo BYD Semiconductor Co Ltd
Current assignee: BYD Semiconductor Co Ltd
Priority date: 2012-08-23
Filing date: 2012-08-23
Publication date: 2013-05-22
Anticipated expiration: 2022-08-23

Abstract

本实用新型提出了一种沟槽MOSFET，该沟槽MOSFET包括衬底及其上形成的外延层，形成在该外延层内的沟槽及被沟槽分割的轻掺杂区，在沟槽的内表面形成有第一介质层，在沟槽内的第一介质层上形成有导电的填充层，在轻掺杂区内形成有重掺杂区，该沟槽MOSFET还包括外围金属层，栅极金属层，源极金属层和漏极金属层。本实用新型的沟槽MOSFET采用沟槽结构代替传统分压环来控制器件耐压，能够减少工艺步骤，降低成本，提高生产效率和可靠性。

Description

一种沟槽MOSFET

技术领域

本实用新型属于基本电气元件领域，特别涉及一种沟槽MOSFET。

背景技术

沟槽MOSFET是微电子技术和电力电子技术融合起来的新一代功率半导体器件，因其具有高耐压，大电流，高输入阻抗，低导通电阻，开关速度快等优势，广泛应用于DC-DC转换器，稳压器，电源管理模块，汽车电子及机电控制等领域。

传统的中压沟槽MOSFET采用离子注入形成分压环的结构来控制器件的耐压，以n型器件为例，制造流程包括：提供n+型半导体衬底，在这个第一导电类型的重掺杂区域的半导体衬底上生长一层第一导电类型的轻掺杂外延层，在此外延层上通过光刻，刻蚀等工艺将每层掩膜版上的图形转移到硅片上，然后通过不同离子注入形成器件结构。

图1是现有技术中沟槽MOSFET结构剖面图，图2-图16是图1中所示沟槽MOSFET的制作流程图，从图2-图16中可见，传统沟槽MOSFET的工艺流程包括七次光刻过程，这种传统沟槽MOSFET的具体制作流程是：

第一步：如图2所示，提供第一导电类型的衬底001；

第二步：如图3所示,在第一导电类型衬底001上淀积形成第一导电类型轻掺杂外延层002；

第三步：如图4所示，在第一导电类型轻掺杂外延层002上淀积形成场氧化层003；

第四步：如图5所示，在场氧化层003上通过光刻界定体区的注入范围；

第五步：如图6所示，在第一导电类型外延层002表面通过光刻界定第二导电类型重掺杂的分压环004，分压环004是利用掩膜版，光刻胶，通过曝光、显影露出需要进行离子注入的区域，然后进行离子注入而形成的；

第六步：如图7所示，于第一导电类型轻掺杂外延层上通过光刻形成沟槽005，该沟槽005是利用掩膜版，光刻胶，通过曝光、显影露出需要刻蚀的沟槽的上表面，刻蚀形成；

第七步：如图8所示，在沟槽005的区域淀积氧化层，经过一定温度退火后形成厚度为800埃的栅氧化层006；

第八步：如图9所示，在沟槽005的区域淀积多晶硅，此多晶硅为形成MOSFET的栅极材料；

第九步：如图10所示，在第一导电类型轻外延层002表面进行离子注入形成第二导电类型轻掺杂区007，即体区；

第十步：如图11所示，在第二导电类型外延层002表面通过光刻界定第一导电类型重掺杂区008，重掺杂区008是利用掩膜版，光刻胶，通过曝光、显影露出需要进行离子注入的区域，然后进行离子注入而形成的；

第十一步：如图12所示，淀积介质层009；

第十二步：如图13所示，在介质层009表面通过光刻界定接触孔区域，并通过多晶硅及硅刻蚀形成接触孔区010；

第十三步：如图14所示，在介质层009及接触孔区010表面淀积金属；

第十四步：如图15所示，通过光刻并刻蚀形成外围金属层011，栅极金属层012及源极金属层013；

第十五步：如图16所示，通过光刻界定出钝化层014。

这种传统沟槽MOSFET需要七次不同的光刻来界定器件的不同区域，这七次光刻过程分别用于形成体区，分压环，沟槽，源极，接触孔，金属层以及钝化层，在制作每一层图形时都需要涂胶，曝光，显影，刻蚀等工艺步骤，导致工艺流程时间长，在大量生产过程中，生产成本较高。

实用新型内容

本实用新型旨在至少解决现有技术中存在的技术问题，特别创新地提出了一种沟槽MOSFET。

为了实现本实用新型的上述目的，本实用新型提供了一种沟槽MOSFET，其包括：衬底及其上形成的外延层，所述外延层的导电类型与所述衬底的导电类型相同；形成在所述外延层内的沟槽及被所述沟槽分割的轻掺杂区，所述轻掺杂区的导电类型与所述衬底的导电类型相反，所述沟槽包括第一沟槽、第二沟槽、第三沟槽和第四沟槽；在所述沟槽的内表面形成有第一介质层，在所述沟槽内的第一介质层上形成有导电的填充层，所述填充层将所述沟槽充满；在所述第三沟槽和第四沟槽之间的轻掺杂区内形成有重掺杂区，所述重掺杂区由不相连接的两部分构成，所述重掺杂区的导电类型与所述衬底的导电类型相同；以及外围金属层，栅极金属层，源极金属层和漏极金属层，所述外围金属层形成在所述第一沟槽之上，所述栅极金属层形成在所述第二沟槽之上，所述源极金属层形成在所述第三沟槽和第四沟槽之间的外延层之上，所述漏极金属层形成在所述衬底之下。

进一步的，在所述外围金属层，栅极金属层，源极金属层之上形成有钝化层。

进一步的，在所述外延层上表面除外围金属层与第一沟槽的接触区域、栅极金属层与第二沟槽的接触区域以及源极金属层与外延层的接触区域以外的区域覆盖有第二介质层。

进一步的，所述衬底为重掺杂，其掺杂浓度为3×10¹⁹㎝^-3；所述外延层为轻掺杂，其掺杂浓度为6×10¹⁵㎝^-3。

进一步的，所述轻掺杂区的浓度为1×10¹³㎝^-3，所述重掺杂区的浓度为8×10¹⁵cm^-3。

本实用新型的沟槽MOSFET在外延层的预定区域内形成有沟槽，此沟槽一部分形成栅极，另一部分代替传统离子注入形成的分压环来控制器件耐压，该沟槽MOSFET在不影响功能的前提下能够减少工艺步骤，降低成本，提高生产效率和可靠性。

本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是现有技术中沟槽MOSFET结构剖面图；

图2-图16是图1中所示现有技术中沟槽MOSFET的制作流程图；

图17是本实用新型沟槽MOSFET的结构剖面图；

图18-图29是图17中所示本实用新型沟槽MOSFET的制作流程图。

附图标记：

001衬底； 002外延层； 003场氧化层； 004 分压环； 005沟槽；

006 栅氧化层； 007轻掺杂区； 008重掺杂区； 009介质层； 010接触孔；

011外围金属层； 012栅极金属层； 013源极金属层； 014钝化层；

1衬底； 2外延层； 31 第一沟槽； 32第二沟槽； 33第三沟槽；

34第四沟槽； 4第一介质层； 5轻掺杂区； 6重掺杂区； 7第二介质层；

81第一接触孔； 82第二接触孔； 83第三接触孔； 9外围金属层；

10栅极金属层； 11源极金属层； 12钝化层； 13漏极金属层。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。

在本实用新型的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

图17是本实用新型沟槽MOSFET的结构剖面图，图中仅仅是示意的给出了各区域的尺寸，具体的尺寸可以根据器件参数的要求进行设计。从图中可见，本实用新型的沟槽MOSFET包括衬底1及其上形成的外延层2，该衬底1是制备MOSFET的任何衬底材料，具体可以是但不限于SOI、硅、锗、砷化镓，在本实施方式中，优选采用硅。外延层2的材料具体可以是但不限于硅、锗、砷化镓，在本实施方式中，优选采用的材料为硅，该衬底1是重掺杂，外延层2为轻掺杂，其导电类型与衬底1的导电类型相同。

与现有沟槽MOSFET采用分压环实现器件分压不同，本实用新型采用沟槽代替分压环，不仅避免了局部缺陷导致分压环失效，提高了可靠性，同时减少了光刻次数，缩短了工艺周期，降低了成本。具体如图17所示，在外延层2内形成有沟槽及被沟槽分割的轻掺杂区5，即轻掺杂区5形成在外延层2内，轻掺杂区5的导电类型与衬底1的导电类型相反，该沟槽包括第一沟槽31、第二沟槽32、第三沟槽和第四沟槽34。在沟槽的内表面形成有第一介质层4，该第一介质层4的材料可以是任何制备栅极介质层的材料，具体可以是但不限于高K介质，二氧化硅，在本实施方式中，第一介质层4采用二氧化硅，在沟槽内的第一介质层4上形成有导电的填充层，该填充层将沟槽充满，该填充层的材料可以是任何制备栅极的材料，具体可以是但不限于多晶硅或金属，在本实施方式中，填充层优选采用多晶硅。在本实施方式中，四个沟槽内的第一介质层4采用相同的材料制备而成，四个沟槽内的填充层也采用相同的材料制备而成，在本实用新型另外的优选实施方式中，四个沟槽内的第一介质层4和填充层可以分别采用不同的材料制备而成。在第三沟槽33和第四沟槽34之间的轻掺杂区5内形成有重掺杂区6，该重掺杂区6的导电类型与衬底1的导电类型相同，该重掺杂区6作为器件的源极，其可以由一部分构成，也可以是由不相连接的两部分构成。

本实用新型沟槽MOSFET还包括外围金属层9，栅极金属层10，源极金属层11和漏极金属层13，该外围金属层9形成在第一沟槽31之上，栅极金属层11形成在第二沟槽32之上，源极金属层11形成在第三沟槽33和第四沟槽34之间的外延层2之上，漏极金属层13形成在衬底1之下。

在本实用新型的一种优选实施方式中，在第一沟槽31内形成有第一接触孔81，外围金属层9通过第一接触孔81与第一沟槽31内的填充层相连。在第二沟槽32内形成有第二接触孔82，栅极金属层10通过第二接触孔82与第二沟槽32内的填充层，即栅极相连。在第三沟槽33与第四沟槽34之间的重掺杂区6内形成有第三接触孔83，该第三接触孔83贯通至轻掺杂区5，源极金属层11通过第三接触孔83与轻掺杂区5相连。

在本实用新型的一种优选实施方式中，接触孔不是深入到器件内部，而是在器件表面形成，在这种优选实施方式中，第三沟槽33与第四沟槽34之间的重掺杂区6由不相连接的两部分构成，两部分重掺杂区之间是轻掺杂区，第三接触孔83形成在轻掺杂区5上。在第一沟槽31上形成有第一接触孔81，外围金属层9通过第一接触孔81与第一沟槽31内的填充层相连。在第二沟槽32上形成有第二接触孔82，栅极金属层10通过第二接触孔82与第二沟槽32内的填充层相连。在第三沟槽33与第四沟槽34之间的轻掺杂区5上形成有第三接触孔83，源极金属层11通过第三接触孔83与轻掺杂区5相连。

在本实用新型的一种优选实施方式中，在外延层的上表面，除外围金属层9与第一沟槽31的接触区域、栅极金属层10与第二沟槽32的接触区域以及源极金属层与11外延层2的接触区域以外的区域覆盖有第二介质层7，当本实用新型的沟槽MOSFET具有接触孔时，即在外延层上表面除接触孔以外的区域覆盖有第二介质层7，该第二介质层7一方面用于防止外部杂质进入影响MOSFET性能，另外一方面具有填孔能力使硅片表面平坦化，该第二介质层材料可以为但不限于硼磷硅玻璃或聚酰亚胺。在本实用新型的一种优选实施方式中，在外围金属层9，栅极金属层10，源极金属层11之上还可以形成有钝化层12，在器件上表面，除外围金属层9，栅极金属层10和源极金属层11与外部连接的部分暴露以外，其余部分均被钝化层12覆盖，该钝化层12可以为但不限于硅的氧化物或硅的氮氧化物。

本实用新型还提出了一种沟槽MOSFET的制造方法，其包括如下步骤：

S1：提供衬底1；

S2：在衬底1上形成外延层2，该外延层2的导电类型与衬底1的导电类型相同；

S3：在外延层2上进行第一次光刻、刻蚀形成沟槽，沟槽包括第一沟槽31、第二沟槽32、第三沟槽33和第四沟槽34；

S4：沿着沟槽的内表面形成第一介质层4；

S5：在沟槽内的第一介质层4上形成导电的填充层，该填充层将沟槽充满；

S6：在外延层2内形成轻掺杂区5，该轻掺杂区5的导电类型与衬底1的导电类型相反；

S7：进行第二次光刻，在第三沟槽33和第四沟槽之间34的轻掺杂区5内形成重掺杂区6，该重掺杂区6的导电类型与衬底1的导电类型相同；

S8：进行第三次光刻，在外延层2表面形成外围金属层9，栅极金属层10，源极金属层11，外围金属层9形成在第一沟槽31之上，栅极金属层10形成在第二沟槽32之上，源极金属层11形成在第三沟槽33和第四沟槽34之间的外延层2之上，在本实用新型另外的优选实施方式中，源极金属层11也可以形成在第三沟槽33、第四沟槽34以及两者之间的外延层2之上；

S9：在衬底1之下形成漏极金属层13。

本实用新型在不影响功能的前提下，至少采用三层掩膜版就能够实现该沟槽MOSFET，从而减少了工艺步骤，缩短了工艺周期，降低了成本。

图18-图29是图17中所示沟槽MOSFET的工艺步骤示意图，从图中可见，制备本实用新型的沟槽MOSFET需要以下步骤：

第一步：如图18所示，提供衬底1，该衬底1的材料是制备MOSFET的任何衬底材料，具体可以是但不限于SOI、硅、锗、砷化镓，在本实施方式中，优选采用硅，该衬底1是重掺杂，其掺杂浓度为3×10¹⁹㎝^-3。

第二步：如图19所示，在衬底1上形成外延层2，该外延层2的材料具体可以是但不限于硅、锗、砷化镓，在本实施方式中，优选采用的材料为硅，该外延层2为轻掺杂，其导电类型与衬底1的导电类型相同，在本实施方式中，其掺杂浓度为6×10¹⁵㎝^-3，形成外延层2的具体方法可以为但不限于化学气相淀积。

第三步：如图20所示，在外延层2上通过光刻、刻蚀形成沟槽，具体是利用掩膜版，涂覆光刻胶，通过曝光、显影露出需要刻蚀的沟槽区域的上表面，进行刻蚀形成沟槽，具体的刻蚀方法可以为但不限于湿法腐蚀和干法刻蚀，在本实施方式中，优选采用干法刻蚀，形成的沟槽包括第一沟槽31、第二沟槽32、第三沟槽33和第四沟槽34。

第四步：如图21所示，沿着沟槽的内表面形成第一介质层4，该第一介质层4的材料可以是任何制备栅极介质层的材料，具体可以是但不限于高K介质，二氧化硅，在本实施方式中，第一介质层4采用二氧化硅，经过退火后形成栅氧化层。

第五步：如图22所示，在沟槽内的第一介质层4上形成导电的填充层，该填充层将沟槽充满，该填充层的材料可以是任何制备栅极的材料，具体可以是但不限于多晶硅或金属，在本实施方式中，填充层优选采用多晶硅。

第六步：如图23所示，在外延层2内形成轻掺杂区5，该轻掺杂区5的导电类型与衬底1的导电类型相反，形成该轻掺杂区5的方法可以为但不限于离子注入的方式。

第七步：如图24所示，光刻，在第三沟槽33和第四沟槽34之间的轻掺杂区5内形成重掺杂区6，该重掺杂区6的导电类型与衬底1的导电类型相同，重掺杂区6是利用掩膜版，涂覆光刻胶，通过曝光、显影露出需要进行离子注入的区域，在掩膜掩蔽的情况下进行离子注入，并扩散，退火形成。

第八步：如图27-28所示，进行光刻，在外延层2表面形成外围金属层9，栅极金属层10，源极金属层11，外围金属层9形成在第一沟槽31之上，栅极金属层10形成在第二沟槽32之上，源极金属层11形成在第三沟槽33、第四沟槽34及两者之间的区域之上。具体如图27所示，在外延层表面形成一层金属，形成该金属层的方法可以为但不限于离子束溅射或蒸发工艺；如图28所示，通过光刻并刻蚀形成外围金属层9，栅极金属层10及源极金属层11，具体的刻蚀方法可以为但不限于湿法腐蚀和干法刻蚀，在本实施方式中，优选采用湿法刻蚀。

第九步：如图29所示，在衬底之下形成漏极金属层13。

在本实施方式中，如图26所示，在第七步和第八步之间具有以下步骤：进行光刻，利用掩膜版，涂覆光刻胶，通过曝光、显影露出需要进行刻蚀的区域，然后刻蚀外延层2和填充层，具体是刻蚀第一沟槽31内的填充层、第二沟槽32内的填充层和第三沟槽33与第四沟槽34之间的重掺杂区6，在第一沟槽31内形成第一接触孔81，在第二沟槽32内形成第二接触孔82，在第三沟槽33与第四沟槽34之间的重掺杂区6内形成第三接触孔83，第三接触孔83贯通至轻掺杂区5，具体的刻蚀方法可以为但不限于湿法腐蚀和干法刻蚀，在本实施方式中，优选采用干法刻蚀。在这种优选实施方式中，外围金属层9，栅极金属层10和源极金属层11形成在外延层2和接触孔之上，外围金属层9通过第一接触孔81与第一沟槽31内的填充层相连，栅极金属层10通过第二接触孔82与第二沟槽内32的填充层相连，源极金属层11通过第三接触孔83与轻掺杂区相连。

在实用新型另外的优选实施方式中，如图25所示，在第七步和第八步之间具有以下步骤：在外延层表面形成第二介质层7，在形成第二介质层7后还可以具有以下步骤：进行光刻，利用掩膜版，涂覆光刻胶，通过曝光、显影露出需要进行刻蚀的区域，然后刻蚀第二介质层7、外延层2和填充层，具体刻蚀的是第一沟槽31内的填充层及其上的第二介质层7、第二沟槽32内的填充层及其上的第二介质层7以及第三沟槽33与第四沟槽34之间的重掺杂区6及其上的第二介质层7，在第一沟槽31内形成第一接触孔81，在第二沟槽32内形成第二接触孔82，在第三沟槽33与第四沟槽34之间的重掺杂区6内形成第三接触孔83，第三接触孔83贯通至轻掺杂区5，具体的刻蚀方法可以为但不限于湿法腐蚀和干法刻蚀，在本实施方式中，优选采用干法刻蚀。在这种优选实施方式中，外围金属层9，栅极金属层10和源极金属层11形成在第二介质层7和接触孔之上，外围金属层9通过第一接触孔81与第一沟槽31内的填充层相连，栅极金属层10通过第二接触孔82与第二沟槽内32的填充层相连，源极金属层11通过第三接触孔83与轻掺杂区5相连。

在实用新型另外一种优选实施方式中，第七步形成的重掺杂区6由不相连接的两部分构成，在形成第二介质层7后还可以具有以下步骤：光刻，利用掩膜版，涂覆光刻胶，通过曝光、显影露出需要进行刻蚀的区域，然后刻蚀第二介质层7在第一沟槽31上形成第一接触孔81，在第二沟槽32上形成第二接触孔82，在第三沟槽33与第四沟槽34之间的轻掺杂区5上形成第三接触孔83，具体的刻蚀方法可以为但不限于湿法腐蚀和干法刻蚀，在本实施方式中，优选采用干法刻蚀。在这种优选实施方式中，外围金属层9，栅极金属层10和源极金属层11形成在第二介质层7和接触孔之上，外围金属层9通过第一接触孔81与第一沟槽31内的填充层相连，栅极金属层10通过第二接触孔82与第二沟槽32内的填充层相连，源极金属层11通过第三接触孔83与轻掺杂区5相连。

在实用新型一种优选实施方式中，在第八步之后具有以下步骤：在外围金属层9，栅极金属层10，源极金属层11之上形成钝化层12，该钝化层12可以覆盖除外围金属层9，栅极金属层10和源极金属层11与外部连接区域以外的器件上表面。该钝化层12具体可以为但不限于硅的氧化物或硅的氮氧化物，形成钝化层的方法可以为但不限于化学气相淀积，然后光刻，利用掩膜版，涂覆光刻胶，通过曝光、显影露出需要进行刻蚀的区域，然后刻蚀钝化层12，将外围金属层9，栅极金属层10和源极金属层11与外部连接区域暴露。

根据本实用新型沟槽MOSFET的制备方法，在本实用新型的一种优选实施方式中，仅以在n型衬底上制备的沟槽MOSFET为例进行说明，对于p型底上制备的器件，按照相反的掺杂类型掺杂即可。具体步骤为：首先，在n型重掺杂的衬底1上制作n型轻掺杂的外延层2，在本实施方式中，衬底1的掺杂浓度为3×10¹⁹㎝^-3，外延层2的掺杂浓度为6×10¹⁵㎝^-3。然后，在外延层上进行第一次光刻，即利用掩膜版，涂覆光刻胶，通过曝光、显影露出需要刻蚀的沟槽的上表面，采用干法刻蚀方法刻蚀形成沟槽。随后，在沟槽内利用化学气相淀积法淀积氧化层，经过高温度退火后形成厚度为800埃的栅氧化层，该栅氧化层作为第一介质层4。再后，在沟槽内的第一介质层4上淀积多晶硅作为填充层，此多晶硅为形成MOSFET的栅极材料。然后，在外延层表面进行离子注入形成p型轻掺杂区5，在第三沟槽33和第四沟槽34之间的p型轻掺杂区表面通过第二次光刻界定n型重掺杂区6，利用掩膜版，光刻胶，通过曝光、显影露出需要进行离子注入的区域，然后进行离子注入并扩散，退火，形成n型重掺杂区作为器件的源极，在本实施方式中，该p型轻掺杂区的浓度为1×10¹³㎝^-3，n型重掺杂区的浓度为8×10¹⁵cm^-3。然后，淀积聚酰亚胺作为第二介质层7，在第二介质层7表面通过第三次光刻界定接触孔区域，并将多晶硅及硅刻蚀形成接触孔区，刻蚀硅及多晶硅的厚度为3500埃。随后，在第二介质层7及接触孔区的上表面采用溅射工艺淀积金属；通过第四次光刻，并刻蚀形成外围金属层9，栅极金属层10及源极金属层11。再后光刻，采用化学气相淀积的方法淀积二氧化硅，通过第五次光刻、刻蚀形成钝化层12。最后，在衬底1之下形成漏极金属层13。

本实用新型沟槽MOSFET的制造方法在外延层的预定区域内形成有沟槽，此沟槽一部分形成栅极，另一部分代替传统结构的分压环实现器件分压，使得工艺流程中光刻采用的七层掩膜版减小为三层至五层，减少了工艺步骤，缩短了工艺周期，降低了光刻成本。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本实用新型的实施例，本领域的普通技术人员可以理解：在不脱离本实用新型的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由权利要求及其等同物限定。

Claims

1.一种沟槽MOSFET，其特征在于，包括：

衬底及其上形成的外延层，所述外延层的导电类型与所述衬底的导电类型相同；

形成在所述外延层内的沟槽及被所述沟槽分割的轻掺杂区，所述轻掺杂区的导电类型与所述衬底的导电类型相反，所述沟槽包括第一沟槽、第二沟槽、第三沟槽和第四沟槽；

在所述沟槽的内表面形成有第一介质层，在所述沟槽内的第一介质层上形成有导电的填充层，所述填充层将所述沟槽充满；

在所述第三沟槽和第四沟槽之间的轻掺杂区内形成有重掺杂区，所述重掺杂区由不相连接的两部分构成，所述重掺杂区的导电类型与所述衬底的导电类型相同；以及

外围金属层，栅极金属层，源极金属层和漏极金属层，所述外围金属层形成在所述第一沟槽之上，所述栅极金属层形成在所述第二沟槽之上，所述源极金属层形成在所述第三沟槽和第四沟槽之间的外延层之上，所述漏极金属层形成在所述衬底之下。

2.如权利要求1所述的沟槽MOSFET，其特征在于，在所述外围金属层，栅极金属层，源极金属层之上形成有钝化层。

3.如权利要求1所述的沟槽MOSFET，其特征在于，在所述外延层上表面除外围金属层与第一沟槽的接触区域、栅极金属层与第二沟槽的接触区域以及源极金属层与外延层的接触区域以外的区域覆盖有第二介质层。