CN103633117A - 一种沟槽mosfet及其制造方法 - Google Patents
一种沟槽mosfet及其制造方法 Download PDFInfo
- Publication number
- CN103633117A CN103633117A CN201210301849.3A CN201210301849A CN103633117A CN 103633117 A CN103633117 A CN 103633117A CN 201210301849 A CN201210301849 A CN 201210301849A CN 103633117 A CN103633117 A CN 103633117A
- Authority
- CN
- China
- Prior art keywords
- groove
- layer
- contact hole
- metal layer
- epitaxial loayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 138
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 41
- 230000002093 peripheral effect Effects 0.000 claims abstract description 39
- 238000001259 photo etching Methods 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 14
- 238000001459 lithography Methods 0.000 abstract 2
- 239000000463 material Substances 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 238000002513 implantation Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 10
- 238000011161 development Methods 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- ILAYIAGXTHKHNT-UHFFFAOYSA-N 4-[4-(2,4,6-trimethyl-phenylamino)-pyrimidin-2-ylamino]-benzonitrile Chemical compound CC1=CC(C)=CC(C)=C1NC1=CC=NC(NC=2C=CC(=CC=2)C#N)=N1 ILAYIAGXTHKHNT-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
Abstract
本发明提出了一种沟槽MOSFET及其制造方法，该沟槽MOSFET包括衬底及其上形成的外延层，形成在该外延层内的沟槽及被沟槽分割的轻掺杂区，在沟槽的内表面形成有第一介质层，在沟槽内的第一介质层上形成有导电的填充层，在轻掺杂区内形成有重掺杂区，该沟槽MOSFET还包括外围金属层，栅极金属层，源极金属层和漏极金属层。本发明的沟槽MOSFET采用沟槽结构代替传统分压环来控制器件耐压，能够减少工艺步骤，降低成本，提高生产效率和可靠性。本发明的沟槽MOSFET制造方法使得工艺流程中光刻采用的七层掩膜版减小为三层至五层，减少工艺步骤，缩短了工艺周期，降低了光刻成本。
Description
技术领域
本发明属于基本电气元件领域，涉及半导体器件的制备，特别涉及一种沟槽MOSFET及其制造方法。
背景技术
沟槽MOSFET是微电子技术和电力电子技术融合起来的新一代功率半导体器件，因其具有高耐压，大电流，高输入阻抗，低导通电阻，开关速度快等优势，广泛应用于DC-DC转换器，稳压器，电源管理模块，汽车电子及机电控制等领域。
传统的中压沟槽MOSFET采用离子注入形成分压环的结构来控制器件的耐压，以n型器件为例，制造流程包括：提供n+型半导体衬底，在这个第一导电类型的重掺杂区域的半导体衬底上生长一层第一导电类型的轻掺杂外延层，在此外延层上通过光刻，刻蚀等工艺将每层掩膜版上的图形转移到硅片上，然后通过不同离子注入形成器件结构。
图1是现有技术中沟槽MOSFET结构剖面图，图2-图16是图1中所示沟槽MOSFET的制作流程图，从图2-图16中可见，传统沟槽MOSFET的工艺流程包括七次光刻过程，这种传统沟槽MOSFET的具体制作流程是：
第一步：如图2所示，提供第一导电类型的衬底001；
第二步：如图3所示，在第一导电类型衬底001上淀积形成第一导电类型轻掺杂外延层002；
第三步：如图4所示，在第一导电类型轻掺杂外延层002上淀积形成场氧化层003；
第四步：如图5所示，在场氧化层003上通过光刻界定体区的注入范围；
第五步：如图6所示，在第一导电类型外延层002表面通过光刻界定第二导电类型重掺杂的分压环004，分压环004是利用掩膜版，光刻胶，通过曝光、显影露出需要进行离子注入的区域，然后进行离子注入而形成的；
第六步：如图7所示，于第一导电类型轻掺杂外延层上通过光刻形成沟槽005，该沟槽005是利用掩膜版，光刻胶，通过曝光、显影露出需要刻蚀的沟槽的上表面，刻蚀形成；
第七步：如图8所示，在沟槽005的区域淀积氧化层，经过一定温度退火后形成厚度为800埃的栅氧化层006；
第八步：如图9所示，在沟槽005的区域淀积多晶硅，此多晶硅为形成MOSFET的栅极材料；
第九步：如图10所示，在第一导电类型轻外延层002表面进行离子注入形成第二导电类型轻掺杂区007，即体区；
第十步：如图11所示，在第二导电类型外延层002表面通过光刻界定第一导电类型重掺杂区008，重掺杂区008是利用掩膜版，光刻胶，通过曝光、显影露出需要进行离子注入的区域，然后进行离子注入而形成的；
第十一步：如图12所示，淀积介质层009；
第十二步：如图13所示，在介质层009表面通过光刻界定接触孔区域，并通过多晶硅及硅刻蚀形成接触孔区010；
第十三步：如图14所示，在介质层009及接触孔区010表面淀积金属；
第十四步：如图15所示，通过光刻并刻蚀形成外围金属层011，栅极金属层012及源极金属层013；
第十五步：如图16所示，通过光刻界定出钝化层014。
这种传统沟槽MOSFET需要七次不同的光刻来界定器件的不同区域，这七次光刻过程分别用于形成体区，分压环，沟槽，源极，接触孔，金属层以及钝化层，在制作每一层图形时都需要涂胶，曝光，显影，刻蚀等工艺步骤，导致工艺流程时间长，在大量生产过程中，生产成本较高。
发明内容
本发明旨在至少解决现有技术中存在的技术问题，特别创新地提出了一种沟槽MOSFET及其制造方法。
为了实现本发明的上述目的，根据本发明的第一个方面，本发明提供了一种沟槽MOSFET，其包括：衬底及其上形成的外延层，所述外延层的导电类型与所述衬底的导电类型相同；形成在所述外延层内的沟槽及被所述沟槽分割的轻掺杂区，所述轻掺杂区的导电类型与所述衬底的导电类型相反，所述沟槽包括第一沟槽、第二沟槽、第三沟槽和第四沟槽；在所述沟槽的内表面形成有第一介质层，在所述沟槽内的第一介质层上形成有导电的填充层，所述填充层将所述沟槽充满；在所述第三沟槽和第四沟槽之间的轻掺杂区内形成有重掺杂区，所述重掺杂区的导电类型与所述衬底的导电类型相同；以及外围金属层，栅极金属层，源极金属层和漏极金属层，所述外围金属层形成在所述第一沟槽之上，所述栅极金属层形成在所述第二沟槽之上，所述源极金属层形成在所述第三沟槽和第四沟槽之间的外延层之上，所述漏极金属层形成在所述衬底之下。
本发明的沟槽MOSFET在外延层的预定区域内形成有沟槽，此沟槽一部分形成栅极，另一部分代替传统离子注入形成的分压环来控制器件耐压，该沟槽MOSFET在不影响功能的前提下能够减少工艺步骤，降低成本，提高生产效率和可靠性。为了实现本发明的上述目的，根据本发明的第二个方面，本发明提供了一种沟槽MOSFET的制造方法，其包括如下步骤：
S1：提供衬底；
S2：在所述衬底上形成外延层，所述外延层的导电类型与所述衬底的导电类型相同；
S3：在所述外延层上光刻、刻蚀形成沟槽，所述沟槽包括第一沟槽、第二沟槽、第三沟槽和第四沟槽；
S4：沿着所述沟槽的内表面形成第一介质层；
S5：在所述沟槽内的第一介质层上形成导电的填充层，所述填充层将所述沟槽充满；
S6：在所述外延层内形成轻掺杂区，所述轻掺杂区的导电类型与所述衬底的导电类型相反；
S7：光刻，在所述第三沟槽和第四沟槽之间的轻掺杂区内形成重掺杂区，所述重掺杂区的导电类型与所述衬底的导电类型相同；
S8：在所述外延层表面形成外围金属层，栅极金属层，源极金属层，所述外围金属层形成在所述第一沟槽之上，所述栅极金属层形成在所述第二沟槽之上，所述源极金属层形成在所述第三沟槽和第四沟槽之间的外延层之上；
S9：在所述衬底之下形成漏极金属层。
本发明的沟槽MOSFET制造方法在外延层的预定区域内形成沟槽，该沟槽一部分形成栅极，另一部分起分压作用，代替传统结构的分压环实现器件分压，减少了工艺流程中光刻采用的掩膜版层数，在不影响功能的前提下能够减少工艺步骤，缩短了工艺周期，降低了成本。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是现有技术中沟槽MOSFET结构剖面图；
图2-图16是图1中所示现有技术中沟槽MOSFET的制作流程图；
图17是本发明沟槽MOSFET的结构剖面图；
图18-图29是图17中所示本发明沟槽MOSFET的制作流程图。
附图标记：
001衬底；002外延层；003场氧化层；004分压环；005沟槽；
006栅氧化层；007轻掺杂区；008重掺杂区；009介质层；010接触孔；
011外围金属层；012栅极金属层；013源极金属层；014钝化层；
1衬底；2外延层；31第一沟槽；32第二沟槽；33第三沟槽；
34第四沟槽；4第一介质层；5轻掺杂区；6重掺杂区；7第二介质层；
81第一接触孔；82第二接触孔；83第三接触孔；9外围金属层；
10栅极金属层；11源极金属层；12钝化层；13漏极金属层。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
图17是本发明沟槽MOSFET的结构剖面图，图中仅仅是示意的给出了各区域的尺寸，具体的尺寸可以根据器件参数的要求进行设计。从图中可见，本发明的沟槽MOSFET包括衬底1及其上形成的外延层2，该衬底1是制备MOSFET的任何衬底材料，具体可以是但不限于SOI、硅、锗、砷化镓，在本实施方式中，优选采用硅。外延层2的材料具体可以是但不限于硅、锗、砷化镓，在本实施方式中，优选采用的材料为硅，该衬底1是重掺杂，外延层2为轻掺杂，其导电类型与衬底1的导电类型相同。
与现有沟槽MOSFET采用分压环实现器件分压不同，本发明采用沟槽代替分压环，不仅避免了局部缺陷导致分压环失效，提高了可靠性，同时减少了光刻次数，缩短了工艺周期，降低了成本。具体如图17所示，在外延层2内形成有沟槽及被沟槽分割的轻掺杂区5，即轻掺杂区5形成在外延层2内，轻掺杂区5的导电类型与衬底1的导电类型相反，该沟槽包括第一沟槽31、第二沟槽32、第三沟槽和第四沟槽34。在沟槽的内表面形成有第一介质层4，该第一介质层4的材料可以是任何制备栅极介质层的材料，具体可以是但不限于高K介质，二氧化硅，在本实施方式中，第一介质层4采用二氧化硅，在沟槽内的第一介质层4上形成有导电的填充层，该填充层将沟槽充满，该填充层的材料可以是任何制备栅极的材料，具体可以是但不限于多晶硅或金属，在本实施方式中，填充层优选采用多晶硅。在本实施方式中，四个沟槽内的第一介质层4采用相同的材料制备而成，四个沟槽内的填充层也采用相同的材料制备而成，在本发明另外的优选实施方式中，四个沟槽内的第一介质层4和填充层可以分别采用不同的材料制备而成。在第三沟槽33和第四沟槽34之间的轻掺杂区5内形成有重掺杂区6，该重掺杂区6的导电类型与衬底1的导电类型相同，该重掺杂区6作为器件的源极，其可以由一部分构成，也可以是由不相连接的两部分构成。
本发明沟槽MOSFET还包括外围金属层9，栅极金属层10，源极金属层11和漏极金属层13，该外围金属层9形成在第一沟槽31之上，栅极金属层11形成在第二沟槽32之上，源极金属层11形成在第三沟槽33和第四沟槽34之间的外延层2之上，漏极金属层13形成在衬底1之下。
在本发明的一种优选实施方式中，在第一沟槽31内形成有第一接触孔81，外围金属层9通过第一接触孔81与第一沟槽31内的填充层相连。在第二沟槽32内形成有第二接触孔82，栅极金属层10通过第二接触孔82与第二沟槽32内的填充层，即栅极相连。在第三沟槽33与第四沟槽34之间的重掺杂区6内形成有第三接触孔83，该第三接触孔83贯通至轻掺杂区5，源极金属层11通过第三接触孔83与轻掺杂区5相连。
在本发明的一种优选实施方式中，接触孔不是深入到器件内部，而是在器件表面形成，在这种优选实施方式中，第三沟槽33与第四沟槽34之间的重掺杂区6由不相连接的两部分构成，两部分重掺杂区之间是轻掺杂区，第三接触孔83形成在轻掺杂区5上。在第一沟槽31上形成有第一接触孔81，外围金属层9通过第一接触孔81与第一沟槽31内的填充层相连。在第二沟槽32上形成有第二接触孔82，栅极金属层10通过第二接触孔82与第二沟槽32内的填充层相连。在第三沟槽33与第四沟槽34之间的轻掺杂区5上形成有第三接触孔83，源极金属层11通过第三接触孔83与轻掺杂区5相连。
在本发明的一种优选实施方式中，在外延层的上表面，除外围金属层9与第一沟槽31的接触区域、栅极金属层10与第二沟槽32的接触区域以及源极金属层与11外延层2的接触区域以外的区域覆盖有第二介质层7，当本发明的沟槽MOSFET具有接触孔时，即在外延层上表面除接触孔以外的区域覆盖有第二介质层7，该第二介质层7一方面用于防止外部杂质进入影响MOSFET性能，另外一方面具有填孔能力使硅片表面平坦化，该第二介质层材料可以为但不限于硼磷硅玻璃或聚酰亚胺。在本发明的一种优选实施方式中，在外围金属层9，栅极金属层10，源极金属层11之上还可以形成有钝化层12，在器件上表面，除外围金属层9，栅极金属层10和源极金属层11与外部连接的部分暴露以外，其余部分均被钝化层12覆盖，该钝化层12可以为但不限于硅的氧化物或硅的氮氧化物。
本发明还提出了一种沟槽MOSFET的制造方法，其包括如下步骤：
S1：提供衬底1；
S2：在衬底1上形成外延层2，该外延层2的导电类型与衬底1的导电类型相同；
S3：在外延层2上进行第一次光刻、刻蚀形成沟槽，沟槽包括第一沟槽31、第二沟槽32、第三沟槽33和第四沟槽34；
S4：沿着沟槽的内表面形成第一介质层4；
S5：在沟槽内的第一介质层4上形成导电的填充层，该填充层将沟槽充满；
S6：在外延层2内形成轻掺杂区5，该轻掺杂区5的导电类型与衬底1的导电类型相反；
S7：进行第二次光刻，在第三沟槽33和第四沟槽之间34的轻掺杂区5内形成重掺杂区6，该重掺杂区6的导电类型与衬底1的导电类型相同；
S8：进行第三次光刻，在外延层2表面形成外围金属层9，栅极金属层10，源极金属层11，外围金属层9形成在第一沟槽31之上，栅极金属层10形成在第二沟槽32之上，源极金属层11形成在第三沟槽33和第四沟槽34之间的外延层2之上，在本发明另外的优选实施方式中，源极金属层11也可以形成在第三沟槽33、第四沟槽34以及两者之间的外延层2之上；
S9：在衬底1之下形成漏极金属层13。
本发明在不影响功能的前提下，至少采用三层掩膜版就能够实现该沟槽MOSFET，从而减少了工艺步骤，缩短了工艺周期，降低了成本。
图18-图29是图17中所示沟槽MOSFET的工艺步骤示意图，从图中可见，制备本发明的沟槽MOSFET需要以下步骤：
第一步：如图18所示，提供衬底1，该衬底1的材料是制备MOSFET的任何衬底材料，具体可以是但不限于SOI、硅、锗、砷化镓，在本实施方式中，优选采用硅，该衬底1是重掺杂，其掺杂浓度为3×1019cm-3。
第二步：如图19所示，在衬底1上形成外延层2，该外延层2的材料具体可以是但不限于硅、锗、砷化镓，在本实施方式中，优选采用的材料为硅，该外延层2为轻掺杂，其导电类型与衬底1的导电类型相同，在本实施方式中，其掺杂浓度为6×1015cm-3，形成外延层2的具体方法可以为但不限于化学气相淀积。
第三步：如图20所示，在外延层2上通过光刻、刻蚀形成沟槽，具体是利用掩膜版，涂覆光刻胶，通过曝光、显影露出需要刻蚀的沟槽区域的上表面，进行刻蚀形成沟槽，具体的刻蚀方法可以为但不限于湿法腐蚀和干法刻蚀，在本实施方式中，优选采用干法刻蚀，形成的沟槽包括第一沟槽31、第二沟槽32、第三沟槽33和第四沟槽34。
第四步：如图21所示，沿着沟槽的内表面形成第一介质层4，该第一介质层4的材料可以是任何制备栅极介质层的材料，具体可以是但不限于高K介质，二氧化硅，在本实施方式中，第一介质层4采用二氧化硅，经过退火后形成栅氧化层。
第五步：如图22所示，在沟槽内的第一介质层4上形成导电的填充层，该填充层将沟槽充满，该填充层的材料可以是任何制备栅极的材料，具体可以是但不限于多晶硅或金属，在本实施方式中，填充层优选采用多晶硅。
第六步：如图23所示，在外延层2内形成轻掺杂区5，该轻掺杂区5的导电类型与衬底1的导电类型相反，形成该轻掺杂区5的方法可以为但不限于离子注入的方式。
第七步：如图24所示，光刻，在第三沟槽33和第四沟槽34之间的轻掺杂区5内形成重掺杂区6，该重掺杂区6的导电类型与衬底1的导电类型相同，重掺杂区6是利用掩膜版，涂覆光刻胶，通过曝光、显影露出需要进行离子注入的区域，在掩膜掩蔽的情况下进行离子注入，并扩散，退火形成。
第八步：如图27-28所示，进行光刻，在外延层2表面形成外围金属层9，栅极金属层10，源极金属层11，外围金属层9形成在第一沟槽31之上，栅极金属层10形成在第二沟槽32之上，源极金属层11形成在第三沟槽33、第四沟槽34及两者之间的区域之上。具体如图27所示，在外延层表面形成一层金属，形成该金属层的方法可以为但不限于离子束溅射或蒸发工艺；如图28所示，通过光刻并刻蚀形成外围金属层9，栅极金属层10及源极金属层11，具体的刻蚀方法可以为但不限于湿法腐蚀和干法刻蚀，在本实施方式中，优选采用湿法刻蚀。
第九步：如图29所示，在衬底之下形成漏极金属层13。
在本实施方式中，如图26所示，在第七步和第八步之间具有以下步骤：进行光刻，利用掩膜版，涂覆光刻胶，通过曝光、显影露出需要进行刻蚀的区域，然后刻蚀外延层2和填充层，具体是刻蚀第一沟槽31内的填充层、第二沟槽32内的填充层和第三沟槽33与第四沟槽34之间的重掺杂区6，在第一沟槽31内形成第一接触孔81，在第二沟槽32内形成第二接触孔82，在第三沟槽33与第四沟槽34之间的重掺杂区6内形成第三接触孔83，第三接触孔83贯通至轻掺杂区5，具体的刻蚀方法可以为但不限于湿法腐蚀和干法刻蚀，在本实施方式中，优选采用干法刻蚀。在这种优选实施方式中，外围金属层9，栅极金属层10和源极金属层11形成在外延层2和接触孔之上，外围金属层9通过第一接触孔81与第一沟槽31内的填充层相连，栅极金属层10通过第二接触孔82与第二沟槽内32的填充层相连，源极金属层11通过第三接触孔83与轻掺杂区相连。
在发明另外的优选实施方式中，如图25所示，在第七步和第八步之间具有以下步骤：在外延层表面形成第二介质层7，在形成第二介质层7后还可以具有以下步骤：进行光刻，利用掩膜版，涂覆光刻胶，通过曝光、显影露出需要进行刻蚀的区域，然后刻蚀第二介质层7、外延层2和填充层，具体刻蚀的是第一沟槽31内的填充层及其上的第二介质层7、第二沟槽32内的填充层及其上的第二介质层7以及第三沟槽33与第四沟槽34之间的重掺杂区6及其上的第二介质层7，在第一沟槽31内形成第一接触孔81，在第二沟槽32内形成第二接触孔82，在第三沟槽33与第四沟槽34之间的重掺杂区6内形成第三接触孔83，第三接触孔83贯通至轻掺杂区5，具体的刻蚀方法可以为但不限于湿法腐蚀和干法刻蚀，在本实施方式中，优选采用干法刻蚀。在这种优选实施方式中，外围金属层9，栅极金属层10和源极金属层11形成在第二介质层7和接触孔之上，外围金属层9通过第一接触孔81与第一沟槽31内的填充层相连，栅极金属层10通过第二接触孔82与第二沟槽内32的填充层相连，源极金属层11通过第三接触孔83与轻掺杂区5相连。
在发明另外一种优选实施方式中，第七步形成的重掺杂区6由不相连接的两部分构成，在形成第二介质层7后还可以具有以下步骤：光刻，利用掩膜版，涂覆光刻胶，通过曝光、显影露出需要进行刻蚀的区域，然后刻蚀第二介质层7和填充层，在第一沟槽31上形成第一接触孔81，在第二沟槽32上形成第二接触孔82，在第三沟槽33与第四沟槽34之间的轻掺杂区5上形成第三接触孔83，具体的刻蚀方法可以为但不限于湿法腐蚀和干法刻蚀，在本实施方式中，优选采用干法刻蚀。在这种优选实施方式中，外围金属层9，栅极金属层10和源极金属层11形成在第二介质层7和接触孔之上，外围金属层9通过第一接触孔81与第一沟槽31内的填充层相连，栅极金属层10通过第二接触孔82与第二沟槽32内的填充层相连，源极金属层11通过第三接触孔83与轻掺杂区5相连。
在发明一种优选实施方式中，在第八步之后具有以下步骤：在外围金属层9，栅极金属层10，源极金属层11之上形成钝化层12，该钝化层12可以覆盖除外围金属层9，栅极金属层10和源极金属层11与外部连接区域以外的器件上表面。该钝化层12具体可以为但不限于硅的氧化物或硅的氮氧化物，形成钝化层的方法可以为但不限于化学气相淀积，然后光刻，利用掩膜版，涂覆光刻胶，通过曝光、显影露出需要进行刻蚀的区域，然后刻蚀钝化层12，将外围金属层9，栅极金属层10和源极金属层11与外部连接区域暴露。
根据本发明沟槽MOSFET的制备方法，在本发明的一种优选实施方式中，仅以在n型衬底上制备的沟槽MOSFET为例进行说明，对于p型底上制备的器件，按照相反的掺杂类型掺杂即可。具体步骤为：首先，在n型重掺杂的衬底1上制作n型轻掺杂的外延层2，在本实施方式中，衬底1的掺杂浓度为3×1019cm-3，外延层2的掺杂浓度为6×1015cm-3。然后，在外延层上进行第一次光刻，即利用掩膜版，涂覆光刻胶，通过曝光、显影露出需要刻蚀的沟槽的上表面，采用干法刻蚀方法刻蚀形成沟槽。随后，在沟槽内利用化学气相淀积法淀积氧化层，经过高温度退火后形成厚度为800埃的栅氧化层，该栅氧化层作为第一介质层4。再后，在沟槽内的第一介质层4上淀积多晶硅作为填充层，此多晶硅为形成MOSFET的栅极材料。然后，在外延层表面进行离子注入形成p型轻掺杂区5，在第三沟槽33和第四沟槽34之间的p型轻掺杂区表面通过第二次光刻界定n型重掺杂区6，利用掩膜版，光刻胶，通过曝光、显影露出需要进行离子注入的区域，然后进行离子注入并扩散，退火，形成n型重掺杂区作为器件的源极，在本实施方式中，该p型轻掺杂区的浓度为1×1013cm-3，n型重掺杂区的浓度为8×1015cm-3。然后，淀积聚酰亚胺作为第二介质层7，在第二介质层7表面通过第三次光刻界定接触孔区域，并将多晶硅及硅刻蚀形成接触孔区，刻蚀硅及多晶硅的厚度为3500埃。随后，在第二介质层7及接触孔区的上表面采用溅射工艺淀积金属；通过第四次光刻，并刻蚀形成外围金属层9，栅极金属层10及源极金属层11。再后光刻，采用化学气相淀积的方法淀积二氧化硅，通过第五次光刻、刻蚀形成钝化层12。最后，在衬底1之下形成漏极金属层13。
本发明沟槽MOSFET的制造方法在外延层的预定区域内形成有沟槽，此沟槽一部分形成栅极，另一部分代替传统结构的分压环实现器件分压，使得工艺流程中光刻采用的七层掩膜版减小为三层至五层，减少了工艺步骤，缩短了工艺周期，降低了光刻成本。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (13)
1.一种沟槽MOSFET，其特征在于，包括：
衬底及其上形成的外延层，所述外延层的导电类型与所述衬底的导电类型相同；
形成在所述外延层内的沟槽及被所述沟槽分割的轻掺杂区，所述轻掺杂区的导电类型与所述衬底的导电类型相反，所述沟槽包括第一沟槽、第二沟槽、第三沟槽和第四沟槽；
在所述沟槽的内表面形成有第一介质层，在所述沟槽内的第一介质层上形成有导电的填充层，所述填充层将所述沟槽充满；
在所述第三沟槽和第四沟槽之间的轻掺杂区内形成有重掺杂区，所述重掺杂区的导电类型与所述衬底的导电类型相同；以及
外围金属层，栅极金属层，源极金属层和漏极金属层，所述外围金属层形成在所述第一沟槽之上，所述栅极金属层形成在所述第二沟槽之上，所述源极金属层形成在所述第三沟槽和第四沟槽之间的外延层之上，所述漏极金属层形成在所述衬底之下。
2.如权利要求1所述的沟槽MOSFET，其特征在于，在所述第一沟槽内形成有第一接触孔，在所述第二沟槽内形成有第二接触孔，在所述第三沟槽与第四沟槽之间的重掺杂区内形成有第三接触孔，所述第三接触孔贯通至所述轻掺杂区，所述外围金属层通过所述第一接触孔与第一沟槽内的填充层相连，所述栅极金属层通过所述第二接触孔与第二沟槽内的填充层相连，所述源极金属层通过所述第三接触孔与所述轻掺杂区相连。
3.如权利要求1所述的沟槽MOSFET，其特征在于，所述第三沟槽与第四沟槽之间的重掺杂区由不相连接的两部分构成，在所述第一沟槽上形成有第一接触孔，在所述第二沟槽上形成有第二接触孔，在所述第三沟槽与第四沟槽之间的轻掺杂区上形成有第三接触孔，所述外围金属层通过所述第一接触孔与第一沟槽内的填充层相连，所述栅极金属层通过所述第二接触孔与第二沟槽内的填充层相连，所述源极金属层通过所述第三接触孔与所述轻掺杂区相连。
4.如权利要求1-3任一项所述的沟槽MOSFET，其特征在于，在所述外围金属层，栅极金属层，源极金属层之上形成有钝化层。
5.如权利要求1-3任一项所述的沟槽MOSFET，其特征在于，在所述外延层上表面除外围金属层与第一沟槽的接触区域、栅极金属层与第二沟槽的接触区域以及源极金属层与外延层的接触区域以外的区域覆盖有第二介质层。
6.如权利要求1所述的沟槽MOSFET，其特征在于，所述衬底为重掺杂，其掺杂浓度为3×1019cm-3；所述外延层为轻掺杂，其掺杂浓度为6×1015cm-3。
7.如权利要求1所述的沟槽MOSFET，其特征在于，所述轻掺杂区的浓度为1×1013cm-3，所述重掺杂区的浓度为8×1015cm-3。
8.一种沟槽MOSFET的制造方法，其特征在于，包括如下步骤：
S1：提供衬底；
S2：在所述衬底上形成外延层，所述外延层的导电类型与所述衬底的导电类型相同；
S3：在所述外延层上光刻、刻蚀形成沟槽，所述沟槽包括第一沟槽、第二沟槽、第三沟槽和第四沟槽；
S4：沿着所述沟槽的内表面形成第一介质层；
S5：在所述沟槽内的第一介质层上形成导电的填充层，所述填充层将所述沟槽充满；
S6：在所述外延层内形成轻掺杂区，所述轻掺杂区的导电类型与所述衬底的导电类型相反；
S7：光刻，在所述第三沟槽和第四沟槽之间的轻掺杂区内形成重掺杂区，所述重掺杂区的导电类型与所述衬底的导电类型相同；
S8：在所述外延层表面形成外围金属层，栅极金属层，源极金属层，所述外围金属层形成在所述第一沟槽之上，所述栅极金属层形成在所述第二沟槽之上，所述源极金属层形成在所述第三沟槽和第四沟槽之间的外延层之上；
S9：在所述衬底之下形成漏极金属层。
9.如权利要求8所述的沟槽MOSFET的制造方法，其特征在于，在所述步骤S7和步骤S8之间具有以下步骤：
光刻、刻蚀所述外延层和填充层，在所述第一沟槽内形成第一接触孔，在所述第二沟槽内形成第二接触孔，在所述第三沟槽与第四沟槽之间的重掺杂区内形成第三接触孔，所述第三接触孔贯通至所述轻掺杂区。
10.如权利要求8所述的沟槽MOSFET的制造方法，其特征在于，在所述步骤S7和步骤S8之间具有以下步骤：
S71：在所述外延层表面形成第二介质层。
11.如权利要求10所述的沟槽MOSFET的制造方法，其特征在于，在所述步骤S71后还具有以下步骤：
光刻、刻蚀所述第二介质层、外延层和填充层，在所述第一沟槽内形成第一接触孔，在所述第二沟槽内形成第二接触孔，在所述第三沟槽与第四沟槽之间的重掺杂区内形成第三接触孔，所述第三接触孔贯通至所述轻掺杂区。
12.如权利要求10所述的沟槽MOSFET的制造方法，其特征在于，所述步骤S7形成的重掺杂区由不相连接的两部分构成，在所述步骤S71后还具有以下步骤：
光刻、刻蚀所述第二介质层和填充层，在所述第一沟槽上形成第一接触孔，在所述第二沟槽上形成第二接触孔，在所述第三沟槽与第四沟槽之间的轻掺杂区上形成第三接触孔。
13.如权利要求8所述的沟槽MOSFET的制造方法，其特征在于，在所述步骤S8之后具有以下步骤：在所述外围金属层，栅极金属层，源极金属层之上形成钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210301849.3A CN103633117A (zh) | 2012-08-23 | 2012-08-23 | 一种沟槽mosfet及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210301849.3A CN103633117A (zh) | 2012-08-23 | 2012-08-23 | 一种沟槽mosfet及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103633117A true CN103633117A (zh) | 2014-03-12 |
Family
ID=50213955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210301849.3A Pending CN103633117A (zh) | 2012-08-23 | 2012-08-23 | 一种沟槽mosfet及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103633117A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116504819A (zh) * | 2023-04-18 | 2023-07-28 | 北京贝茵凯微电子有限公司 | 一种沟槽型功率半导体芯片制备方法及芯片 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211981A (zh) * | 2007-12-22 | 2008-07-02 | 苏州硅能半导体科技股份有限公司 | 一种深沟槽大功率mos器件及其制造方法 |
| CN101752423A (zh) * | 2010-01-08 | 2010-06-23 | 无锡新洁能功率半导体有限公司 | 沟槽型大功率mos器件及其制造方法 |
| CN101752375A (zh) * | 2009-12-29 | 2010-06-23 | 无锡新洁能功率半导体有限公司 | 一种具有改进型终端保护结构的沟槽型功率mos器件 |
| CN101771083A (zh) * | 2010-01-08 | 2010-07-07 | 无锡新洁能功率半导体有限公司 | 一种深沟槽功率mos器件及其制造方法 |
| US20110254070A1 (en) * | 2009-11-20 | 2011-10-20 | Force Mos Technology Co. Ltd. | Trench mosfet with trenched floating gates in termination |
| CN202948934U (zh) * | 2012-08-23 | 2013-05-22 | 宁波比亚迪半导体有限公司 | 一种沟槽mosfet |
-
2012
- 2012-08-23 CN CN201210301849.3A patent/CN103633117A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211981A (zh) * | 2007-12-22 | 2008-07-02 | 苏州硅能半导体科技股份有限公司 | 一种深沟槽大功率mos器件及其制造方法 |
| US20110254070A1 (en) * | 2009-11-20 | 2011-10-20 | Force Mos Technology Co. Ltd. | Trench mosfet with trenched floating gates in termination |
| CN101752375A (zh) * | 2009-12-29 | 2010-06-23 | 无锡新洁能功率半导体有限公司 | 一种具有改进型终端保护结构的沟槽型功率mos器件 |
| CN101752423A (zh) * | 2010-01-08 | 2010-06-23 | 无锡新洁能功率半导体有限公司 | 沟槽型大功率mos器件及其制造方法 |
| CN101771083A (zh) * | 2010-01-08 | 2010-07-07 | 无锡新洁能功率半导体有限公司 | 一种深沟槽功率mos器件及其制造方法 |
| CN202948934U (zh) * | 2012-08-23 | 2013-05-22 | 宁波比亚迪半导体有限公司 | 一种沟槽mosfet |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116504819A (zh) * | 2023-04-18 | 2023-07-28 | 北京贝茵凯微电子有限公司 | 一种沟槽型功率半导体芯片制备方法及芯片 |
| CN116504819B (zh) * | 2023-04-18 | 2024-03-12 | 北京贝茵凯微电子有限公司 | 一种沟槽型功率半导体芯片制备方法及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104040693B (zh) | 一种金属氧化物tft器件及制造方法 | |
| US20180212062A1 (en) | Coplanar double gate electrode oxide thin film transistor and manufacture method thereof | |
| CN104937720A (zh) | 半导体装置及其制造方法 | |
| CN103928516A (zh) | 具有双平行沟道结构的半导体器件及其制造方法 | |
| CN102270663A (zh) | 具有超结结构的平面型功率mosfet器件及其制造方法 | |
| TW201743457A (zh) | 具有電容器之積體電路及其製造方法 | |
| CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN103824883A (zh) | 一种具有终端耐压结构的沟槽mosfet的及其制造方法 | |
| KR101812440B1 (ko) | 스플릿 게이트 출력소자의 제조방법 | |
| US20140008722A1 (en) | Vertical-gate mos transistor with field-plate access | |
| US20100184264A1 (en) | Manufacturing method of semiconductor power devices | |
| CN202948934U (zh) | 一种沟槽mosfet | |
| CN203288598U (zh) | 一种具有终端耐压结构的沟槽mosfet | |
| CN104253050B (zh) | 一种槽型横向mosfet器件的制造方法 | |
| US20100276810A1 (en) | Semiconductor device and fabrication method thereof | |
| CN202205755U (zh) | 具有超结结构的平面型功率mosfet器件 | |
| CN108122759A (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| TWI397182B (zh) | 溝槽式功率金氧半電晶體及其製程方法 | |
| CN103633117A (zh) | 一种沟槽mosfet及其制造方法 | |
| CN113497122A (zh) | 一种Split Gate结构、Power MOS器件及制作方法 | |
| CN209515675U (zh) | 一种分离栅mosfet器件 | |
| CN104377133B (zh) | 沟槽型双扩散金属氧化物半导体晶体管的制作方法 | |
| JP6131781B2 (ja) | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 | |
| TWI524524B (zh) | 功率半導體元件之製法及結構 | |
| KR100790742B1 (ko) | 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140312 |
|
| RJ01 | Rejection of invention patent application after publication |