CN104377133B - 沟槽型双扩散金属氧化物半导体晶体管的制作方法 - Google Patents
沟槽型双扩散金属氧化物半导体晶体管的制作方法 Download PDFInfo
- Publication number
- CN104377133B CN104377133B CN201310353828.0A CN201310353828A CN104377133B CN 104377133 B CN104377133 B CN 104377133B CN 201310353828 A CN201310353828 A CN 201310353828A CN 104377133 B CN104377133 B CN 104377133B
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- preparation
- trench
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 50
- 230000008569 process Effects 0.000 claims abstract description 17
- 238000001259 photo etching Methods 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 238000000059 patterning Methods 0.000 claims description 22
- 210000000746 body region Anatomy 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 13
- 229910052721 tungsten Inorganic materials 0.000 claims description 13
- 239000010937 tungsten Substances 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 238000011049 filling Methods 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 239000003963 antioxidant agent Substances 0.000 claims description 2
- 230000003078 antioxidant effect Effects 0.000 claims description 2
- 235000006708 antioxidants Nutrition 0.000 claims description 2
- 230000008859 change Effects 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 241000790917 Dioxys <bee> Species 0.000 claims 1
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 description 11
- 235000012239 silicon dioxide Nutrition 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- -1 boron ion Chemical class 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003682 fluorination reaction Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体芯片制造工艺技术领域，公开了一种沟槽型双扩散金属氧化物半导体晶体管的制作方法。该方法通过一次光刻工艺和自对准制程分别形成沟槽型DMOS晶体管的沟槽和接触孔，进一步降低了DMOS晶体管的尺寸，从而大大减小了DMOS器件的导通电阻，提高了DMOS器件的驱动能力。同时，相同面积形成的晶体管数量增加，降低了生产成本。
Description
技术领域
本发明涉及半导体芯片制造工艺技术领域，特别是涉及一种沟槽型双扩散金属氧化物半导体晶体管的制作方法。
背景技术
DMOS（双扩散的金属氧化物半导体）晶体管是一种MOSFET（金属半导体场效应管），它在同一边用两个连续的扩散步骤形成晶体管区域。DMOS器件包括两个或多个单独的并行制造的DMOS晶体管单元，它们共享一个共同的漏接触区（衬底），源极通过金属短接在一起，栅极也通过金属短接在一起。沟槽型双扩散金属氧化物半导体晶体管（Trench DoubleDiffuse Metal Oxide Semiconductor Transistor，简称“Trench DMOS”）是一个特殊类型的DMOS晶体管，它的沟道是垂直形成的，且栅极延伸在源极和漏极间的沟槽中形成，具有薄的氧化层并填充了多晶硅的沟槽，允许小的阻塞电流流过，并提供特定的低值导通电阻。
现在Trench DMOS的最新研究之一是如何进一步降低导通电阻R（导通电阻R是指在DMOS器件工作时，从漏极到源极的电阻），当导通电阻R很小时，DMOS器件就会提高一个很好的开关特性，同时会有较大的输出电流，从而具有更强的驱动能力。降低导通电阻R的一个有效办法就是减小晶体管单元的尺寸。由于晶体管单元的尺寸减小，相同面积下可以做的晶体管单元就越多，并联的电阻也就越多，等效的总电阻就会越小。同时，晶体管单元尺寸的减小，相同面积的芯片数量也可以更多，达到了降低成本的效果。
传统的Trench DMOS制作工艺，需要通过两次光刻对准和刻蚀工艺分别形成沟槽trench和接触孔contact，工艺复杂，而且光刻对准本身具有一定的偏差，晶体管单元必须保持一定的宽度，并且光刻胶的宽度也不能太窄，从而限制了晶体管单元的尺寸，很难实现晶体管单元尺寸的进一步缩小。
发明内容
本发明提供一种沟槽型双扩散金属氧化物半导体晶体管的制作方法，用以解决传统工艺无法通过进一步减小晶体管单元尺寸来降低Trench DMOS器件导通电阻的问题。
为解决上述技术问题，本发明提供沟槽型双扩散金属氧化物半导体晶体管的制作方法，包括：
在第一导电类型的基底上形成第二导电类型的体区层和第一导电类型的源极层，并在所述源极层上形成图案化的阻挡层；
以所述阻挡层为掩膜，形成沟槽栅极以及图案化的第一氧化层；
以所述第一氧化层为掩膜，形成接触孔。
本发明的上述技术方案的有益效果如下：
上述技术方案中，通过一次光刻工艺和自对准制程分别形成沟槽型DMOS晶体管的沟槽和接触孔，进一步降低了DMOS晶体管的尺寸，从而大大减小了DMOS器件的导通电阻，提高了DMOS器件的驱动能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示本发明实施例中沟槽型双扩散金属氧化物半导体晶体管的制作方法的流程图；
图2-图10表示本发明实施例中沟槽型双扩散金属氧化物半导体晶体管的制作过程示意图。
具体实施方式
本发明提供一种沟槽型DMOS晶体管的制作方法，用以解决DMOS晶体管的尺寸受光刻工艺的限制，无法通过减小DMOS晶体管尺寸的方式来降低DMOS器件导通电阻的问题。其中，如图10所示，沟槽型DMOS晶体管包括作为漏极的基底10和形成在基底10上的数个竖直沟槽，在沟槽内形成DMOS晶体管的沟槽栅极2，在沟槽栅极2的外围形成DMOS晶体管的源极3和体区4，体区4作为DMOS晶体管的沟道区。
如图1所示，本发明的沟槽型DMOS晶体管的制作方法包括：
步骤S1、在第一导电类型的基底上形成第二导电类型的体区层和第一导电类型的源极层，并在所述源极层上形成图案化的阻挡层；
步骤S2、以所述阻挡层为掩膜，形成沟槽栅极以及图案化的第一氧化层；
步骤S3、以所述第一氧化层为掩膜，形成接触孔。
上述步骤中，仅通过一次光刻工艺形成DMOS晶体管的沟槽，然后再以自对准制程形成DMOS晶体管的接触孔，克服了现有技术中通过两次光刻工艺分别形成沟槽和接触孔对DMOS晶体管尺寸的限制问题，实现了DMOS晶体管尺寸的进一步减小，从而大大减小了DMOS器件的导通电阻，提高了DMOS器件的驱动能力。同时，相同面积上形成的晶体管数量增加，达到了降低生产成本的效果。
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
图2-图10为采用本发明的方法制作DMOS晶体管的过程示意图。其中，DMOS晶体管的基底10为N型重掺杂的衬底101，在衬底101上还可以形成N型轻掺杂的外延层102。衬底101和外延层102中掺杂了同一导电类型的杂质离子，共同构成晶体管的基底10。
结合图2和图3所示，步骤S1具体为：
首先，在外延层102上依次形成P型体区层20和N型重掺杂源极层30，如图2所示。具体的，首先向外延层102内注入P型离子，如硼离子或氟化硼离子，再进行离子驱入制程，形成P型体区层20；然后向体区层20内注入N型离子，如砷离子或磷离子，再进行离子驱入制程，形成N型重掺杂源极层30。其中，离子驱入制程一般为退火工艺，使离子扩散均匀。
然后，用化学气相沉积法或物理气相沉积法在源极层30上形成阻挡层40，并对阻挡层40进行构图工艺形成阻挡层40的图案，如图3所示。具体的，在阻挡层40上旋涂光刻胶（图中未示出），对光刻胶进行曝光，显影，形成光刻胶保留区域和光刻胶不保留区域，光刻胶不保留区域对应晶体管沟槽所在的区域，刻蚀光刻胶不保留区域下方的阻挡层40，形成阻挡层40的图案。其中，阻挡层40的材料可以为氮化硅，在后续工艺中作为掩膜版，实现自对准制程，同时，由于氮化硅还具有抗氧化作用，在热氧化工艺或快速退火氧化工艺中，可以保护其下方的膜层不被氧化。当阻挡层40的材料为氮化硅时，可以采用磷酸对阻挡层40进行刻蚀。
本实施例中，在形成阻挡层40之前，最好通过热氧化法、化学气相沉积法或物理气相沉积法在源极层30上形成第二氧化层50，用于克服氮化硅应力过大的缺陷。进一步地，在形成阻挡层40之后，最好也通过热氧化法、化学气相沉积法或物理气相沉积法在阻挡层40上形成第三氧化层60，作为刻蚀沟槽时的掩膜。相应地，对阻挡层40进行的构图工艺还包括刻蚀光刻胶不保留区域下方的第二氧化层50和第三氧化层60，形成阻挡层40的图案，如图3所示，其中，没有阻挡层40的区域与晶体管沟槽所在的区域对应。当第二氧化层50和第三氧化层60为二氧化硅时，可以采用缓冲蚀刻液刻蚀第二氧化层50和第三氧化层60。
在形成阻挡层40的图案之后，以阻挡层40为掩膜形成沟槽栅极2，并通过自对准制程形成图案化的第一氧化层90。具体的，结合图4-图8所示：
首先，以第三氧化层60为掩膜，优选采用干刻法刻蚀没有阻挡层40区域下方的N型重掺杂源极层30、P型体区层20和部分外延层102，形成数个竖直的沟槽1，如图4所示。
之后，再次以第三氧化层为掩膜，在沟槽1的内壁形成绝缘层70，并去除第三氧化层，如图5所示。优选采用干刻法刻蚀第三氧化层，采用的气体为Cl2、HBr和CF4。本实施例中绝缘层70的材料为二氧化硅，具体可以通过热氧化法、化学气相沉积法或物理气相沉积法在沟槽1的内壁形成绝缘层70。
然后，通过化学气相沉积法或物理气相沉积法在阻挡层40上形成多晶硅层80，且多晶硅层80填充满沟槽1内，如图6所示。
最后，以阻挡层40为掩膜，对多晶硅层80进行反刻蚀去除阻挡层40上的多晶硅，形成沟槽栅极2，如图7所示。
以上步骤中，通过一次光刻工艺形成了晶体管的沟槽栅极。下面需要通过自对准制程形成晶体管的接触孔。在形成接触孔前需要对沟槽栅极进行绝缘处理，由于沟槽1的内壁已形成绝缘层70，在形成沟槽栅极2后，只需要在沟槽栅极2上方形成氧化层。结合图8所示，当阻挡层40为抗氧化阻挡层时，可以通过热氧化法或快速退火氧化法对沟槽栅极2进行氧化，以在沟槽栅极2的上方形成图案化的厚第一氧化层90。在上述氧化工艺中，第一氧化层90的端部会出现层厚和形状不稳定的鸟嘴部，导致第一氧化层90的图案宽度大于沟槽栅极2的宽度，如图8所示，从而第一氧化层90在后续工艺中可以作为掩膜，实现自对准制程。
对沟槽栅极进行绝缘处理后，去除阻挡层40和第二氧化层50，如图8所示。当阻挡层40为氮化硅时，采用磷酸刻蚀阻挡层40；当第二氧化层50为二氧化硅时，采用缓冲蚀刻液刻蚀第二氧化层50。然后，以第一氧化层90为掩膜，刻蚀第一氧化层90图案之间的N型重掺杂源极层30和部分P型体区层20，形成接触孔5，如图9所示，而接触孔5周围的源极层为晶体管的源极3，接触孔5周围的体区层为晶体管的体区4。其中，N型重掺杂源极层30和P型体区层20优选采用干刻法进行刻蚀，采用的气体为Cl2、HBr和CF4。本发明的技术方案通过自对准制程形成沟槽型DMOS晶体管的接触孔，对准偏差小，也不需要涂覆宽度较宽的光刻胶，大大减小了形成的接触孔的尺寸，进一步减小了DMOS晶体管的尺寸，从而可以减小DMOS器件的导通电阻，提高DMOS器件的驱动能力。同时，相同面积上形成的晶体管数量增加，达到了降低生产成本的效果。
在形成接触孔之后，还需要在第一氧化层上形成图案化的金属层，作为源极和栅极的金属电极。且所述金属层填充满接触孔内，用于短接DMOS器件的源极。现有技术中的所述金属层通常为铝金属层，但由于铝的粘性较大，而接触孔的孔径很小，在填充满接触孔时会出现空洞，填充效果不好。为解决上述问题，如图10所示，本实施例中首先以第一氧化层90为掩膜，向接触孔内填充满钨金属，形成图案化的钨金属层100，由于钨的粘性小，在填充满接触孔时不会出现空洞，填充效果好；然后在钨金属层100上溅射金属铝，形成铝金属层103；最后对铝金属层103进行光刻和刻蚀工艺，形成与沟槽栅极2电连接的第一图案（图中未示出）和与源极3电连接的第二图案（图中未示出）。
本实施例中，在第一氧化层上形成图案化的金属层之前，可以通过接触孔向P型体区层内再次注入P型导电类型的离子。而在向接触孔内填充钨金属之前，还可以先向接触孔内溅射一层过渡金属，如钛或氮化钛。
最后，在基底10的背面一侧溅射铝金属层104，作为晶体管漏极的金属电极，如图10所示。
结合图2-图10所示，本发明实施例中沟槽型DMOS晶体管的具体制作过程为：
1.先向外延层102内注入P型导电类型的离子，形成P型体区层20，再向体区层20内注入N型导电类型的离子，形成源极层30。接下来，在源极层30上依次形成第二二氧化硅层50、氮化硅层40和第三二氧化硅层60。其中，第二二氧化硅层50作为垫氧层，氮化硅层40用于形成局部氧化，第三二氧化硅层60作为刻蚀沟槽时的掩膜。
2.通过光刻和刻蚀工艺形成沟槽的图案。在第三二氧化硅层60上旋涂光刻胶，对光刻胶进行曝光，显影。然后以光刻胶为掩膜，用缓冲蚀刻液刻蚀第三二氧化硅层60，用磷酸刻蚀氮化硅层40，用缓冲蚀刻液刻蚀第二二氧化硅层50。最后去胶，形成沟槽的图案。
3.以第三二氧化硅层60为掩膜，刻蚀源极层30、体区层20和部分外延层102，形成沟槽1，并在沟槽1的内壁形成绝缘层70。然后用缓冲蚀刻液刻蚀掉第三二氧化硅层60。
4.以氮化硅层40为掩膜，形成沟槽栅极和图案化的第一氧化层。首先以氮化硅层40为掩膜，在沟槽1内淀积多晶硅，刻蚀形成沟槽栅极2。然后再以氮化硅层40为掩膜，进行局部氧化，在沟槽栅极2上形成图案化的厚第一氧化层90，用磷酸将氮化硅层40全部剥离，这样源极层30上方仅剩下第二二氧化硅层50，其余地方都是厚第一氧化层90，再用缓冲蚀刻液将第二二氧化硅层50，全部刻蚀掉，为后面形成接触孔做准备。
4.以第一氧化层90为掩膜，刻蚀源极层30和部分体区层20，形成接触孔5。再通过接触孔5向体区层20注入P型导电类型的离子。
5.在接触孔5上方形成图案化的金属层。首先向接触孔5的内壁溅射Ti/TiN,之后淀积钨，再进行钨回刻，使接触孔5中填满钨，形成图案化的钨金属层100。然后在钨金属层100上溅射Al，形成铝金属层103，再对进行铝金属层103进行光刻和刻蚀工艺，形成铝金属层103的图案。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
Claims (15)
1.一种沟槽型双扩散金属氧化物半导体晶体管的制作方法，其特征在于，包括：
在第一导电类型的基底上形成第二导电类型的体区层和第一导电类型的源极层，并在所述源极层上形成图案化的阻挡层；
以所述阻挡层为掩膜，形成沟槽栅极以及图案化的第一氧化层；
以所述第一氧化层为掩膜，形成接触孔；
所述阻挡层为抗氧化阻挡层；
所述以所述阻挡层为掩膜，形成沟槽栅极以及图案化的第一氧化层的步骤具体包括：
以所述阻挡层为掩膜，形成沟槽栅极；
对所述沟槽栅极进行氧化处理，形成图案化的第一氧化层，所述第一氧化层的图案的宽度大于所述沟槽栅极的宽度。
2.根据权利要求1所述的制作方法，其特征在于，形成所述第一氧化层的方法为热氧化法或快速退火氧化法。
3.根据权利要求1所述的制作方法，其特征在于，所述在所述源极层上形成图案化的阻挡层的步骤具体包括：
在所述源极层上依次形成第二氧化层、氮化硅层和第三氧化层；
在所述第三氧化层上旋涂光刻胶；
对光刻胶进行曝光，显影，形成光刻胶保留区域和光刻胶不保留区域，其中，光刻胶不保留区域对应于沟槽栅极所在的区域；
刻蚀光刻胶不保留区域下方的第三氧化层、氮化硅层和第二氧化层，形成图案化的阻挡层。
4.根据权利要求3所述的制作方法，其特征在于，所述第二氧化层和第三氧化层为二氧化硅。
5.根据权利要求4所述的制作方法，其特征在于，采用缓冲蚀刻液刻蚀所述第二氧化层和第三氧化层；采用磷酸刻蚀所述氮化硅层。
6.根据权利要求4所述的制作方法，其特征在于，形成所述第二氧化层和第三氧化层的方法为热氧化法、化学气相沉积法或物理气相沉积法。
7.根据权利要求1所述的制作方法，其特征在于，所述形成沟槽栅极的步骤具体包括：
以所述阻挡层为掩膜，刻蚀所述源极层和体区层形成沟槽，并在所述沟槽的内壁形成绝缘层；
在所述阻挡层上形成多晶硅层，且所述多晶硅层填充满所述沟槽内；
以所述阻挡层为掩膜，对所述多晶硅层进行反刻蚀去除所述阻挡层上的多晶硅，形成沟槽栅极。
8.根据权利要求7所述的制作方法，其特征在于，所述绝缘层为二氧化硅；
形成所述绝缘层的方法为热氧化法、化学气相沉积法或物理气相沉积法。
9.根据权利要求1所述的制作方法，其特征在于，所述形成所述接触孔的步骤具体为：
去除所述阻挡层；
以所述第一氧化层为掩膜，刻蚀所述源极层和部分体区层形成接触孔。
10.根据权利要求1-9任一项所述的制作方法，其特征在于，还包括：
在所述第一氧化层上形成图案化的金属层的步骤，且所述金属层填充满所述接触孔内。
11.根据权利要求10所述的制作方法，其特征在于，所述在所述第一氧化层上形成图案化的金属层的步骤具体包括：
以所述第一氧化层为掩膜，在所述接触孔内填充满钨金属，形成图案化的钨金属层；
在所述钨金属层上形成铝金属层；
对所述铝金属层进行光刻和刻蚀工艺，形成与所述沟槽栅极电连接的第一图案和与所述源极层电连接的第二图案。
12.根据权利要求1-9任一项所述的制作方法，其特征在于，所述第一导电类型的基底包括第一导电类型的衬底和第一导电类型的外延层，所述外延层位于所述衬底上方。
13.根据权利要求12所述的制作方法，其特征在于，所述沟槽栅极延伸至所述外延层。
14.根据权利要求1-9任一项所述的制作方法，其特征在于，还包括：
通过所述接触孔向所述体区层内注入第二导电类型的离子。
15.根据权利要求1-9任一项所述的制作方法，其特征在于，所述基底为N型硅半导体基底，所述体区层为P型体区层，所述源极层为N型硅半导体源极层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310353828.0A CN104377133B (zh) | 2013-08-14 | 2013-08-14 | 沟槽型双扩散金属氧化物半导体晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310353828.0A CN104377133B (zh) | 2013-08-14 | 2013-08-14 | 沟槽型双扩散金属氧化物半导体晶体管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104377133A CN104377133A (zh) | 2015-02-25 |
| CN104377133B true CN104377133B (zh) | 2018-03-16 |
Family
ID=52555973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310353828.0A Active CN104377133B (zh) | 2013-08-14 | 2013-08-14 | 沟槽型双扩散金属氧化物半导体晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104377133B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111370463A (zh) * | 2018-12-26 | 2020-07-03 | 深圳尚阳通科技有限公司 | 沟槽栅功率器件及其制造方法 |
| CN117012817A (zh) * | 2023-09-25 | 2023-11-07 | 上海功成半导体科技有限公司 | 一种沟槽栅igbt器件及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1147154A (zh) * | 1995-09-29 | 1997-04-09 | 三星电子株式会社 | 沟槽型双扩散型mos装置及其制造方法 |
| US6037628A (en) * | 1997-06-30 | 2000-03-14 | Intersil Corporation | Semiconductor structures with trench contacts |
| CN102117751A (zh) * | 2010-01-06 | 2011-07-06 | 上海华虹Nec电子有限公司 | 小线宽沟槽dmos的实现方法 |
-
2013
- 2013-08-14 CN CN201310353828.0A patent/CN104377133B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1147154A (zh) * | 1995-09-29 | 1997-04-09 | 三星电子株式会社 | 沟槽型双扩散型mos装置及其制造方法 |
| US6037628A (en) * | 1997-06-30 | 2000-03-14 | Intersil Corporation | Semiconductor structures with trench contacts |
| CN102117751A (zh) * | 2010-01-06 | 2011-07-06 | 上海华虹Nec电子有限公司 | 小线宽沟槽dmos的实现方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104377133A (zh) | 2015-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100295063B1 (ko) | 트렌치게이트구조의전력반도체장치및그제조방법 | |
| US7648883B2 (en) | Phosphorous doping methods of manufacturing field effect transistors having multiple stacked channels | |
| TWI388059B (zh) | The structure of gold-oxygen semiconductor and its manufacturing method | |
| TWI462295B (zh) | 溝渠型功率電晶體元件及其製作方法 | |
| TWI648789B (zh) | 複合屏蔽自對準的溝槽mosfet及其製備方法 | |
| US8084817B2 (en) | Semiconductor device and method for fabricating the same | |
| US9570441B2 (en) | Semiconductor device with thermally grown oxide layer between field and gate electrode and method of manufacturing | |
| US6160288A (en) | Vertical type misfet having improved pressure resistance | |
| JP2022551159A (ja) | Ｌｄｍｏｓデバイス及びその製造方法 | |
| CN111129157A (zh) | 屏蔽栅功率mosfet器件及其制造方法 | |
| CN104377133B (zh) | 沟槽型双扩散金属氧化物半导体晶体管的制作方法 | |
| KR100414735B1 (ko) | 반도체소자 및 그 형성 방법 | |
| CN104253050B (zh) | 一种槽型横向mosfet器件的制造方法 | |
| JP3324518B2 (ja) | 半導体装置の製造方法 | |
| TWI383505B (zh) | 薄膜電晶體及其製造方法 | |
| TW200952176A (en) | Semiconductor devices and methods for fabricating the same | |
| KR101068139B1 (ko) | Ｌｄｍｏｓｆｅｔ 제조방법 | |
| TW201535734A (zh) | 半導體裝置及其製造方法 | |
| CN106024898B (zh) | 沟槽功率器件及制作方法 | |
| US8598651B2 (en) | Semiconductor device with transistor having gate insulating film with various thicknesses and manufacturing method thereof | |
| JP2007311547A (ja) | 半導体装置の製造方法 | |
| TWI748346B (zh) | 多閘極之半導體結構及其製造方法 | |
| CN112768356B (zh) | 一种沟槽栅igbt制作方法 | |
| TWI834903B (zh) | 半導體裝置與其形成方法與鰭狀場效電晶體的形成方法 | |
| KR101068137B1 (ko) | 고전압 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871 room 808, founder building, Zhongguancun, 298 Chengfu Road, Haidian District, Beijing Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |