CN102117751A - 小线宽沟槽dmos的实现方法 - Google Patents

小线宽沟槽dmos的实现方法 Download PDF

Info

Publication number
CN102117751A
CN102117751A CN2010100272296A CN201010027229A CN102117751A CN 102117751 A CN102117751 A CN 102117751A CN 2010100272296 A CN2010100272296 A CN 2010100272296A CN 201010027229 A CN201010027229 A CN 201010027229A CN 102117751 A CN102117751 A CN 102117751A
Authority
CN
China
Prior art keywords
contact hole
dmos
implementation method
small wire
wide slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010100272296A
Other languages
English (en)
Other versions
CN102117751B (zh
Inventor
李江华
张朝阳
殷建斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201010027229 priority Critical patent/CN102117751B/zh
Publication of CN102117751A publication Critical patent/CN102117751A/zh
Application granted granted Critical
Publication of CN102117751B publication Critical patent/CN102117751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种小线宽沟槽DMOS的实现方法,包括如下步骤:(1)按照传统工艺形成多晶硅栅极;(2)Body注入、退火,形成Body区;(3)源区注入、退火,形成源区;(4)接触孔注入,并使用一块光刻板定义接触孔掺杂的区域,然后进行接触孔快速热处理;(5)生长层间膜,然后进行快速热处理;(6)刻蚀层间膜和硅,形成接触孔;(7)金属的形成,包括形成接触孔钨塞、金属淀积和金属刻蚀。本发明重点在于把接触孔注入从传统的接触孔刻蚀后移到层间膜成长前,并使用一块光刻板定义接触孔注入区域,从而解决了当线宽变小时,接触孔高掺杂的扩散影响沟道,进而影响阀值电压的问题,可以实现设计生产更小线宽的沟槽DMOS。

Description

小线宽沟槽DMOS的实现方法
技术领域
本发明属于半导体集成电路制造领域,尤其涉及一种小线宽沟槽DMOS的实现方法。
背景技术
在半导体集成电路中,典型的Trench DMOS(沟槽式双扩散金属氧化物半导体)的结构如图1所示。典型的Trench DMOS采用的结构是在接触孔3形成之后进行高浓度的接触孔掺杂,形成接触孔高掺杂区域7。这种结构比较适合大线宽的Trench DMOS,但在线宽日益缩小的今天,这种结构有很大的局限性。
如图2所示,在小线宽的情况下,接触孔的高浓度掺杂(见图2中的接触孔高掺杂区域7)很容易由于套准的问题,扩散到器件的沟道区域(见图2中虚线部位表示的沟道区域),并因此引起阀值电压(VTH)不可控制。
发明内容
本发明要解决的技术问题是提供一种小线宽沟槽DMOS的实现方法,解决了当线宽变小时,接触孔高掺杂的扩散影响沟道,进而影响阀值电压的问题,可以实现设计研发生产更小线宽的沟槽DMOS。
为解决上述技术问题,本发明提供一种小线宽沟槽DMOS的实现方法,包括如下步骤:
(1)按照传统工艺形成多晶硅栅极;
(2)Body注入、退火,形成Body区;
(3)源区注入、退火,形成源区;
(4)接触孔注入,并使用一块光刻板定义接触孔掺杂的区域,然后进行接触孔快速热处理;
(5)生长层间膜,然后进行快速热处理;
(6)刻蚀层间膜和硅,形成接触孔;
(7)金属的形成,包括形成接触孔钨塞、金属淀积和金属刻蚀。
和现有技术相比,本发明具有以下有益效果:本发明的重点在于把接触孔注入从传统工艺的接触孔刻蚀后移到层间膜成长前,并使用一块光刻板定义接触孔的注入区域,由于解决了接触孔高掺杂的影响问题,使得沟槽DMOS往小线宽发展的其中一个瓶颈得到解决,可以把沟槽DMOS推向下一代。缩小线宽带来更小的芯片面积,更小的制造成本。提高单位面积的电流能力和降低单位面积的导通电阻,大大提高了芯片的性能。
附图说明
图1是现有典型的大线宽Trench DMOS结构;
图2是现有典型的小线宽Trench DMOS结构;
图3是本发明由接触孔注入区定义的接触孔掺杂的示意图;
图4是本发明有接触孔区域的截面结构示意图;
图5是本发明没有接触孔区域的截面结构示意图;
图6是本发明方法的流程示意图。
图1和图2中,1是外延层,2是沟槽栅极,3是接触孔,4是Body扩散区域,5是Source扩散区域,6是层间膜,7是接触孔高掺杂区域,8是金属层;
图3-图6中,11是硅外延层,12是栅极沟道,13是栅极氧化膜,14是Body区,15是源区,16是接触孔高掺杂区域,17是层间膜,18是接触孔,19是金属层。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
采用本发明方法形成的小线宽沟槽DMOS的版图和截面结构如图4、图5所示。与现有典型的沟槽DMOS结构(见图1和图2)相比,本发明改善了在小线宽情况下,接触孔掺杂影响沟道问题。把接触孔掺杂直接注入到部分沟道区域,使该区域都包含有同样剂量的接触孔掺杂,从而使得原来扩散带来不可控制的接触孔掺杂变成定量的可控的。
如图6所示,本发明一种小线宽沟槽DMOS的实现方法,主要包括如下步骤:
(1)先按照传统工艺形成多晶硅栅极(Poly Gate),一般为:在硅外延层11(EPI)上利用二氧化硅硬质掩膜刻蚀形成栅极沟道12,在栅极沟道12内生长栅极氧化膜13(5000埃到15000埃),淀积栅极多晶硅、栅极多晶硅回刻,形成多晶硅栅极,见图6A;
(2)Body区的形成:Body注入(body implant,以N沟道为例,注入离子为硼,剂量在1E13到5E13之间,能量在60Kev到120Kev之间),Body退火(body anneal,温度在950℃到1150℃之间,时间为20分钟到60分钟之间),形成Body区14,见图6B;
(3)源区的形成:源区注入(Source implant,注入离子为砷,剂量在1E15到9E15之间,能量在60Kev到100Kev之间),源区退火(sourceanneal,温度在900℃到1050℃之间,时间为20分钟到60分钟之间),形成源区15,见图6C;
(4)接触孔(Contact)掺杂的形成:接触孔注入(Contact implant,注入离子为硼,剂量在1E14到1E15之间,能量在30Kev到90Kev之间),并使用一块如图3所示的光刻板定义接触孔掺杂的区域(即图6D所示的接触孔高掺杂区域16),然后进行接触孔快速热处理(Contact RTP,温度在900℃到1050℃之间,时间为20秒到60秒之间)以激活杂质,见图6D;本发明的重点在于把接触孔注入从传统工艺的接触孔刻蚀后移到层间膜成长前,并使用一块光刻板定义接触孔的注入区域;
(5)层间膜的形成:生长LTO(一种低成本的低温氧化物材料,LTO的厚度为1000埃到4000埃)+BPSG(硼磷硅玻璃,1000埃到9000埃)作为层间膜17,然后进行快速热处理(RTP flow,900℃到950℃之间,30分钟到60分钟之间)以激活杂质,见图6E;
(6)接触孔形成:层间膜17刻蚀,硅刻蚀,形成接触孔18,该刻蚀步骤必须控制在完全刻穿源区15并停在接触孔注入的区域(即接触孔高掺杂区域16),接触孔18的深度约为3000埃,见图6F;
(7)金属的形成:形成接触孔钨塞(W plug),金属淀积(metaldeposition),金属刻蚀(metal etch),形成金属层19,见图6G。
本发明主要是将接触孔注入调整到层间膜形成之前,需要一块光刻板来定义接触孔掺杂的区域;然后再进行接触孔的刻蚀,接触孔的刻蚀必须控制在完全刻穿源区并停在接触孔注入的区域(传统工艺为:在接触孔形成后进行接触孔的注入)。本发明在源区的底部形成一层接触孔的掺杂,掺杂的区域横跨沟槽的两端,解决了传统工艺由于线宽缩小后,接触孔的注入后扩散到沟道,使阀值电压无法控制的问题;同时也可以使沟槽和接触孔之间的套准余量提高。

Claims (9)

1.一种小线宽沟槽DMOS的实现方法,其特征在于,包括如下步骤:
(1)按照传统工艺形成多晶硅栅极;
(2)Body注入、退火,形成Body区;
(3)源区注入、退火,形成源区;
(4)接触孔注入,并使用一块光刻板定义接触孔掺杂的区域,然后进行接触孔快速热处理;
(5)生长层间膜,然后进行快速热处理;
(6)刻蚀层间膜和硅,形成接触孔;
(7)金属的形成,包括形成接触孔钨塞、金属淀积和金属刻蚀。
2.如权利要求1所述的小线宽沟槽DMOS的实现方法,其特征在于,步骤(1)具体为:在硅外延层上利用二氧化硅硬质掩膜刻蚀形成栅极沟道,在栅极沟道内生长栅极氧化膜,淀积栅极多晶硅、栅极多晶硅回刻,形成多晶硅栅极。
3.如权利要求2所述的小线宽沟槽DMOS的实现方法,其特征在于,所述栅极氧化膜的厚度为5000-15000埃。
4.如权利要求1所述的小线宽沟槽DMOS的实现方法,其特征在于,步骤(2)中,所述Body注入采用硼离子注入,注入剂量在1E13到5E13之间,注入能量在60Kev到120Kev之间;所述Body退火的温度在950℃到1150℃之间,退火时间为20分钟到60分钟之间。
5.如权利要求1所述的小线宽沟槽DMOS的实现方法,其特征在于,步骤(3)中,所述源区注入采用砷离子注入,注入剂量在1E15到9E15之间,注入能量在60Kev到100Kev之间;所述源区退火的温度在900℃到1050℃之间,退火时间为20分钟到60分钟之间。
6.如权利要求1所述的小线宽沟槽DMOS的实现方法,其特征在于,步骤(4)中,所述接触孔注入采用硼离子注入,注入剂量在1E14到1E15之间,注入能量在30Kev到90Kev之间;所述接触孔快速热处理的温度在900℃到1050℃之间,时间为20秒到60秒之间。
7.如权利要求1所述的小线宽沟槽DMOS的实现方法,其特征在于,步骤(5)中,所述层间膜由LTO和BPSG组成,LTO的厚度为1000埃到4000埃,BPSG的厚度为1000埃到9000埃。
8.如权利要求1或7所述的小线宽沟槽DMOS的实现方法,其特征在于,步骤(5)中,所述快速热处理的温度为900℃-950℃,时间为30分钟-60分钟。
9.如权利要求1所述的小线宽沟槽DMOS的实现方法,其特征在于,步骤(6)中,所述刻蚀层间膜和硅控制在完全刻穿源区并停在接触孔注入的区域,所述接触孔的深度为3000埃。
CN 201010027229 2010-01-06 2010-01-06 小线宽沟槽dmos的实现方法 Active CN102117751B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010027229 CN102117751B (zh) 2010-01-06 2010-01-06 小线宽沟槽dmos的实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010027229 CN102117751B (zh) 2010-01-06 2010-01-06 小线宽沟槽dmos的实现方法

Publications (2)

Publication Number Publication Date
CN102117751A true CN102117751A (zh) 2011-07-06
CN102117751B CN102117751B (zh) 2012-12-12

Family

ID=44216445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010027229 Active CN102117751B (zh) 2010-01-06 2010-01-06 小线宽沟槽dmos的实现方法

Country Status (1)

Country Link
CN (1) CN102117751B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377133A (zh) * 2013-08-14 2015-02-25 北大方正集团有限公司 沟槽型双扩散金属氧化物半导体晶体管的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316959A (en) * 1992-08-12 1994-05-31 Siliconix, Incorporated Trenched DMOS transistor fabrication using six masks
DE102004009323B4 (de) * 2004-02-26 2017-02-16 Infineon Technologies Ag Vertikaler DMOS-Transistor mit Grabenstruktur und Verfahren zu seiner Herstellung
CN101515547B (zh) * 2008-02-20 2011-02-16 中国科学院微电子研究所 制备超结vdmos器件的方法
CN101383287B (zh) * 2008-09-27 2010-12-08 电子科技大学 一种垂直双扩散金属氧化物半导体器件的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377133A (zh) * 2013-08-14 2015-02-25 北大方正集团有限公司 沟槽型双扩散金属氧化物半导体晶体管的制作方法
CN104377133B (zh) * 2013-08-14 2018-03-16 北大方正集团有限公司 沟槽型双扩散金属氧化物半导体晶体管的制作方法

Also Published As

Publication number Publication date
CN102117751B (zh) 2012-12-12

Similar Documents

Publication Publication Date Title
US7772644B2 (en) Vertical diffused MOSFET
CN102044563A (zh) Ldmos器件及其制造方法
CN105448916B (zh) 晶体管及其形成方法
CN102412126B (zh) 超高压ldmos的工艺制作方法
CN101958283A (zh) 获得交替排列的p型和n型半导体薄层结构的方法及结构
CN102097378A (zh) 一种沟槽金属氧化物半导体场效应管的制造方法
CN102412162B (zh) 提高nldmos击穿电压的方法
CN104037083B (zh) 一种半导体器件的制造方法
CN110047754A (zh) 半导体器件及其制造方法
CN109830538A (zh) Ldmos器件及其制造方法
CN102157377A (zh) 超结vdmos器件及其制造方法
KR20100080159A (ko) 반도체 소자 및 그 제조방법
CN102117751B (zh) 小线宽沟槽dmos的实现方法
CN104681438A (zh) 一种半导体器件的形成方法
CN106409675A (zh) 耗尽型功率晶体管的制造方法
CN103426735B (zh) 半导体结构的形成方法及mos晶体管的形成方法
CN102103997B (zh) 沟槽型功率mos器件的结构及其制备方法
CN101286527A (zh) 具有双离子注入的pmos结构及其方法
CN105575810B (zh) 晶体管的形成方法
CN210200737U (zh) 一种多晶硅作为源区的沟槽mosfet结构
CN106169506B (zh) Ddd mos器件结构及其制造方法
CN102104001B (zh) 提高沟槽型功率mos器件的击穿电压的方法
CN109192659A (zh) 一种耗尽型场效应管的制作方法
CN101447433A (zh) 双扩散场效应晶体管制造方法
CN112420804A (zh) 一种具有p型双重补偿结构的高压resurf ldmos器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.