CN101145576B - 沟槽型mos晶体管及其制造方法 - Google Patents

沟槽型mos晶体管及其制造方法 Download PDF

Info

Publication number
CN101145576B
CN101145576B CN200710145637XA CN200710145637A CN101145576B CN 101145576 B CN101145576 B CN 101145576B CN 200710145637X A CN200710145637X A CN 200710145637XA CN 200710145637 A CN200710145637 A CN 200710145637A CN 101145576 B CN101145576 B CN 101145576B
Authority
CN
China
Prior art keywords
type dopant
groove
channel body
drift region
injected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710145637XA
Other languages
English (en)
Other versions
CN101145576A (zh
Inventor
沈揆光
金钟玟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101145576A publication Critical patent/CN101145576A/zh
Application granted granted Critical
Publication of CN101145576B publication Critical patent/CN101145576B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种沟槽型MOS晶体管和用于制造沟槽型MOS晶体管的方法。在一个方案中，可以减小在沟槽型MOS晶体管的栅极和漏区之间的总电容。特别地，在栅极中形成PN结以减小栅极和漏区之间的总电容。

Description

沟槽型MOS晶体管及其制造方法
本申请要求享有2006年9月12日提交的韩国专利申请No.10-2006-0087747号的权益，在此全文引用以供参考。
技术领域
本发明涉及一种半导体器件，更尤其涉及沟槽型(trench-type)金属-氧化物-半导体(MOS)晶体管和用于制造该沟槽型MOS晶体管的方法。
背景技术
图1A和图1B是传统沟槽型MOS晶体管的横截面图。
参照图1A，传统沟槽型MOS晶体管包括半导体衬底100、设置在半导体衬底100上的漏区101、在漏区101上形成的漂移区102、在漂移区上形成的沟道体103(channel body)和在沟道体103上形成的源区104。漏区101中注入高浓度的N型掺杂剂。漂移区102中注入有低浓度的N型掺杂剂。沟道体103可注入有P型掺杂剂。源区104可注入有N型掺杂剂。
该结构可以蚀刻至预定深度以形成沟槽。例如，该结构可蚀刻至一深度，从而暴露出部分漂移区102，从而形成沟槽。随后，在沟槽的内壁上形成栅氧化物膜106。
其后，可将多晶硅层填入到沟槽中以形成栅极105。例如，N型掺杂剂可注入到多晶硅层中以形成栅极105。
在图1A中示出的沟槽型MOS晶体管中，由于在沟槽中填充的多晶硅层，在漏区101和栅极105之间的区域107中产生电容。电容可阻碍高速操作，以及可产生例如密勒效应(Miller effect)。
如在图1B中所示，在沟槽中形成栅氧化物膜106a以在沟槽的底部具有更大的厚度。即，在图1B中示出的沟槽型MOS晶体管包括栅氧化物膜106a，该栅氧化物膜106a形成为以在栅极105和漏区101之间的区域108中具有一厚度。在区域108(如在图1B中所示)中的栅氧化物膜106a的厚度大于区域107(如图1A中所示)中的栅氧化物膜106的厚度。
发明内容
因此，本发明针对沟槽型MOS晶体管和制造该沟槽型MOS晶体管的方法。
在与本发明的实施方式中，提供能减少在栅极和漏区之间的电容的沟槽型MOS晶体管。
在与本发明的另一实施方式中，通过在由多晶硅形成的栅极中形成PN结，提供能减少在栅极和漏区之间的总电容的沟槽型MOS晶体管。
根据本发明的实施方式，沟槽型MOS晶体管包括半导体衬底；在半导体衬底上形成的漏区，该漏区注入有第一传导型掺杂剂；在漏区上形成的漂移区，该漂移区域由第一传导型掺杂剂注入；在漂移区上形成的沟道体，该沟道体注入有第二传导型掺杂剂；在沟道体中形成的源区，该源区注入有第一传导型掺杂剂；通过蚀刻源区、沟道体和部分漂移区形成的沟槽；在沟槽的内壁上形成的栅绝缘膜；和在沟槽中及在栅绝缘膜上形成的多晶硅栅极，多晶硅电极具有注入有第二传导型掺杂剂的下部分和注入有第一传导型掺杂剂的上部分，上部分和下部分在其之间形成结，所述结与在所述漂移区和所述沟道体之间的结对齐，或低于在所述漂移区和所述沟道体之间的结。
例如，漏区可包含注入到其中的高浓度N型掺杂剂，漂移区可包含注入到其中的低浓度N型掺杂剂，沟道体可包含注入到其中的P型掺杂剂，以及源区可包含在其中注入到其中的N型掺杂剂。
例如，多晶硅栅极包括在注入P型掺杂剂的区域和注入N型掺杂剂的区域之间的PN结。
例如，多晶硅栅极包括包含N型掺杂剂的第一多晶硅部分和包含P型掺杂剂的第二多晶硅部分。第二多晶硅部分可在第一多晶硅部分下面形成。
例如，在多晶硅栅极的上部分和下部分之间的结可以与漂移区及沟道体之间的结对齐或者低于该结。
在与本发明的另一实施方式中，用于制造沟槽型MOS晶体管的方法包括在半导体衬底形成注入有高浓度的第一传导型掺杂剂的漏区，在漏区上形成注入有低浓度的第一传导型掺杂剂的漂移区；以及在漂移区上形成注入有第二传导型掺杂剂的沟道体；蚀刻沟道体和部分漂移区以形成沟槽；在沟槽的内壁上形成栅绝缘膜；在沟槽中形成多晶硅栅极，该多晶硅栅极具有注入有第二传导型掺杂剂的下部分和注入有第一传导型掺杂剂的上部分，该下部分和上部分在其之间形成结，所述结在与所述漂移区和所述沟道体之间的结对齐的位置处形成，或者在低于所述漂移区和所述沟道体之间的结的位置处形成；以及在位于多晶硅栅极的两侧的沟道体中形成源区。
例如，第一传导型掺杂剂可包括N型掺杂剂而第二传导型掺杂剂可包括P型掺杂剂。
例如，多晶硅栅极的结可包括PN结。
例如，形成多晶硅栅极的步骤可包括在沟槽的下部分中形成注入有P型掺杂剂的下多晶硅层；以及在沟槽的上部分中形成注入有N型掺杂剂的上多晶硅层。因此，在多晶硅层的下部分和上部分之间的结可在与漂移区和沟道主体之间的结对齐的位置处或低于该结的位置处形成。
例如，形成多晶硅栅极的步骤可包括在沟槽中形成掺杂有P型掺杂剂的多晶硅层；蚀刻多晶硅层至预定深度以形成下多晶硅层；以及在沟槽中和在下多晶硅层上形成掺杂有N型掺杂剂的上多晶硅层。这里，在沟道的下部分和上部分之间的结可与漂移区和沟道主体之间的结对齐或者低于该结。
例如，形成多晶硅栅极的步骤可包括在沟槽中填充多晶硅材料；注入P型掺杂剂到所填充的多晶硅材料中以形成多晶硅层；以及注入N型掺杂剂到多晶硅层中至预定深度，从而在多晶硅层中形成界面。这里，该界面可与漂移区和沟道体之间的结对齐或低于该结。
应该理解，本发明上面的概述和下面的详细说明都是示例性和解释性的，意欲对所要求保护的本发明提供进一步解释。
附图说明
在附图中：
图1A和图1B是传统的沟槽型MOS晶体管的横截面图；
图2是根据本发明的实施方式的沟槽型MOS晶体管的横截面图；以及
图3A至图3D是根据本发明的实施方式用于制造沟槽型MOS晶体管的方法的横截面图。
具体实施方式
在下文中，将参照附图描述根据本发明的实施方式的沟槽型MOS晶体管和用于制造沟槽型MOS晶体管的方法。
参照图2，沟槽型MOS晶体管包括半导体衬底200、在半导体衬底200上形成的漏区201、在漏区201上形成的漂移区202、在漂移区202上形成的沟道体203和在沟道体203中形成的源区204。可以蚀刻源区204、沟道体203和漂移区202以形成沟槽，从而暴露出部分漂移区202。沟槽型MOS晶体管进一步包括在沟槽的内壁上形成的栅绝缘膜206和栅极。栅极包括在沟道的下部分中和在栅绝缘膜206上形成的栅极下区域205a，和在沟道中并且在栅极下区域205a上形成的栅极上区域205b。在一个实施方式，栅极下区域205a和栅极上区域205b可包含多晶硅。栅极上区域205a和栅极下区域205b可以掺杂有不同传导型的掺杂剂。在以下文中，栅极上区域205a和栅极下区域205b还称为多晶硅部分205a和205b。
在以下文中，N型称为第一传导型，而P型称为第二传导型。
漏区201在半导体衬底200上形成，以及第一传导型掺杂剂可注入到漏区201中。例如，高浓度的第一传导型掺杂剂可离子注入到漏区201中。
漂移区202在漏区201上形成，而第一传导型掺杂剂可注入到漂移区202中。例如，低浓度的第一传导型掺杂剂可离子注入到漂移区202中。
沟道体203在漂移区202上形成，第二传导型掺杂剂可注入到沟道体203中。
源区204在沟道体203中形成，而第一传导型掺杂剂可注入到源区204中。
在源区204形成之后，可从源区204直到部分漂移区202执行蚀刻工艺，从而形成沟槽。随后，在沟槽的内壁上形成栅绝缘膜206。例如，栅绝缘膜206可通过热氧化工艺形成。
根据本发明的实施方式，可在沟槽中形成具有PN结结构的栅极，其中在该沟槽中形成有栅绝缘膜206。
栅极可包括由第一传导型掺杂剂掺杂的第一多晶硅部分205b和由第二掺杂型掺杂剂掺杂的第二多晶硅部分205a。从而，栅极可形成PN结。
这里，在栅极和漏区201之间的区域207中产生的总电容可以是由在第一多晶硅部分205b和第二多晶硅部分205a之间的PN结形成的第一电容与在沟道的下部分处由栅绝缘膜206形成的第二电容的串联连接。
因此，由于栅极包括PN结，在栅极和漏区201之间的总电容减小。结果，可能实现高速操作。
特别地，为了减小在栅极和漏区201之间的总电容，在多晶硅部分205a和205b之间的PN结应该在与漂移区202及沟道体203之间的PN结对齐或者比漂移区202及沟道体203之间的PN结更低的位置形成。
即，栅极形成为使在漂移区202和沟道体203之间的界面高于在第一多晶硅部分205b和第二多晶硅部分205a之间的界面。
其次，将参照图3A至图3D描述用于制造根据本发明的实施方式的沟槽型MOS晶体管的方法。
首先，如图3A所示，漏区201可在半导体衬底100上形成。在一个实施方式中，漏区201可注入有高浓度的第一传导型掺杂剂。
漂移区202可在漏区201上形成。在一个实施方式中，漂移区202可注入有高浓度的第一传导型掺杂剂。
沟道体203在漂移区202上形成。在一个实施方式中，沟道体203可注入有第二传导型掺杂剂。
使用离子注入工艺和硅外延工艺可相继形成漏区201、漂移区202和沟道体203。
然后，蚀刻所产生的结构穿过沟道体203至预定深度以形成沟槽208。在一个实施方式中，蚀刻产生的结构中从沟道体203的顶表面到漂移区202的中间部分，从而形成预定深度的沟槽208。
栅绝缘膜206可使用热氧化工艺在沟槽208的内壁上形成。
如图3B所示，在沟道体203的顶表面上及沟道208中沉积注入有第二传导型掺杂剂的多晶硅层205aa。同时，多晶硅层205aa完全地填充沟槽208。
其次，如图3C所示，蚀刻所沉积的多晶硅层205aa的一部分。同时，具有预定高度的多晶硅部分205a保留在沟槽208的下部分中。即，沉积在沟槽208的下部分中的部分多晶硅层205aa保留在沟槽208中并具有预定厚度。保留的多晶硅成为第二传导型多晶硅部分205a。
然而，多晶硅部分205a的上表面应该与沟道体203和漂移区202之间的PN结对齐或者低于该PN结。即，当部分蚀刻所沉积的多晶硅层205aa时，多晶硅向下蚀刻至漂移区202中比沟道体203更深的一位置处。
然后，如图3D所示，使用沉积方法，沉积掺杂有第一传导型掺杂剂的多晶硅部分205b以填充沟槽208。
其次，在多晶硅部分205a和205b的两侧处第一传导型掺杂剂注入到沟道体203以形成源区204。
从而，制造了具有在图2中示出的PN结的沟槽型MOS晶体管。
现在将描述根据本发明的另一实施方式的一种用于形成在沟槽208中具有PN结的多晶硅栅极的方法。
在以上所述的方法，利用沉积方法注入有不同掺杂剂的多晶硅部分205a和205b填充到沟槽208中。
然而，在该实施方式中，未掺杂的多晶硅材料可填充沟槽208中，然后第二传导型掺杂剂可注入到多晶硅材料中以形成多晶硅层。
其次，第一传导型掺杂剂可离子注入到埋入的多晶硅层直达预定深度。
在一个实施方式中，第一传导型掺杂剂可注入到所填充的多晶硅层中至一深度，该深度对应比漂移区202中沟道体203的深度更深的位置。从而，可适当地控制第二传导型掺杂剂的离子注入深度，从而在注入有第二传导型掺杂剂的区域和注入有第一传导型掺杂剂的区域之间的界面与沟道体203和漂移区202之间的PN结对齐或者低于该PN结。
根据本发明，由于沟槽型MOS晶体管的多晶硅栅极包括PN结，可减小在栅极和漏区之间的总电容。
因此，根据本发明的沟槽型MOS晶体管可实现高速操作。
很显然，在不脱离本发明的精神或者范围的情况下，本领域的普通技术人员可以对本发明进行各种修改和改进。因此，本发明旨在覆盖所有落入所附权利要求及其等效物范围内的对本发明进行的修改和改进。

Claims (15)

1.一种沟槽型金属-氧化物-半导体晶体管，包含：
半导体衬底；
在所述半导体衬底上形成的漏区，所述漏区包括第一传导型掺杂剂；
在所述漏区上形成的漂移区，所述漂移区包括所述第一传导型掺杂剂；
在所述漂移区上形成的沟道体，所述沟道体包括第二传导型掺杂剂；
在所述沟道体上形成的源区，所述源区包括所述第一传导型掺杂剂；
通过蚀刻所述源区、所述沟道体和部分所述漂移区形成的沟槽；
在所述沟槽内壁上形成的栅绝缘膜；
在所述栅绝缘膜上形成的多晶硅栅极，所述多晶硅栅极具有包括第二传导型掺杂剂的下部分和包括第一传导型掺杂剂的上部分，所述上部分和下部分在该上下部分之间形成结，
其中在所述上部分和所述下部分之间的所述结与在所述漂移区和所述沟道体之间的结对齐，或低于在所述漂移区和所述沟道体之间的结。
2.根据权利要求1所述的沟槽型金属-氧化物-半导体晶体管，其特征在于，所述漏区包括注入到该漏区中的高浓度N型掺杂剂。
3.根据权利要求1所述的沟槽型金属-氧化物-半导体晶体管，其特征在于，所述漂移区包括注入到该漂移区中的低浓度N型掺杂剂。
4.根据权利要求1所述的沟槽型金属-氧化物-半导体晶体管，其特征在于，所述沟道体包含注入到该沟道体中的P型掺杂剂。
5.根据权利要求1所述的沟槽型金属-氧化物-半导体晶体管，其特征在于，所述源区包含注入到该源区中的N型掺杂剂。
6.根据权利要求1所述的沟槽型金属-氧化物-半导体晶体管，其特征在于，在所述多晶硅栅极的上部分和下部分之间的所述结包含PN结。
7.根据权利要求1所述的沟槽型金属-氧化物-半导体晶体管，其特征在于，所述多晶硅栅极的上部分包括N型掺杂剂，而所述多晶硅栅极的下部分包括P型掺杂剂。
8.一种制造沟槽型金属-氧化物-半导体晶体管的方法，包含：
在半导体衬底上形成注入有高浓度的第一传导型掺杂剂的漏区，在所述漏区上形成注入有低浓度的所述第一传导型掺杂剂的漂移区，以及在所述漂移区上形成注入有第二传导型掺杂剂的沟道体；
蚀刻所述沟道体和部分所述漂移区以形成沟槽；
在所述沟槽的内壁上形成栅绝缘膜；
在所述栅绝缘膜上形成多晶硅栅极，所述多晶硅栅极具有注入有所述第二传导型掺杂剂的下部分和注入有所述第一传导型掺杂剂的上部分，所述下部分和上部分在该上下部分之间形成结；以及
在位于所述多晶硅栅极的两侧处的所述沟道体中形成源区，
其中，在所述沟槽的下部分和上部分之间的所述结在与所述漂移区和所述沟道体之间的结对齐的位置处形成，或者在低于所述漂移区和所述沟道体之间的结的位置处形成。
9.根据权利要求8所述的方法，其特征在于，所述第一传导型掺杂剂包含N型掺杂剂，而所述第二传导型掺杂剂包含P型掺杂剂。
10.根据权利要求8所述的方法，其特征在于，在所述多晶硅栅极中形成的所述结包括PN结。
11.根据权利要求8所述的方法，其特征在于，所述形成多晶硅栅极的步骤进一步包含：
在所述沟槽的所述下部分中形成注入有P型掺杂剂的下多晶硅层；以及
在所述沟槽的所述上部分中形成注入有N型掺杂剂的上多晶硅层。
12.根据权利要求8所述的方法，其特征在于，所述形成多晶硅栅极的步骤进一步包含：
在所述沟槽中形成掺杂有P型掺杂剂的多晶硅层；
蚀刻所述多晶硅层至预定深度以形成下多晶硅层；以及
在所述下多晶硅层上形成掺杂有N型掺杂剂的上多晶硅层。
13.根据权利要求12所述的方法，其特征在于，所述下多晶硅层的上表面与所述漂移区和所述沟道体之间的结对齐，或者低于所述漂移区和所述沟道体之间的结。
14.根据权利要求8所述的方法，其特征在于，所述形成多晶硅栅极的步骤进一步包含：
在所述沟槽中填充多晶硅材料；
注入P型掺杂剂到所填充的多晶硅材料中以形成多晶硅层；以及
注入N型掺杂剂到所述多晶硅层至预定深度，从而在所述多晶硅层中形成界面。
15.根据权利要求14所述的方法，其特征在于，所述界面与所述漂移区和所述沟道体之间的结的位置对齐或者低于所述漂移区和所述沟道体之间的结的位置。
CN200710145637XA 2006-09-12 2007-09-06 沟槽型mos晶体管及其制造方法 Expired - Fee Related CN101145576B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2006-0087747 2006-09-12
KR1020060087747 2006-09-12
KR1020060087747A KR100741919B1 (ko) 2006-09-12 2006-09-12 Ｐｎ 접합 게이트 전극을 포함하는 트렌치형 모스트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN101145576A CN101145576A (zh) 2008-03-19
CN101145576B true CN101145576B (zh) 2010-06-02

Family

ID=38499354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710145637XA Expired - Fee Related CN101145576B (zh) 2006-09-12 2007-09-06 沟槽型mos晶体管及其制造方法

Country Status (3)

Country Link
US (1) US20080061364A1 (zh)
KR (1) KR100741919B1 (zh)
CN (1) CN101145576B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951573B1 (ko) * 2007-12-27 2010-04-09 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
CN101807546B (zh) * 2009-02-13 2013-04-17 尼克森微电子股份有限公司 沟道式金属氧化物半导体元件及其制作方法
CN102024700B (zh) * 2009-09-17 2012-09-26 北大方正集团有限公司 沟槽型双扩散金属氧化物半导体晶体管的制作方法
CN103137689B (zh) * 2011-11-25 2017-06-06 盛况 一种具有超结沟槽mos结构的半导体装置及其制造方法
CN103137688B (zh) * 2011-11-25 2017-05-17 盛况 一种沟槽mos结构半导体装置及其制造方法
CN102569406A (zh) * 2012-02-10 2012-07-11 上海宏力半导体制造有限公司 沟槽型mos晶体管及其制造方法
CN103579320A (zh) * 2012-07-31 2014-02-12 上海华虹Nec电子有限公司 沟槽型栅极及制造方法
US20140117367A1 (en) * 2012-10-25 2014-05-01 Maxpower Semiconductor. Inc. Devices, structures, and methods using self-aligned resistive source extensions
CN104934471B (zh) * 2014-03-20 2019-02-15 帅群微电子股份有限公司 沟槽式功率金氧半场效晶体管与其制造方法
KR102518586B1 (ko) * 2018-10-05 2023-04-05 현대자동차 주식회사 반도체 소자 및 그 제조 방법
CN112802903A (zh) * 2021-04-15 2021-05-14 成都蓉矽半导体有限公司 一种改进栅结构的槽栅vdmos器件
CN113571575B (zh) * 2021-06-09 2023-01-10 松山湖材料实验室 碳化硅功率半导体器件和场效应晶体管
JP2023032332A (ja) * 2021-08-26 2023-03-09 ローム株式会社 半導体装置
CN114914295B (zh) * 2022-06-30 2023-05-02 电子科技大学 一种具有优良正反向导通特性的umos器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1726585A (zh) * 2002-12-14 2006-01-25 皇家飞利浦电子股份有限公司 沟槽－栅极半导体器件的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098188A (ja) 1996-08-01 1998-04-14 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
US6461918B1 (en) * 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
GB0028031D0 (en) * 2000-11-17 2001-01-03 Koninkl Philips Electronics Nv Trench-gate field-effect transistors and their manufacture
US7091573B2 (en) 2002-03-19 2006-08-15 Infineon Technologies Ag Power transistor
GB0212564D0 (en) * 2002-05-31 2002-07-10 Koninkl Philips Electronics Nv Trench-gate semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1726585A (zh) * 2002-12-14 2006-01-25 皇家飞利浦电子股份有限公司 沟槽－栅极半导体器件的制造方法

Also Published As

Publication number Publication date
KR100741919B1 (ko) 2007-07-24
US20080061364A1 (en) 2008-03-13
CN101145576A (zh) 2008-03-19

Similar Documents

Publication Publication Date Title
CN101145576B (zh) 沟槽型mos晶体管及其制造方法
KR100657098B1 (ko) 전계 효과 트랜지스터 및 전계 효과 트랜지스터 제조 방법
US7605032B2 (en) Method for producing a trench transistor and trench transistor
US8513103B2 (en) Method for manufacturing vertical transistor having buried junction
EP1266407B1 (en) Trench gate DMOS field-effect transistor and method of making the same
US6365942B1 (en) MOS-gated power device with doped polysilicon body and process for forming same
CN101320753B (zh) 利用硅的局部氧化技术制造的双栅极结构
CN100409452C (zh) 一种功率半导体器件及其形成该功率半导体器件的方法
US7598143B2 (en) Method for producing an integrated circuit with a trench transistor structure
TWI475614B (zh) 溝渠裝置結構及製造
US8304305B2 (en) Semiconductor component
KR20010006411A (ko) 트랜치 소스 콘택트를 갖는 측방 확산 ｍｏｓ 트랜지스터
CN101889327A (zh) 具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法
CN100570840C (zh) 制造具有finfet的半导体器件的方法
CN108962989B (zh) 一种沟槽型mos器件及其制造方法
CN101385150A (zh) 栅极具有不同功函数的双栅极半导体器件及其制造方法
CN103295907A (zh) 半导体装置及其制造方法
CN110767743A (zh) 半导体器件的制作方法、超结器件及其制作方法
JP4122230B2 (ja) オン抵抗が低減された二重拡散型電界効果トランジスタ
KR100948663B1 (ko) 복수의 트렌치 ｍｏｓｆｅｔ 셀들을 포함하는 디바이스를 형성하는 방법, 및 얕은 및 깊은 도펀트 주입물 형성 방법
KR100272051B1 (ko) 접점윈도우를통해베이스주입한p-채널mos게이트소자제조공정
CN101989602B (zh) 一种沟槽mosfet
CN103681850B (zh) 功率mosfet及其形成方法
KR20050085609A (ko) 트렌치 게이트 반도체 장치 제조 방법 및 트렌치ｍｏｓｆｅｔ
CN104037229B (zh) 半导体装置以及用于制造该半导体装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100602

Termination date: 20130906