DE102017100414B4 - Halbleiterbauteil und verfahren - Google Patents

Halbleiterbauteil und verfahren Download PDF

Info

Publication number
DE102017100414B4
DE102017100414B4 DE102017100414.9A DE102017100414A DE102017100414B4 DE 102017100414 B4 DE102017100414 B4 DE 102017100414B4 DE 102017100414 A DE102017100414 A DE 102017100414A DE 102017100414 B4 DE102017100414 B4 DE 102017100414B4
Authority
DE
Germany
Prior art keywords
conductive contact
contact
insulating material
top surface
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017100414.9A
Other languages
English (en)
Other versions
DE102017100414A1 (de
Inventor
Che-Cheng Chang
Chih-Han Lin
Horng-Huei Tseng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/394,003 external-priority patent/US9991205B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017100414A1 publication Critical patent/DE102017100414A1/de
Application granted granted Critical
Publication of DE102017100414B4 publication Critical patent/DE102017100414B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Abstract

Halbleiterbauteil (100), welches umfasst:einen ersten leitenden Kontakt (401), welcher über einem Substrat (101) angeordnet ist, wobei der erste leitende Kontakt (401) eine oberste Fläche mit einer ersten lateralen Breite (W1) umfasst; undeinen zweiten leitenden Kontakt (501) über dem ersten leitenden Kontakt (401), wobei der zweite leitende Kontakt (501) einen unteren Abschnitt mit einer zweiten lateralen Breite (W3) umfasst, und wobei die erste laterale Breite (W1) größer als die zweite laterale Breite (W3) ist, wobei der zweite leitende Kontakt eine unterste Fläche hat, welche vollständig unterhalb der obersten Fläche des ersten Kontakts (401) angeordnet ist, und wobei eine Entfernung (D3) zwischen der untersten Fläche des zweiten leitenden Kontakts (501) und der obersten Fläche des ersten leitenden Kontakts (401) im Bereich zwischen 2,0 nm und 20 nm liegt.

Description

  • HINTERGRUND
  • Halbleiterbauteile werden in einer Vielzahl von elektronischen Anwendungen verwendet, wie zum Beispiel in Computern, Mobiltelefonen, digitalen Kameras und in weiteren elektronischen Geräten. Halbleiterbauteile werden typischerweise hergestellt, indem nacheinander isolierende oder dielektrische Schichten, leitende Schichten und Halbleiterschichten auf einem Halbleitersubstrat gestapelt werden, wobei die verschiedenen Materialschichten mit Lithographiemethoden gestaltet werden, um darauf Komponenten und Elemente von Schaltkreisen herzustellen.
  • Die Halbleiterindustrie verbessert nach wie vor die Integrationsdichte von verschiedenen elektronischen Komponenten (z.B. Transistoren, Dioden, Widerstände, Kondensatoren, etc.), indem fortwährend die minimale Feature-Größe reduziert wird, was es erlaubt, mehr Komponenten in einer gegebenen Fläche anzuordnen. Dadurch, dass die minimale Feature-Größe reduziert wird, entstehen jedoch zusätzliche Probleme, welche adressiert werden sollten.
  • Die US Patentanmeldung US 2011 / 0024907 A1 offenbart eine Technik, die in der Lage ist, die Zuverlässigkeit einer Halbleitervorrichtung durch Entwickeln der Form der oberen Oberfläche eines Kontakts zu verbessern, wobei die obere Oberfläche des Kontakts als eine nach oben konvexe kuppelartige Form ausgelegt ist.
  • Figurenliste
  • Die Aspekte der vorliegenden Offenbarung erschließen sich am besten aus der folgenden detaillierten Beschreibung in Kombination mit den beiliegenden Zeichnungen. Dazu ist anzumerken, dass, wie in der Branche üblich, die verschiedenen Elemente nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zur klareren Beschreibung beliebig vergrößert oder verkleinert sein.
    • 1 veranschaulicht Prozessschritte zur Herstellung eines FinFET-Bauteils gemäß einiger Ausführungsformen.
    • 2A-2B veranschaulichen das Bilden von Source/Drain-Regionen gemäß einiger Ausführungsformen.
    • 3 veranschaulicht das Bilden einer ersten Öffnung gemäß einiger Ausführungsformen.
    • 4 veranschaulicht das Bilden einer dielektrischen Schicht und einer zweiten Öffnung gemäß einiger Ausführungsformen.
    • 5 veranschaulicht das Bilden eines zweiten Kontakts gemäß einiger Ausführungsformen.
    • 6A-6C veranschaulichen das Abstimmen einer Source/Drain-Region gemäß einer Ausführungsform.
    • 7A-7C veranschaulichen das Bilden einer Fuge (engl. seam) gemäß einer Ausführungsform.
    • 8A-8B veranschaulichen das Abstimmen eines ersten Kontakts gemäß einer Ausführungsform.
    • 9A-9C veranschaulichen das Bilden einer Fuge gemäß einer Ausführungsform.
    • 10A-10B veranschaulichen vertikale Seitenwände an dem ersten Kontakt gemäß einer Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Verfügung, um die verschiedenen Merkmale der Erfindung zu realisieren. Konkrete Beispiele von Komponenten und Anordnungen werden im Folgenden beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich nur Beispiele und sind nicht beabsichtigt, beschränkend zu sein. Zum Beispiel kann das Bilden eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Element in direktem Kontakt sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element gebildet sind, sodass das erste und das zweite Element nicht in direktem Kontakt sein können. Die vorliegende Offenbarung kann zusätzlich Bezugsnummern und/oder Bezugszeichen in verschiedenen Beispielen wiederholen. Diese Wiederholung ist zum Zwecke einer Vereinfachung und zwecks Klarheit und stellt an sich keine Verbindung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen her.
  • Weiterhin können relative räumliche Begriffe, wie „unterhalb“, „unter“, „tiefer/untere“, „über“, „obere“ usw. zum Zwecke einer vereinfachten Beschreibung verwendet werden, um ein Verhältnis eines Elements oder eines Merkmals zu einem (oder mehreren) anderen Element(en) oder Merkmal(en) zu beschreiben, wie in den Zeichnungen veranschaulicht. Die räumlichen relativen Begriffe sollen dabei verschiedene Orientierungen des Bauteils in der Verwendung oder im Betrieb zusätzlich zu der Orientierung, die in der Zeichnung abgebildet ist, umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90° gedreht oder in anderen Ausrichtungen), und die räumlichen relativen Bezeichnungen, die hier verwendet werden, können dementsprechend verstanden werden.
  • In 1 ist eine perspektivische Ansicht eines Halbleiterbauteils 100, wie eines FinFET-Bauteils, abgebildet. In einer Ausführungsform umfasst das Halbleiterbauteil 100 ein Substrat 101 mit ersten Gräben 103, die darin gebildet werden. Das Substrat 101 kann ein Siliziumsubstrat sein, obwohl andere Substrate, wie Halbleiter-auf-Isolator (SOI) Substrate, verspannte SOI-Substrate und Silizium-Germanium-auf-Isolator-Substrate verwendet werden können. Das Substrat 101 kann ein p-dotierter Halbleiter sein, obwohl es in anderen Ausführungsformen ein n-dotierter Halbleiter sein kann.
  • Die ersten Gräben 103 können als ein erster Schritt in der eventuellen Ausbildung von ersten Isolationsbereichen 105 gebildet werden. Die ersten Gräben 103 können mithilfe einer bedeckenden Schicht (nicht separat in 1 abgebildet) zusammen mit einem passenden Ätzprozess gebildet werden. Zum Beispiel kann die bedeckende Schicht eine Hartmaske sein, welche Silizium-Nitrid umfasst, welches in einem Herstellungsprozess wie Gasphasenabscheidung (CVD) gebildet wird, obwohl andere Materialien, wie Oxide, Oxynitride, Siliziumcarbid, Kombinationen der genannten oder ähnliche Materialien und andere Herstellungsprozesse wie plasmaunterstützte Gasphasenabscheidung (PECVD), Niedrigdruck-Gasphasenabscheidung (LPCVD) oder sogar Siliziumoxidbildung gefolgt von Nitration verwendet werden können. Nachdem sie gebildet worden ist, kann die bedeckende Schicht durch passende photolithographische Prozesse gestaltet werden, um die Teile des Substrats 101 freizulegen, welche anschließend entfernt werden, um die ersten Gräben 103 zu bilden.
  • Ein Fachmann wird jedoch verstehen, dass die zuvor beschriebenen Herstellungsprozesse und Materialien, um die bedeckende Schicht zu bilden, nicht die einzig möglichen Verfahren sind, welche verwendet werden können, um Teile des Substrats 101 zu schützen, während andere Teile des Substrat 101 entblößt werden, um die ersten Gräben 103 zu bilden. Jeder passende Prozess, wie ein strukturierter und entwickelter Photoresist, können verwendet werden, um Teile des Substrats 101 zu entblößen, welche entfernt werden, um die ersten Gräben 103 zu bilden. Alle diese Verfahren sind vorgesehen, im Rahmen der vorliegenden Ausführungsformen umfasst zu sein.
  • Sobald eine bedeckende Schicht gebildet und strukturiert wurde, werden die ersten Gräben 103 in dem Substrat 101 gebildet. Das entblößte Substrat 101 kann mit einem geeigneten Prozess, wie reaktiven Ionenätzen (RIE), entfernt werden, um die ersten Gräben 103 in dem Substrat 101 zu bilden, obwohl jeder geeignete Prozess verwendet werden kann. In einer Ausführungsform können die ersten Gräben 103 mit einer ersten Tiefe von weniger als 500 nm (5000 Å) gemessen von der Oberfläche des Substrats 101, wie etwa 250 nm (2500 Å), gebildet werden.
  • Ein Fachmann wird jedoch erkennen, dass der oben beschriebene Prozess, um die ersten Gräben 103 zu bilden, nur ein möglicher Prozess ist und nicht als die einzige mögliche Ausführungsform zu verstehen ist. Vielmehr kann jeder geeignete Prozess, mit dem die ersten Gräben 103 gebildet werden können, verwendet werden, und jeder geeignete Prozess, der jegliche Anzahl von Bedeckungs- und Entfernungsschritten umfasst, kann verwendet werden.
  • Zusätzlich zum Bilden der ersten Gräben 103 bilden der Bedeckungs- und der Ätzprozess zusätzlich Stege 107 aus den Teilen des Substrats 101, welche nicht entfernt werden. Der Einfachheit halber sind die Stege 107 in den Zeichnungen von dem Substrat 101 durch eine gestrichelte Linie getrennt dargestellt, obwohl ein physischer Hinweis der Trennung vorhanden sein oder nicht vorhanden sein kann. Diese Stege 107 können, wie im Folgenden beschrieben, verwendet werden, um den Kanalbereich der Mehrfach-Gate-FinFET-Transistoren zu bilden. Während 1 nur drei Stege 107 veranschaulicht, die aus dem Substrat 101 gebildet wurden, kann jede erdenkliche Anzahl von Stegen 107 verwendet werden.
  • Die Stege 107 können auf eine Weise gebildet werden, dass sie an der Oberfläche des Substrats 101 eine Breite zwischen etwa 5 nm und etwa 80 nm haben, wie etwa 30 nm. Zusätzlich können die Stege 107 mit einem Abstand von zwischen etwa 10 nm bis etwa 100 nm beabstandet sein, wie etwa 50 nm. Indem die Stege 107 auf eine solche Weise beabstandet werden, können die Stege 107 jeweils einen separaten Kanalbereich bilden, während sie gleichzeitig nah genug beieinander sind, um ein gemeinsames Gate zu teilen (weiter unten beschrieben).
  • Sobald die ersten Gräben 103 und die Stege 107 gebildet wurden, können die ersten Gräben 103 mit einem dielektrischen Material aufgefüllt werden, und das dielektrische Material kann in den ersten Gräben 103 zurückgesetzt werden, um die ersten Isolationsbereiche 105 zu bilden. Das dielektrische Material kann ein OxidMaterial, ein mit hochdichtem Plasma erzeugtes (HDP) Oxid, oder Ähnliches sein. Das dielektrische Material kann nach einer optionalen Reinigung und Auskleidung der ersten Gräben 103 gebildet werden, wobei entweder eine Gasphasenabscheidungs (CVD)-Methode (z.B. der HARP-Prozess), eine CVD-Methode mit hochdichtem Plasma oder andere geeignete, dem Fachmann bekannte Methoden der Herstellung verwendet werden können.
  • Die ersten Gräben 103 können aufgefüllt werden, indem die ersten Gräben 103 und das Substrat 101 mit dem dielektrischen Material zuerst überfüllt werden und anschließend das überschüssige Material außerhalb der ersten Gräben 103 und der Stege 107 durch einen geeigneten Prozess entfernt wird, wie mit chemisch-mechanischem Polieren (CMP), einem Ätzprozess, einer Kombination von diesen Prozessen oder mit ähnlichen Prozessen. In einer Ausführungsform entfernt der Entfernungsprozess auch jegliches dielektrische Material, dass oberhalb der Stege 107 angeordnet ist, sodass die Entfernung des dielektrischen Materials die Oberfläche der Stege 107 für weitere Prozessierungsschritte entblößt.
  • Sobald die ersten Gräben 103 mit dem dielektrischen Material gefüllt wurden, kann das dielektrische Material anschließend von der Oberfläche der Stege 107 zurückgesetzt werden. Das Zurücksetzen kann durchgeführt werden, um zumindest einen an die Oberseite der Stege 107 angrenzenden Teil der Seitenwände der Stege 107 zu entblößen. Das dielektrische Material kann mit einem nasschemischen Ätzprozess zurückgesetzt werden, indem die Oberseite der Stege 107 in ein Ätzmittel, wie HF, getaucht wird, obwohl andere Ätzmittel, wie H2 und andere Methoden, wie reaktives Ionenätzen, ein Trockenätzprozess mit einem Ätzmittel wie NH3/NF3, chemische Oxid-Entfernung oder trockenchemische Reinigung verwendet werden können. Das dielektrische Material kann bis zu einer Entfernung von der Oberfläche der Stege 107 zwischen etwa 5 nm (50 Ä) und etwa 50 nm (500 Ä) zurückgesetzt werden, wie etwa 40 nm (400 Ä). Zusätzlich kann das Zurücksetzen auch übrig gebliebenes dielektrisches Material entfernen, welches über den Stegen 107 angeordnet ist, um sicher zu gehen, dass die Stege 107 für weiteres Prozessieren entblößt sind.
  • Ein Fachmann wird jedoch erkennen, dass die Schritte, welche zuvor beschrieben wurden, nur ein Teil des gesamten Prozessablaufs zum Füllen und Zurücksetzen des dielektrischen Materials sein können. Zum Beispiel können auch Auskleidungsschritte, Reinigungsschritte, Temperschritte (engl. annealing), Schritte zum Füllen von Spalten oder Kombinationen dieser und ähnlicher Schritte verwendet werden, um die ersten Gräben 103 zu bilden und mit dem dielektrischen Material zu füllen. Alle diese möglichen Prozessschritte sind vorgesehen, in dem Rahmen der vorliegenden Ausführungsform umfasst zu sein.
  • Nachdem die ersten Isolationsbereiche 105 gebildet worden sind, können ein Dummy-Gate-Dielektrikum 109, eine Dummy-Gate-Elektrode 111 über dem Dummy-Gate-Dielektrikum 109 und erste Abstandhalter 113 über jedem der Stege 107 gebildet werden. In einer Ausführungsform kann das Dummy-Gate-Dielektrikum 109 durch thermische Oxidation, Gasphasenabscheidung, Sputtern oder jegliches andere dem Fachmann bekannte Verfahren zur Herstellung eines Gate-Dielektrikums gebildet werden. In Abhängigkeit von der Herstellungsmethode des Gate-Dielektrikums kann die Dicke des Dummy-Gate-Dielektrikums 109 an der Oberseite der Stege 107 anders als die Dicke des Gate-Dielektrikums an einer Seitenwand der Stege 107 sein.
  • Das Dummy-Gate-Dielektrikum 109 kann ein Material wie Silizium-Dioxid oder Silizium-Oxynitrid mit einer Dicke zwischen etwa 0,3 nm (3 Å) bis etwa 10 nm (100 Ä), wie etwa 1 nm (10 Å), umfassen. Das Dummy-Gate-Dielektrikum 109 kann aus einem Material mit hoher Permittivität (high-k; zum Beispiel mit einer relativen Permittivität größer als etwa 5) wie Lanthanoxid (La2O3), Aluminiumoxid (Al2O3), Hafniumoxid (HfO2), Hafnium-Oxynitrid (HfON) oder Zirkoniumoxid (ZrO2) oder Kombinationen dieser Materialien mit einer äquivalenten Oxiddicke von etwa 0,05 nm (0,5 Å) bis etwa 10 nm (100 Å), wie etwa 1 nm (10 Å) oder weniger, gebildet werden. Zusätzlich kann jede Kombination von Siliziumdioxid, Silizium-Oxynitrid und/oder High-k-Materialien für das Dummy-Gate-Dielektrikum 109 verwendet werden.
  • Die Dummy-Gate-Elektrode 111 kann ein leitendes Material umfassen und kann aus einer Gruppe ausgewählt werden, welche W, Al, Cu, AlCu, Ti, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, Ta, TaN, Co, Ni, Kombinationen dieser oder ähnlicher Materialien umfasst. Die Dummy-Gate-Elektrode 111 kann durch Gasphasenabscheidung (CVD), Sputtern oder andere dem Fachmann bekannte Verfahren, um leitende Materialien abzulagern, abgelagert werden. Die Dicke der Dummy-Gate-Elektrode 111 kann im Bereich von etwa 0,5 nm (5 Å) bis etwa 20 nm (200 Å) sein. Die Oberseite der Dummy-Gate-Elektrode 111 kann eine nichtebene Oberfläche haben und kann vor dem Strukturieren der Dummy-Gate-Elektrode 111 oder einer Gate-Ätzung geebnet werden. Ionen können oder können nicht an diesem Punkt in die Dummy-Gate-Elektrode 111 eingeführt werden. Ionen können zum Beispiel durch Ionenimplantationsverfahren eingeführt werden.
  • Sobald sie gebildet wurden, können das Dummy-Gate-Dielektrikum 109 und die Dummy-Gate-Elektrode 111 strukturiert werden, um eine Reihe von Stapeln 115 über den Stegen 107 zu bilden. Die Stapel 115 definieren mehrere Kanalbereiche, welche an jeder Seite der Stege 107 unterhalb des Dummy-Gate-Dielektrikums 109 angeordnet sind. Die Stapel 115 können durch Ablagern und Strukturieren einer Gate-Maske (nicht getrennt in 1 abgebildet) auf der Dummy-Gate-Elektrode 111 geformt werden, indem zum Beispiel Ablagerungs- und Photolithographieverfahren, welche dem Fachmann bekannt sind, verwendet werden. Die Gate-Maske kann üblich verwendete Maskier- und Opfermaterialien umfassen, wie (nicht beschränkend) Siliziumoxid, Silizium-Oxynitrid, SiCON, SiC, SiOC und/oder Siliziumnitrid, und kann bis zu einer Dicke von zwischen etwa 0,5 nm (5 Å) und 20 nm (200 Å) abgelagert werden. Die Dummy-Gate-Elektrode 111 und das Dummy-Gate-Dielektrikum 109 können mit einem Trockenätzverfahren geätzt werden, um die strukturierten Stapel 115 zu bilden.
  • Wenn die Stapel 115 strukturiert worden sind, können die ersten Abstandhalter 113 gebildet werden. Die ersten Abstandhalter 113 können auf gegenüberliegenden Seiten der Stapel 115 gebildet werden. Die ersten Abstandhalter 113 werden üblicherweise durch abdeckende Ablagerung (engl. blanket deposition) einer Abstandsschicht (nicht separat in 1 dargestellt) auf der zuvor hergestellten Struktur gebildet. Die Abstandsschicht kann SiN, ein Oxynitrid, SiC, SiON, SiOCN, SiOC, ein Oxid und Ähnliches umfassen und kann durch Verfahren, welche verwendet werden, um eine solche Schicht zu bilden, gebildet werden, wie Gasphasenabscheidung (CVD), Plasma-unterstützte CVD, Sputtern und andere dem Fachmann bekannte Verfahren. Die Abstandsschicht kann ein anderes Material mit anderen Ätz-Charakteristiken oder dasselbe Material wie das dielektrische Material in den ersten Isolationsbereichen 105 umfassen. Die ersten Abstandhalter 113 können anschließend strukturiert werden, wie durch einen oder mehrere Ätzschritte, um die Abstandsschicht von den horizontalen Oberflächen der Struktur zu entfernen, um die ersten Abstandhalter 113 zu bilden.
  • In einer Ausführungsform können die ersten Abstandhalter 113 gebildet werden, sodass sie eine erste Dicke T1 zwischen etwa 0,5 nm (5 Ä) und etwa 50 nm (500 Å) haben. Zusätzlich kann, sobald die ersten Abstandhalter 113 gebildet wurden, ein erster Abstandhalter 113, welcher an einen Stapel 115 angrenzt, von einem ersten Abstandhalter 113, welcher an einen anderen Stapel 115 angrenzt, durch eine erste Entfernung D1 von zwischen etwa 0,5 nm (5 Å) und etwa 100 nm (1000 Å), wie etwa 4 nm (40 Å), getrennt sein. Allerdings können jede geeignete Dicke und Entfernung verwendet werden.
  • 2A-2B veranschaulichen eine Entfernung der Stege 107 von den Bereichen, welche nicht von den Stapeln 115 und den ersten Abstandhaltern 113 geschützt sind, und ein Nachwachsen der Source/Drain-Bereiche 201 (wobei 2B einen Querschnitt von 2A entlang der Linie B-B' veranschaulicht). Die Entfernung der Stege 107 von den Bereichen, welche nicht von den Stapeln 115 und den ersten Abstandhaltern 113 geschützt sind, kann mit reaktivem Ionenätzen (RIE) durchgeführt werden, indem die Stapel 115 und die ersten Abstandhalter 113 als Hartmasken verwendet werden, oder durch jeglichen anderen passenden Entfernungsprozess. Die Entfernung kann fortgeführt werden, bis die Stege 107 entweder eben mit (wie dargestellt) oder unterhalb der Oberfläche der ersten Isolationsbereiche 105 sind.
  • Sobald diese Teile der Stege 107 entfernt worden sind, wird eine Hartmaske (nicht separat dargestellt) aufgebracht und strukturiert, um das Dummy-Gate-Material 111 zur Verhinderung eines Wachstums zu bedecken, und die Source/Drain-Bereiche 201 können in Kontakt mit jedem der Stege 107 nachgewachsen werden. In einer Ausführungsform können die Source/Drain-Bereiche 201 nachgewachsen werden und in einigen Ausführungsformen können die Source/Drain-Bereiche 201 nachgewachsen werden, um eine Belastung zu bilden, welche eine Spannung auf die Kanalbereiche der Stege 107, welche unterhalb der Stapel 115 angeordnet sind, ausübt. In einer Ausführungsform, in der die Stege 107 Silizium umfassen und der FinFET ein p-artiges Bauteil ist, können die Source/Drain-Bereiche 201 durch einen selektiven epitaktischen Prozess mit einem Material wie Silizium oder andernfalls einem Material wie Silizium-Germanium, welches eine andere Gitterkonstante als die Kanalbereiche hat, nachgewachsen werden. Der epitaktische Wachstumsprozess kann Grundstoffe wie Silane, Dichlorsilane, Germane und ähnliche Grundstoffe verwenden und kann zwischen etwa 5 Minuten und etwa 120 Minuten, wie etwa 30 Minuten, andauern. In anderen Ausführungsformen können die Source/Drain-Bereiche 201 Materialien wie GaAs, GaP, GaN, InP, InAs, InSb, GaAsP, AlGaN, AlInAs, AlGaAs, GaInAs, GaInP, und/oder GaInAsP; oder Kombination derselben oder ähnliche Materialien umfassen.
  • In einer Ausführungsform können die Source/Drain-Bereiche 201 mit einer Dicke von zwischen etwa 0,5 nm (5 Å) und etwa 100 nm (1000 Å) und einer ersten Höhe H1 über den ersten Isolationsbereichen 105 von zwischen etwa 1 nm und etwa 100 nm, wie etwa 55 nm, gebildet werden. In dieser Ausführungsform können die Source/Drain-Bereiche 201 mit einer Höhe oberhalb der Oberfläche der ersten Isolationsbereich 105 von zwischen etwa 5 nm und etwa 250 nm, wie etwa 100 nm, gebildet werden. Es kann jedoch jede geeignete Höhe verwendet werden.
  • Sobald die Source/Drain-Bereiche 201 gebildet worden sind, können Dotieratome in die Source/Drain-Bereiche 201 implantiert werden, indem geeignete Dotieratome implantiert werden, um die Dotieratome in den Stegen 107 zu komplementieren. Zum Beispiel können p-artige Dotieratome wie Boron, Gallium, Indium oder ähnliche Spezies implantiert werden, um ein PMOS-Bauteil zu bilden. Alternativ können n-artige Dotieratome wie Phosphor, Arsen, Bismut oder ähnliche Spezies implantiert werden, um ein NMOS-Bauteil zu bilden. Diese Dotieratome können implantiert werden, indem die Stapel 115 und die ersten Abstandhalter 113 als Masken verwendet werden. Es ist festzuhalten, dass ein durchschnittlicher Fachmann erkennen wird, dass viele andere Prozesse, Schritte oder Ähnliches verwendet werden können, um die Dotieratome zu implantieren. Zum Beispiel wird ein durchschnittlicher Fachmann erkennen, dass eine Vielzahl von Implantationsschritten durchgeführt werden können, welche verschiedene Kombinationen von Abstandhaltern und Auskleidungen verwenden, um Source/Drain-Bereiche mit einer bestimmten Form oder Eigenschaft, welche für einen bestimmten Zweck angepasst sind, zu bilden. Jeder dieser Prozesse kann verwendet werden, um Dotieratome zu implantieren, und die vorstehende Beschreibung soll nicht so verstanden werden, dass sie die vorliegende Erfindung durch die zuvor vorgestellten Schritte beschränkt.
  • Zusätzlich wird an dieser Stelle die Hartmaske, welche das Dummy-Gate-Material 111 während des Bildens der Source/Drain-Bereiche 201 bedeckte, entfernt. In einer Ausführungsform kann die Hartmaske entfernt werden durch, zum Beispiel, einen Nass- oder Trockenätzprozess, welcher selektiv bezüglich des Materials der Hartmaske ist. Jeder geeignete Entfernungsprozess kann jedoch verwendet werden.
  • 2A veranschaulicht auch das Bilden einer zwischenschichtigen dielektrischen (ILD) Schicht 203 (in gestrichelten Linien in 2A veranschaulicht, um die darunterliegenden Strukturen klarer darzustellen) über den Stapeln 115 und den Source/Drain-Bereichen 201. Die ILD-Schicht 203 kann ein Material wie Borophosphosilikat-Glas (BPSG) umfassen, obwohl jedes geeignete Dielektrikum verwendet werden kann. Die ILD-Schicht 203 kann mit einem Prozess wie PECVD gebildet werden, obwohl andere Prozesse, wie LPCVD, alternativ verwendet werden können. Die ILD-Schicht 203 kann mit einer Dicke von zwischen etwa 10 nm (100 Å) und etwa 300 nm (3000 Ä) gebildet werden. Sobald die ILD-Schicht 203 gebildet wurde, kann sie mit den ersten Abstandhaltern 113 eben gemacht werden, indem, zum Beispiel, ein Ebnungsprozess wie ein chemisch-mechanischer Polierprozess verwendet wird, obwohl jeder geeignete Prozess verwendet werden kann.
  • Nach dem Bilden der ILD-Schicht 203 können das Material der Dummy-Gate-Elektrode 111 und des Dummy-Gate-Dielektrikums 109 entfernt und ersetzt werden, um den Gate-Stapel 205 zu bilden. In einer Ausführungsform kann die Dummy-Gate-Elektrode 111 durch, zum Beispiel, einen Nass-oder Trockenätzprozess entfernt werden, welcher Ätzmittel verwendet, die selektiv bezüglich des Materials der Dummy-Gate-Elektrode 111 sind. Jeder geeignete Prozess kann jedoch verwendet werden.
  • Sobald die Dummy-Gate-Elektrode 111 entfernt worden ist, können die zurückgelassenen Öffnungen wieder aufgefüllt werden, um den Gate-Stapel 205 zu bilden. In einer besonderen Ausführungsform umfasst der Gate-Stapel 205 ein erstes dielektrisches Material 211, ein erstes metallisches Material 213, ein zweites metallisches Material 215 und ein drittes metallisches Material 217. In einer Ausführungsform ist das erste dielektrische Material 211 ein High-k-Material wie HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, LaO, ZrO, Ta2O5, Kombinationen dieser oder ähnlicher Materialien, welche mit einem Prozess wie Atomlagenabscheidung, Gasphasenabscheidung oder ähnlichen Prozessen abgelagert werden. Das erste dielektrische Material 211 kann mit einer Dicke von zwischen etwa 0,5 nm (5 Å) und etwa 20 nm (200 Å) abgelagert werden, obwohl jedes geeignete Material und jede geeignete Dicke verwendet werden können.
  • Das erste metallische Material 213 kann angrenzend an das erste dielektrische Material 211 gebildet werden und kann aus einem metallischen Material wie Ti, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, TaN, Ru, Mo, WN oder anderen Metalloxiden, Metallnitriden, Metallsilikaten, Übergangsmetalloxiden, Übergangsmetallnitriden, Übergangsmetall-silikaten, Oxynitriden von Metallen, Metallaluminaten, Zirkoniumsilikat, Zirkoniumaluminat, Kombinationen dieser oder aus ähnlichen Materialien gebildet werden. Das erste metallische Material 213 kann mit einem Ablagerungsprozess wie Atomlagenabscheidung, Gasphasenabscheidung, Sputtern oder ähnlichen Prozessen bis zu einer Dicke von zwischen etwa 0,5 nm (5 Å) und etwa 20 nm (200 Å) abgelagert werden, obwohl jeder geeignete Ablagerungsprozess oder jede geeignete Dicke verwendet werden können.
  • Das zweite metallische Material 215 kann angrenzend an das erste metallische Material 213 gebildet werden und kann, in einer bestimmten Ausführungsform, dem ersten metallischen Material 213 ähnlich sein. Zum Beispiel kann das zweite metallische Material 215 aus einem metallischen Material wie Ti, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, TaN, Ru, Mo, WN, anderen Metalloxiden, Metallnitriden, Metallsilikaten, Übergangsmetalloxiden, Übergangsmetallnitriden, Übergangsmetallsilikaten, Oxynitriden von Metallen, Metallaluminaten, Zirkoniumsilikat, Zirkoniumaluminat, aus Kombinationen dieser oder aus ähnlichen Materialien gebildet werden. Zusätzlich kann das zweite metallische Material 215 mit einem Ablagerungsprozess wie Atomlagenabscheidung, Gasphasenabscheidung, Sputtern oder ähnlichen Prozessen bis zu einer Dicke von zwischen etwa 5 nm (5 Ä) und etwa 20 nm (200 Ä) abgelagert werden, obwohl jeder geeignete Ablagerungsprozess oder jede geeignete Dicke verwendet werden können.
  • Das dritte metallische Material 217 füllt eine Restmenge der Öffnung, welche nach der Entfernung der Dummy-Gate-Elektrode 111 zurückgelassen wurde. In einer Ausführungsform ist das dritte metallische Material 217 ein metallisches Material wie W, Al, Cu, AlCu, Ti, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, Ta, TaN, Co, Ni, Kombinationen dieser oder ähnlicher Materialien und kann mit einem Ablagerungsprozess wie Atomlagenabscheidung, Gasphasenabscheidung, Sputtern oder ähnlichen Prozessen abgelagert werden, um die Öffnung, welche nach der Entfernung der Dummy-Gate-Elektrode 111 zurückgelassen wurde, zu füllen und/oder zu überfüllen. In einer bestimmten Ausführungsform kann das dritte metallische Material 217 mit einer Dicke von zwischen etwa 0,5 nm (5 Å) und etwa 50 nm (500 Ä) abgelagert werden, obwohl jedes geeignete Material, jeder Ablagerungsprozess und jede Dicke verwendet werden können.
  • Sobald die Öffnung, welche nach der Entfernung der Dummy-Gate-Elektrode 111 zurückgelassen wurde, gefüllt worden ist, können die Materialien geebnet werden, um jegliches Material, welches außerhalb der nach der Entfernung der Dummy-Gate-Elektrode 111 zurückgelassenen Öffnung ist, zu entfernen. In einer bestimmten Ausführungsform kann die Entfernung mit einem Ebnungsprozess wie chemisch-mechanischem Polieren durchgeführt werden. Jeder geeignete Ebnungs- und Entfernungsprozess kann jedoch verwendet werden.
  • Nachdem die Materialien des Gate-Stapels 205 gebildet und geebnet worden sind, können die Materialien des Gate-Stapels 205 zurückgesetzt und mit einer Deckschicht 221 bedeckt werden. In einer Ausführungsform können die Materialien des Gate-Stapels 205 zurückgesetzt werden, indem zum Beispiel ein Nass- oder Trockenätzprozess verwendet wird, welcher Ätzmittel verwendet, welche selektiv bezüglich der Materialien des Gate-Stapels 205 sind. In einer Ausführungsform können die Materialien des Gate-Stapels 205 eine Entfernung von zwischen etwa 5 nm bis etwa 150 nm zurückgesetzt werden, wie etwa 120 nm. Jeder geeignete Prozess und jede geeignete Entfernung können jedoch verwendet werden.
  • Sobald die Materialien des Gate-Stapels 205 zurückgesetzt worden sind, kann die Deckschicht 221 abgelagert werden und mit den ersten Abstandshaltern 113 eben gemacht werden. In einer Ausführungsform ist die Deckschicht 221 ein Material wie SiN, SiON, SiCON, SiC, SiOC, Kombinationen dieser Materialien oder Ähnliches, welches mit einem Ablagerungsprozess wie Atomlagenabscheidung, Gasphasenabscheidung, Sputtern oder ähnlichen Prozessen abgelagert wird. Die Deckschicht 221 kann bis zu einer Dicke von zwischen etwa 0,5 nm (5 Å) und etwa 20 nm (200 Å) abgelagert werden und kann anschließend mit einem Ebnungsprozess wie chemisch-mechanischem Polieren geebnet werden, sodass die Deckschicht 221 eben mit den ersten Abstandhaltern 113 ist.
  • 3 veranschaulicht das Bilden einer ersten Öffnung 305 durch die ILD-Schicht 203, um die Source/Drain-Bereiche 201 in Vorbereitung auf das Bilden eines ersten Kontaktes 401 (nicht in 3 dargestellt, aber dargestellt und weiter unten beschrieben mit Bezug auf 4) zu entblößen. Zusätzlich ist einfachheitshalber der Gate-Stapel 205 in einer vereinfachten Form dargestellt, ohne dass die zusätzlichen Schichten gezeigt werden. In einer Ausführungsform kann die erste Öffnung 305 gebildet werden, indem zuerst eine Hartmaske 301 über den Source/Drain-Bereichen 201 aufgebracht und strukturiert wird. In einer Ausführungsform kann die Hartmaske 301 ein dielektrisches Material wie Siliziumnitrid sein, obwohl jedes geeignete Maskenmaterial verwendet werden kann.
  • Sobald die Hartmaske 301 aufgebracht worden ist, wird die Hartmaske 301 strukturiert. In einer Ausführungsform kann die Hartmaske 301 strukturiert werden, indem ein photosensitives Material auf die Hartmaske 301 abgelagert und anschließend belichtet wird. Der Einfluss der Energie erzeugt eine chemische Reaktion in den Teilen des photosensitiven Materials, welche durch die strukturierende Energiequelle (engl. patterned energy source) beeinflusst werden, wodurch die physikalischen Eigenschaften der entblößten Teile des Photoresists auf eine Weise modifiziert werden, sodass die physikalischen Eigenschaften der entblößten Teile des photosensitiven Materials sich von den physikalischen Eigenschaften der nicht-entblößten Teile des photosensitiven Materials unterscheiden. Das photosensitive Material kann dann zum Beispiel mit einem Entwickler (nicht separat dargestellt) entwickelt werden, um die entblößten Teil des photosensitiven Materials von den nicht-entblößten Teilen des photosensitiven Materials zu trennen, und die Hartmaske 301 kann anschließend mit einer anisotropischen Ätze und mit dem photosensitiven Material als einer Maske strukturiert werden.
  • Sobald die Hartmaske 301 strukturiert worden ist, kann die erste Öffnung 305 gebildet werden, indem die Hartmaske 301 als eine Maske verwendet wird. In einer Ausführungsform kann die erste Öffnung 305 gebildet werden, indem ein erster Ätzprozess (dargestellt in 3 durch die wellige Linie, gekennzeichnet mit 303) verwendet wird, welcher ein anisotropischer Ätzprozess, wie ein reaktiver Ionenätzprozess, sein kann. Jedoch können jeder geeignete Prozess, wie ein Nassätzprozess, und jedes geeignete Reaktionsmittel verwendet werden.
  • Der erste Ätzprozess 303 kann verwendet werden, um die erste Öffnung 305 in Vorbereitung auf das Bilden des ersten Kontakts 401 zu bilden. In einer bestimmten Ausführungsform kann der erste Ätzprozess 303 verwendet werden, um das Material der ILD-Schicht 203 bis zu einer zweiten Entfernung D2 zwischen etwa 10 nm und etwa 100 nm zu entfernen, wie etwa 80 nm. Jede geeignete Tiefe kann jedoch verwendet werden. Zusätzlich kann die erste Öffnung 305 an einem an einer Oberseite des ersten Abstandhalters 113 angrenzenden Punkt eine erste Breite W1 (von der Hartmaske 301) zwischen etwa 10 nm und etwa 50 nm haben und kann auch eine zweite Breite W2 an einer Unterseite der ersten Öffnung 305 zwischen etwa 8 nm und etwa 40 nm haben. Jede geeignete Dimension kann jedoch verwendet werden.
  • Sobald die erste Öffnung 305 gebildet worden ist, kann die Hartmaske 301 entfernt werden. In einer Ausführungsform kann die Hartmaske 301 entfernt werden, indem zum Beispiel ein Nass- oder Trockenätzprozess verwendet wird, welcher ein selektives Ätzmittel bezüglich den Materialien der Hartmaske 301 verwendet. Jeder geeignete Entfernungsprozess kann jedoch verwendet werden.
  • 4 veranschaulicht das Bilden des ersten Kontakts 401 sowie das Bilden einer ersten Ätzstopschicht 403 und einer ersten dielektrischen Schicht 405. Optional kann vor dem Bilden des ersten Kontakts 401 ein Silizidkontakt gebildet werden. Der Silizidkontakt kann Titan, Kobalt oder Erbium umfassen, um die Höhe der Schottkybarriere des Kontakts zu reduzieren. Jedoch können auch andere Metalle wie Platin, Palladium und ähnliche Metalle verwendet werden. Die Silizidierung (engl. silicidation) kann durch abdeckende Ablagerung einer geeigneten Metallschicht, gefolgt von einem Temper-Schritt, welcher eine Reaktion des Metalls mit dem darunter liegenden entblößten Silizium herbeiführt, durchgeführt werden. Metall, welches nicht chemisch reagiert hat, wird anschließend entfernt, wie mit einem selektiven Ätzprozess. Die Dicke des Silizidkontakts kann zwischen etwa 5 nm und etwa 50 nm sein.
  • In einer Ausführungsform kann der erste Kontakt 401 ein leitendes Material wie Al, Cu, W, Co, Ti, Ta, Ru, TiN, TiAl, TiAlN, TaN, TaC, NiSi, CoSi, Kombinationen dieser oder Ähnliches sein, obwohl jedes geeignete Material in die erste Öffnung 305 durch die Verwendung eines Ablagerungsprozesses wie Sputtern, Gasphasenabscheidung, Galvanisierung (engl. electroplating), stromloses Plattieren (engl. electro-less plating) oder ähnlicher Prozesse abgelagert werden kann, um die erste Öffnung 305, welche durch den ersten Ätzprozess 303 gebildet wurde, zu füllen und/oder zu überfüllen. Nach dem Füllen oder Überfüllen kann jegliches abgelagerte Material außerhalb der ersten Öffnung 305, welches durch den ersten Ätzprozess 303 gebildet wurde, durch einen Ebnungsprozess wie chemisch-mechanischen Polieren (CMP) entfernt werden. Jedes geeignete Material und jeder Ausformungsprozess kann jedoch verwendet werden. Zusätzlich kann der erste Kontakt 401 eine Dicke zwischen etwa 0,5 nm (5 Ä) und etwa 200 nm (2000 Ä) haben und hat die erste Breite W1 und die zweite Breite W2.
  • In einer Ausführungsform kann die erste Ätzstopschicht 403 aus Siliziumnitrid mit Plasma-unterstützter Gasphasenabscheidung (PECVD) gebildet werden, obwohl andere Materialien wie SiON, SiCON, SiC, SiOC, SiCxNy, SiOx, andere Dielektrika, Kombination dieser oder ähnliche Materialien und alternative Verfahren, um die erste Ätzstopschicht 403 zu bilden, wie Niedrig-Druck-CVD (LPCVD), PVD oder ähnliche Verfahren alternativ verwendet werden können. Die erste Ätzstopschicht 403 kann eine Dicke zwischen etwa 0,5 nm (5 Ä) und etwa 50 nm (500 Ä) haben.
  • Sobald die erste Ätzstopschicht 403 gebildet worden ist, wird die erste dielektrische Schicht 405 gebildet. Die erste dielektrische Schicht 405 kann aus einem oder mehreren geeigneten dielektrischen Materialien wie Low-k-Dielektrika wie kohlenstoffdotiertes Siliziumdioxid, Siliziumoxid, Siliziumnitrid, einem Polymer wie Polyimid, Kombinationen dieser oder aus ähnlichen Materialien hergestellt werden. Die erste dielektrische Schicht 405 kann mit einem Prozess wie einem Rotationsbeschichtungsprozess oder einer chemischen Gasphasenabscheidung (CVD) gebildet werden, obwohl jeder geeignete Prozess verwendet werden kann, und kann eine Dicke zwischen etwa 1 nm (10 Å) und etwa 50 nm (500 Å) haben, wie etwa 10 nm (100 Ä).
  • 4 veranschaulicht auch das Strukturieren von sowohl der ersten dielektrischen Schicht 405 als auch der ersten Ätzstopschicht 403, um eine zweite Öffnung 407 zu bilden, welche den ersten Kontakt 401 entblößt. In einer Ausführungsform können die erste dielektrische Schicht 405 und die erste Ätzstopschicht 403 strukturiert werden, indem zuerst ein zweiter Photoresist 409 über der ersten dielektrischen Schicht 405 aufgetragen und strukturiert wird. In einer Ausführungsform kann der zweite Photoresist 409 ein drei-schichtiger Photoresist sein, welcher mit einer strukturierenden Energie belichtet wird, um den zweiten Photoresist 409 zu strukturieren. Der zweite Photoresist 409 kann dann entwickelt und geätzt werden, um den zweiten Photoresist 409 zu strukturieren.
  • Sobald der zweite Photoresist 409 strukturiert worden ist, kann das Muster des zweiten Photoresist 409 auf die erste dielektrischen Schicht 405 und die erste Ätzstopschicht 403 übertragen werden, indem der zweite Photoresist 409 als eine Maske verwendet wird. In einer Ausführungsform kann die erste dielektrische Schicht 405 durch Verwendung eines zweiten Ätzprozesses (dargestellt in 4 durch die wellige Linie, gekennzeichnet mit 411), welcher ein anisotropischer Ätzprozess wie ein reaktiver Ionenätzprozess sein kann, strukturiert werden. Jedoch können jeder geeignete Prozess, wie ein Nassätzprozess, und jedes geeignete Reaktionsmittel verwendet werden.
  • Der zweite Ätzprozess 411 kann verwendet werden, um Material von der ersten dielektrischen Schicht 405 zu entfernen, um die zweite Öffnung 407 in Vorbereitung auf ein Bilden eines zweiten Kontakts 501 (nicht in 4 dargestellt, aber weiter unten mit Bezug auf 5 dargestellt und beschrieben) zu bilden. In einer besonderen Ausführungsform kann der zweite Ätzprozess 411 verwendet werden, um Material der ersten dielektrischen Schicht 405 zu entfernen, bis die erste Ätzstopschicht 403 entblößt ist. Jedoch kann jeder geeignete Entfernungsprozess, wie ein Nassätzprozess, verwendet werden.
  • Sobald die erste Ätzstopschicht 403 entblößt worden ist, kann das Muster der ersten dielektrischen Schicht 405 durch die erste Ätzstopschicht 403 übertragen werden, um den ersten Kontakt 401 zu entblößen. In einer Ausführungsform kann das Muster übertragen werden, indem, zum Beispiel, ein anisotropischer Ätzprozess, wie reaktives Ionenätzen, verwendet wird, welcher selektive Ätzmittel bezüglich des Materials der ersten Ätzstopschicht 403 verwendet. Jedoch können jede geeigneten Ätzmittel oder jede geeigneten Prozesse, wie ein Nassätzprozess, verwendet werden.
  • Nachdem die erste Ätzstopschicht 403 geöffnet worden ist, um den darunterliegenden ersten Kontakt 401 zu entblößen, kann das Ätzen entweder gestoppt werden, ohne in den ersten Kontakt 401 hineinzureichen, oder kann andernfalls fortgesetzt werden, um leicht zu überätzen und die zweite Öffnung 407 so zu bilden, dass sie teilweise in den ersten Kontakt 401 hineinreicht. In einer bestimmten Ausführungsform kann die zweite Öffnung 407 in den ersten Kontakt 401 eine dritte Entfernung D3 zwischen etwa 2 nm und etwa 20 nm hineinreichen, so wie weniger als etwa 1,0 nm. Jedoch kann jede geeignete Entfernung verwendet werden.
  • 5 veranschaulicht die Entfernung des zweiten Photoresist 409 sowie das Bilden des zweiten Kontaktes 501. In einer Ausführungsform kann der zweite Photoresist 409 entfernt werden, indem zum Beispiel ein Veraschungsprozess verwendet wird, wobei eine Temperatur des zweiten Photoresist 409 erhöht wird, bis der zweite Photoresist 409 sich einem thermischen Zerfall unterzieht, worauf der zweite Photoresist 409 einfach entfernt werden kann. Jedoch kann jeder geeignete Entfernungsprozess, wie ein Nassätzprozess, gleichermaßen verwendet werden.
  • Sobald der erste Kontakt 401 entblößt worden ist, kann ein leitendes Material abgelagert werden, um die zweite Öffnung 407 zu füllen und/oder zu überfüllen, um eine elektrische Verbindung mit dem ersten Kontakt 401 herzustellen. In einer Ausführungsform kann der zweite Kontakt 501 ein leitendes Material wie Wolfram (W) sein, obwohl jedes geeignete Material wie Aluminium, Kupfer, Legierungen von diesen, Kombinationen von diesen oder Ähnliches verwendet und abgelagert werden kann, indem ein Ablagerungsprozess wie Sputtern, Gasphasenabscheidung, Galvanisierung (mit einer Saatschicht), stromloses Plattieren oder ähnliche Prozesse verwendet wird, um die zweite Öffnung 407 zu füllen und/oder zu überfüllen.
  • Nach dem Füllen oder Überfüllen kann außerhalb der zweiten Öffnung 407 abgelagertes Material mit einem Ebnungsprozess wie chemisch-mechanischem Polieren (CMP) entfernt werden. Durch das Füllen der zweiten Öffnung 407 nimmt der zweite Kontakt 501 die Form der zweiten Öffnung 407 an und weist eine Reihe von größer werdenden Breiten auf, während der zweite Kontakt 501 sich von dem ersten Kontakt 401 wegführend ausstreckt. In einer bestimmten Ausführungsform kann der zweite Kontakt 501 eine dritte Breite W3 angrenzend an den ersten Kontakt 401 zwischen etwa 3 nm und etwa 20 nm haben, während der zweite Kontakt 501 angrenzend an eine Oberseite der ersten Ätzstopschicht 403 eine vierte Breite W4 zwischen etwa 3 nm und etwa 30 nm haben kann. Zusätzlich kann der zweite Kontakt 501 an der Oberfläche des zweiten Kontakts 501 eine fünfte Breite W5 zwischen etwa 5 nm und etwa 35 nm haben. Jedoch können jede geeigneten Dimensionen verwendet werden.
  • In einer besonderen Ausführungsform sind die verschiedenen Breiten des ersten Kontakts 401 und des zweiten Kontakts 501 in einer Weise miteinander verwandt, sodass ein guter Kontakt sichergestellt ist. In einem Beispiel ist ein Verhältnis der ersten Breite W1 zu der vierten Breite W4 größer als 1, während ein Verhältnis der fünften Breite W5 zu der dritten Breite W3 auch größer als 1 ist. In einer anderen Ausführungsform ist das Verhältnis der dritten Breite W3 zu der zweiten Breite W2 kleiner als 1, und ein Verhältnis der zweiten Breite W2 zu der vierten Breite W4 ist größer als 1, sodass die Differenz der vierten Breite W4 und der zweiten Breite W2 kleiner als null ist. In noch einer anderen Ausführungsformen ist die erste Breite W1 größer als die zweite Breite W2, welche größer ist als die fünfte Breite W5, welche größer ist als die vierte Breite W4, welche größer ist als die dritte Breite W3.
  • 6A-6C veranschaulichen zusätzliche Ausführungsformen, in welchen die Form der Source/Drain-Bereiche 201 nach Wünschen angepasst wird. In der Ausführungsform, welche in 6A veranschaulicht ist, wird die Form der Oberfläche des Source/Drain-Bereichs 201 angepasst, sodass er eine konkave Form in einer Struktur hat, wobei die Entfernung zwischen benachbarten Gate-Stapeln 205 ein erster Abstand P1 von weniger als etwa 15 nm ist. In einer bestimmten Ausführungsform kann die konkave Form während eines Ätzprozesses der ILD-Schicht 203, um den Source/Drain-Bereich 201 zu entblößen, erhalten werden, indem der Source/Drain-Bereich 201 überätzt wird, nachdem der Source/Drain-Bereich 201 entblößt wurde. Zum Beispiel kann in einer Ausführungsform, in welcher Endpunkt-Detektion verwendet wird, um zu bestimmen wann der Source/Drain-Bereich 201 entblößt worden ist, ein zusätzlicher Überätzprozess mit einer Dauer von weniger als etwa 30% der Zeit bis zu dem Zeitpunkt der Endpunkt-Detektion durchgeführt werden. Dieser zusätzliche Überätzprozess führt in Verbindung mit dem Abstand dazu, dass der Source/Drain-Bereich 201 eine konkave Oberflächenform hat sowie zu einer vollständigen Entfernung der ILD-Schicht 203.
  • In 6B ist die Form der Oberfläche des Source/Drain-Bereichs 201 angepasst, sodass sie eine ebene Form zwischen den ersten Abstandhaltern 113 hat. In der Ausführungsform, welche in 6B veranschaulicht ist, ist die Form der Oberfläche des Source/Drain-Bereichs 201 angepasst, sodass sie eine ebene Form innerhalb einer Struktur hat, wobei die Kanallänge des Bauteils größer als etwa 50 nm ist. In einer bestimmten Ausführungsform kann die ebene Form während des Ätzens der ILD-Schicht 203, um den Source/Drain-Bereich 201 zu entblößen, erhalten werden, indem der Ätzprozess angehalten wird, wenn die Endpunkt-Detektion anzeigt, dass der Source/Drain-Bereich 201 entblößt worden ist. Dieser Ätzprozess führt in Kombination mit der Kanallänge dazu, dass der Source/Drain-Bereich 201 eine ebene Oberflächenform hat sowie zu einer vollständigen Entfernung der ILD-Schicht 203.
  • In 6C ist die Form der Oberfläche des Source/Drain-Bereichs 201 angepasst, sodass er zwischen den ersten Abstandhaltern 113 eine konvexe Form hat. In dieser Ausführungsform kann ein ähnlicher Entfernungsprozess, wie zuvor mit Bezug auf 6A (z.B. ein Ätzprozess, um den Source/Drain-Bereich 201 zu entblößen) beschrieben, durchgeführt werden. In dieser Ausführungsform kann der erste Abstand P1 der Gate-Stapel 205 jedoch zwischen etwa 15 nm und etwa 20 nm sein. So wird, indem ein Entfernungsprozess in Verbindung mit einem Überätzprozess verwendet wird, die Form der Oberfläche des Source/Drain-Bereichs 201 angepasst, sodass sie die konvexe Form hat.
  • 7A-7C veranschaulichen jeweils zusätzliche Ausführungsformen ähnlich den Ausführungsformen, welche zuvor mit Bezug auf 6A-6C beschrieben wurden. In diesen Ausführungsformen umfasst der Gate-Stapel 205 eine Fuge 701 oder eine Lücke in dem Material des Gate-Stapels 205, anstatt dass sie einen fugenlosen Gate-Stapel 205 haben. Die Fuge 701 wird während des Ablagerungsprozesses des dritten metallischen Materials 217 innerhalb des Gate-Stapels 205 gebildet, wenn die Gate Breite klein für ein Bauteil mit kurzem Kanal ist und ein ungleichmäßiger Ablagerungsprozess verwendet wird. In einer bestimmten Ausführungsform, um das Bilden der Fuge 701 zu erhalten, wird ein ungleichmäßiger Ablagerungsprozess wie chemische Gasphasenabscheidung oder physische Gasphasenabscheidung auf einem Bauteil verwendet, wobei die Gate Breite kleiner oder gleich 15 nm ist.
  • 8A-8B veranschaulichen weitere Ausführungsformen, in welchen die Form der Oberfläche des ersten Kontakts 401, wie zuvor beschrieben, abweichend von einer ebenen Form angepasst ist. In der Ausführungsform, welche in 8A veranschaulicht ist, ist die Oberfläche des ersten Kontakts 401 so angepasst, dass die Oberfläche des ersten Kontakts 401 eine konkave Form hat. In einer Ausführungsform kann die Oberfläche des ersten Kontakts 401 über eine vierte Entfernung D4 zwischen etwa 1 nm und etwa 10 nm abfallen. Jede geeignete Entfernung kann jedoch verwendet werden.
  • Um die konkave Form des ersten Kontakts 401 zu erhalten, kann der Ebnungsprozess, welcher zuvor mit Bezug auf 4 beschrieben wurde, verändert werden. Insbesondere kann in einer Ausführungsform, in welcher der Ebnungsprozess ein chemisch-mechanisches Polieren ist, welches eine Poliermittel-Suspension verwendet, eine Poliermittel-Suspension ausgewählt werden, welche vorzugsweise hinsichtlich des Materials des ersten Kontakts 401 (z.B. Wolfram) selektiv ist, sodass das Material des ersten Kontakts 401 eine höhere Ätzrate hat. Mit einer solchen hohen Ätzrate wird das Material des ersten Kontakts 101 konkav gemacht, wodurch das Material des ersten Kontakts 401 in eine konkave Form zurückgesetzt wird.
  • 8B veranschaulicht eine weitere Ausführungsform, in welcher die Oberfläche des ersten Kontakts 401 angepasst wird, sodass sie eine konvexe Form hat, anstatt dass sie angepasst wird, sodass sie eine konkave Form hat. In dieser Ausführungsform kann die Oberfläche des ersten Kontakts 401 nach oben herausragen, so das eine mittige Höhe des ersten Kontakts 401 um eine fünfte Entfernung Ds, welche größer als etwa 1 nm ist, höher als eine periphere Höhe des ersten Kontakts 401 ist. Jedoch kann jede geeignete Entfernung verwendet werden.
  • Um die konvexe Form des ersten Kontakts 401 zu erhalten, kann der Ebnungsprozess, welcher zuvor mit Bezug auf 4 beschrieben wurde, verändert werden. Insbesondere kann in einer Ausführungsform, in welcher der Ebnungsprozess ein chemisch-mechanisches Polieren ist, welches eine Poliermittel-Suspension verwendet, die Poliermittel-Suspension so gewählt werden, dass das Material des ersten Kontakts 101 langsam entfernt wird. Mit einer solchen langsameren Entfernung des Materials des ersten Kontakts 401 wird das Material des ersten Kontakts 401 mit einer langsameren Rate entfernt werden und führt dazu, dass das Material des ersten Kontakts 401 in der konvexen Form ausgebildet wird.
  • In einer anderen Ausführungsform kann die Form der Oberfläche des ersten Kontakts 401 angepasst werden, indem nicht die Poliermittel-Suspension angepasst wird, sondern indem der erste Abstand P1 zwischen den Gate-Stapeln 205 verändert wird. In einer Ausführungsform, in welche die konkave Form aus 8A gewünscht ist, kann der erste Abstand P1 so gebildet werden, dass er größer als etwa 80 nm ist. In einer Ausführungsform, in welcher die konvexe Form aus 8B gewünscht ist, kann der erste Abstand P1 so verändert werden, dass er kleiner als 30 nm ist. Schließlich kann, wenn es gewünscht ist, dass die Oberfläche des ersten Kontakts 401 eben ist, der erste Abstand P1 angepasst werden, sodass er zwischen etwa 30 nm und etwa 80 nm ist.
  • 9A-9C veranschaulichen jeweils weitere Ausführungsformen, welche den Ausführungsformen ähnlich sind, die in 8A-8C beschrieben wurden. In den Ausführungsformen, die in 9A-9C veranschaulicht wurden, ist der Gate-Stapel 205 jedoch so ausgebildet, dass er die Fugen 701 umfasst, wie zuvor mit Bezug auf 7A-7C ausgeführt wurde.
  • 10A-10B veranschaulichen Ausführungsformen, in welchen der erste Kontakt 401 mit vertikalen oder im Wesentlichen vertikalen Seitenwänden gebildet wird. In dieser Ausführungsform kann der erste Kontakt 401 eine konstante Breite, wie eine sechste Breite W6, zwischen etwa 5 nm und etwa 40 nm haben, wie etwa 20 nm. Jede geeignete Breite kann jedoch verwendet werden.
  • Um die Seitenwände des ersten Kontakts 401 so zu bilden, dass sie vertikal oder im Wesentlichen vertikal sind, können die Prozessbedingungen des ersten Ätzprozesses 303 (zuvor beschrieben mit Bezug auf 3) angepasst werden. In einer bestimmten Ausführungsform können die Bias-Spannung und der Druck des ersten Ätzprozess 303 angepasst werden, sodass sie eine hohe Bias-Spannung und ein niedriger Druck sind. Eine solche hohe Bias-Spannung und niedriger Druck führen dazu, dass die Seitenwände des ersten Kontakts 101 vertikal oder im Wesentlichen vertikal sind. Jeder geeignete Prozess, um die Seitenwände so zu bilden, dass sie vertikal sind, kann jedoch verwendet werden.
  • 10B veranschaulicht einer Ausführungsform ähnlich der Ausführungsform, welche zuvor mit Bezug auf 10A beschrieben wurde. Zum Beispiel kann die Ausführungsform, welche in 10B veranschaulicht ist, beinhalten, dass der erste Kontakt 401 vertikale oder im Wesentlichen vertikale Seitenwände hat. In dieser Ausführungsform können die Gate-Stapel 205 jedoch zusätzlich Lücken 701 umfassen, wie zuvor mit Bezug auf 7A-7C beschrieben wurde.
  • Indem die Strukturen unter Verwendung der Ausführungsformen, welche hier beschrieben wurden, gebildet werden, können ein besseres Prozessfenster und Prozesskontrolle in einem FinFET-Prozess erreicht werden. Dies erlaubt einen kleineren Abstand und eine höhere Ausbeute.
  • In einer charakteristischen Ausführungsform umfasst ein Halbleiterbauteil (z.B. ein FinFET): einen ersten leitenden Kontakt, welcher über einem Substrat angeordnet ist, wobei der erste leitende Kontakt eine oberste Fläche umfasst, welche eine erste laterale Breite hat; und ein zweiten leitenden Kontakt über dem ersten leitenden Kontakt, wobei der zweite leitende Kontakt einen unteren Teil umfasst, welcher eine zweite laterale Breite hat, wobei die erste laterale Breite größer als die zweite laterale Breite ist. Der erste leitende Kontakt ist lateral benachbart zu einer Gate-Struktur angeordnet und der zweite leitende Kontakt ist auf einer Ebene über der Gate-Struktur angeordnet. Das Halbleiterbauteil kann zusätzlich umfassen: eine erste leitende Durchkontaktierung, welche bis zu einem Teil einer Oberfläche der Gate-Struktur führt und diese kontaktiert; und eine zweite leitende Durchkontaktierung, welche bis zu einem Teil einer Oberfläche des zweiten leitenden Kontakts führt und diese kontaktiert. Ein unterster Teil der zweiten leitenden Durchkontaktierung kann auf einer Ebene über einem untersten Teil der ersten leitenden Durchkontaktierung angeordnet sein. Das Halbleiterbauteil kann zusätzlich eine Ätzstopschicht umfassen, welche auf einer Ebene über der Gate-Struktur angeordnet ist. Der zweite leitende Kontakt durchdringt die Ätzstopschicht. Der erste leitende Kontakt und der zweite leitende Kontakt können konische Seitenwand-Profile haben. Der zweite leitende Kontakt kann eine unterste Fläche haben, welche unterhalb einer obersten Fläche des ersten leitenden Kontakts angeordnet ist. Die oberste Fläche des ersten leitenden Kontakts kann in eine Richtung weg von dem Substrat überstehen. Eine größte vertikale Höhe des ersten leitenden Kontakts ist größer als eine Vektorprojektion einer vertikalen Entfernung einer Seitenwand des ersten leitenden Kontakts. Eine Entfernung zwischen der untersten Fläche des zweiten leitenden Kontakts und der obersten Fläche des ersten leitenden Kontakts kann kleiner als etwa 1,0 nm sein. Das Halbleiterbauteil kann zusätzlich einen Silizid-Bereich umfassen, welcher zwischen einer untersten Fläche des ersten leitenden Kontakts und einem Source/Drain-Bereich angeordnet ist.
  • In einer anderen charakteristischen Ausführungsform umfasst ein Halbleiterbauteil ein erstes isolierendes Material, welches über einem Substrat angeordnet ist, und einen ersten leitenden Kontakt, welcher in dem ersten isolierenden Material angeordnet ist. Der erste leitende Kontakt hat eine überstehende oberste Fläche, eine erste Höhe entlang einer Mittelachse des ersten leitenden Kontakts und eine zweite Höhe entlang einer vertikalen Vektorprojektion einer Seitenwand des ersten leitenden Kontakts. Die erste Höhe ist größer als die zweite Höhe. Ein zweites isolierendes Material ist über dem ersten isolierenden Material angeordnet, und ein zweiter leitender Kontakt ist in dem zweiten isolierenden Material. Der zweite leitende Kontakt ist über und zumindest teilweise in dem ersten leitenden Kontakt angeordnet. Der erste leitende Kontakt kann lateral benachbart zu einer FinFET-Gate-Struktur angeordnet sein und der zweite leitende Kontakt kann in einer Ebene über der FinFET-Gate-Struktur angeordnet sein. Das Halbleiterbauteil kann zusätzlich umfassen: eine erste leitende Durchkontaktierung, welche bis zumindest einem Teil einer Oberfläche der FinFET-Gate-Struktur reicht und diese kontaktiert, und eine zweite Durchkontaktierung, welche bis zumindest einem Teil einer Oberfläche des zweiten leitenden Kontakts reicht und diesen kontaktiert. Ein unterster Teil der zweiten leitenden Durchkontaktierung kann in einer Ebene unter der überstehenden obersten Fläche der ersten leitenden Durchkontaktierung angeordnet sein. Das Halbleiterbauteil kann zusätzlich eine Ätzstopschicht umfassen, welche in einer Ebene über der FinFET-Gate-Struktur angeordnet ist. Der zweite leitende Kontakt durchdringt die Ätzstopschicht. Der erste leitende Kontakt und der zweite leitende Kontakt haben konische Seitenwand-Profile. Eine Entfernung zwischen einer untersten Fläche des zweiten leitenden Kontakts und der überstehenden obersten Fläche des ersten leitenden Kontakts kann kleiner als etwa 1,0 nm sein.
  • In einer weiteren charakteristischen Ausführungsform beginnt ein Verfahren, um ein Halbleiterbauteil (z. B. einen FinFET) herzustellen, mit einem Schritt des Ablagerns eines ersten isolierenden Materials über einem Substrat. Ein erster leitender Kontakt wird in dem ersten isolierenden Material gebildet. Der erste leitende Kontakt hat eine überstehende oberste Fläche. Eine erste Höhe entlang einer Mittelachse des ersten leitenden Kontakts ist größer als eine zweite Höhe entlang einer vertikalen Vektorprojektion einer Seitenwand des ersten leitenden Kontakts. Ein zweites isolierendes Material wird über dem ersten isolierenden Material abgelagert. Ein zweiter leitender Kontakt wird in dem zweiten isolierenden Material gebildet. Der zweite leitende Kontakt wird über und zumindest teilweise in dem ersten leitenden Kontakt angeordnet, wobei eine Entfernung zwischen einer untersten Fläche des zweiten leitenden Kontakts und einer obersten Fläche des ersten leitenden Kontakts kleiner als etwa 1,0 nm ist. Das Verfahren kann zusätzlich den Schritt des Wachsens eines epitaktischen Bereiches über dem Substrat umfassen, bevor das erste isolierende Material abgelagert wird. Das Verfahren kann zusätzlich einen Schritt eines Bildens eines Silizid-Bereichs umfassen, welcher zwischen dem ersten leitenden Kontakt und dem epitaktischen Bereich angeordnet ist. Das Verfahren kann zusätzlich ein Schritt des Bildens eine Ätzstopschicht umfassen, welche zwischen dem ersten isolierenden Material und dem zweiten isolierenden Material angeordnet ist, wobei der zweite leitende Kontakt einen Teil der Ätzstopschicht durchdringt, welcher über dem ersten leitenden Kontakt liegt.

Claims (20)

  1. Halbleiterbauteil (100), welches umfasst: einen ersten leitenden Kontakt (401), welcher über einem Substrat (101) angeordnet ist, wobei der erste leitende Kontakt (401) eine oberste Fläche mit einer ersten lateralen Breite (W1) umfasst; und einen zweiten leitenden Kontakt (501) über dem ersten leitenden Kontakt (401), wobei der zweite leitende Kontakt (501) einen unteren Abschnitt mit einer zweiten lateralen Breite (W3) umfasst, und wobei die erste laterale Breite (W1) größer als die zweite laterale Breite (W3) ist, wobei der zweite leitende Kontakt eine unterste Fläche hat, welche vollständig unterhalb der obersten Fläche des ersten Kontakts (401) angeordnet ist, und wobei eine Entfernung (D3) zwischen der untersten Fläche des zweiten leitenden Kontakts (501) und der obersten Fläche des ersten leitenden Kontakts (401) im Bereich zwischen 2,0 nm und 20 nm liegt.
  2. Halbleiterbauteil (100) nach Anspruch 1, wobei der erste leitende Kontakt (401) lateral benachbart zu einer Gate-Struktur (203) angeordnet ist, und wobei der zweite leitende Kontakt (501) auf einer Ebene über der Gate-Struktur (205) angeordnet ist.
  3. Halbleiterbauteil (100) nach Anspruch 2, welches weiterhin eine Lücke (701) in der Gate-Struktur umfasst.
  4. Halbleiterbauteil (100) nachAnspruch 2 oder 3, welches zusätzlich eine Ätzstoppschicht (402) umfasst, welche auf einer Ebene über der Gate-Struktur (205) angeordnet ist, wobei der zweite leitende Kontakt (501) die Ätzstoppschicht (402) durchdringt.
  5. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei der erste leitende Kontakt (401) und der zweite leitende Kontakt (501) konische Seitenwand-Profile aufweisen.
  6. Halbleiterbauteil (100) nach einem der vorhergehenden Ansprüche, wobei die Entfernung (D3) zwischen der untersten Fläche des zweiten leitenden Kontakts (501) und der obersten Fläche des ersten leitenden Kontakts (401) im Bereich zwischen 5,0 nm und 10 nm liegt.
  7. Halbleiterbauteil (100) nach Anspruch 6, wobei die oberste Fläche des ersten leitenden Kontakts (401) in einer Richtung weg von dem Substrat (102) übersteht.
  8. Halbleiterbauteil (100) nach Anspruch 6 oder 7, wobei eine größte vertikale Höhe des ersten leitenden Kontakts (401) größer als eine Vektorprojektion einer vertikalen Entfernung einer Seitenwand des ersten leitenden Kontakts (401) ist.
  9. Halbleiterbauteil (100) nach einem der Ansprüche 6 bis 8, wobei die Entfernung (D3) zwischen der untersten Fläche des zweiten leitenden Kontakts (501) und der obersten Fläche des ersten leitenden Kontakts (401) etwa 10 nm ist.
  10. Halbleiterbauteil (100) nach einem der vorhergehenden Ansprüche, welches zusätzlich einen Silizid-Bereich umfasst, welcher zwischen einer untersten Fläche des ersten leitenden Kontakts (401) und einem Source/Drain-Bereich (201) liegt.
  11. Halbleiterbauteil (100), welches umfasst: ein erstes isolierendes Material (203), welches über einem Substrat (101) angeordnet ist; einen ersten leitenden Kontakt (401), welcher in dem ersten isolierenden Material (203) angeordnet ist, wobei der erste leitende Kontakt (401) eine überstehende oberste Fläche umfasst, der erste leitende Kontakt (401) eine erste Höhe entlang einer Mittelachse des ersten leitenden Kontakts (401) hat und der erste leitende Kontakt (401) eine zweite Höhe entlang einer vertikalen Vektorprojektion einer Seitenwand des ersten leitenden Kontakts (401) hat, wobei die erste Höhe größer als die zweite Höhe ist; ein zweites isolierendes Material (405), welches über dem ersten isolierenden Material (203) angeordnet ist; und einen zweiten leitenden Kontakt (501) in dem zweiten isolierenden Material (405), wobei der zweite leitende Kontakt (501) eine unterste Fläche hat, welche vollständig unterhalb der obersten Fläche des ersten Kontakts (401) angeordnet ist, und wobei eine Entfernung (D3) zwischen der untersten Fläche des zweiten leitenden Kontakts (501) und der obersten Fläche des ersten leitenden Kontakts (401) im Bereich zwischen 2,0 nm und 20 nm liegt.
  12. Halbleiterbauteil nach Anspruch 11, wobei der erste leitende Kontakt (401) lateral zu einer FinFET-Gate-Struktur (205) benachbart ist und wobei der zweite leitende Kontakt (501) auf einer Ebene über der FinFET-Gate-Struktur (205) angeordnet ist.
  13. Halbleiterbauteil nach Anspruch 12, welches zusätzlich eine Lücke (701) in der FinFET-Gate-Struktur (205) umfasst.
  14. Halbleiterbauteil nach Anspruch 12 oder 13, welches zusätzlich eine Ätzstoppschicht (403) umfasst, welche in einer Ebene über der FinFET-Gate-Struktur (205) angeordnet ist, wobei der zweite leitende Kontakt (501) die Ätzstoppschicht (403) durchdringt.
  15. Halbleiterbauteil nach einem der Ansprüche 11 bis 14, wobei der erste leitende Kontakt (401) und der zweite leitende Kontakt (501) konische Seitenwand-Profile haben.
  16. Halbleiterbauteil nach einem der Ansprüche 11 bis 15, wobei die Entfernung (D3) zwischen der untersten Fläche des zweiten leitenden Kontakts (501) und der überstehenden obersten Fläche des ersten leitenden Kontakts (401) etwa 10 nm ist.
  17. Verfahren, welches umfasst: Ablagern eines ersten isolierenden Materials (203) über einem Substrat (101); Bilden eines ersten leitenden Kontakts (401) in dem ersten isolierenden Material (203), wobei der erste leitende Kontakt (401) eine überstehende oberste Fläche umfasst, der erste leitende Kontakt (401) eine erste Höhe entlang einer Mittelachse des ersten leitenden Kontakts (401) hat und der erste leitende Kontakt (401) eine zweite Höhe entlang einer vertikalen Vektorprojektion einer Seitenwand des ersten leitenden Kontakts (401) hat, wobei die erste Höhe größer als die zweite Höhe ist; Ablagern eines zweiten isolierenden Materials (405) über dem ersten isolierenden Material (203); und Bilden eines zweiten leitenden Kontakts (501) in dem zweiten isolierenden Material (405), wobei der zweite leitende Kontakt eine unterste Fläche hat, welche vollständig unterhalb der obersten Fläche des ersten Kontakts (401) angeordnet ist, und wobei eine Entfernung (D3) zwischen der untersten Fläche des zweiten leitenden Kontakts (501) und der obersten Fläche des ersten leitenden Kontakts (401) im Bereich zwischen 2,0 nm und 20 nm liegt.
  18. Verfahren nach Anspruch 17, welches zusätzlich das Wachsen eines epitaktischen Bereichs (201) über dem Substrat (302) umfasst, bevor das erste isolierende Material (203) abgelagert wird.
  19. Verfahren nach Anspruch 18, welches zusätzlich das Bilden eines Silizid-Bereichs zwischen dem ersten leitenden Kontakt (401) und dem epitaktischen Bereich (201) umfasst.
  20. Verfahren nach einem der Ansprüche 17 bis 19, welches zusätzlich das Bilden einer Ätzstoppschicht (402) zwischen dem ersten isolierenden Material (203) und dem zweiten isolierenden Material (405) umfasst, wobei der zweite leitende Kontakt (501) einen Abschnitt der Ätzstoppschicht (402) durchdringt, welcher über dem ersten leitenden Kontakt (401) liegt.
DE102017100414.9A 2016-08-03 2017-01-11 Halbleiterbauteil und verfahren Active DE102017100414B4 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201662370583P 2016-08-03 2016-08-03
US62/370,583 2016-08-03
US201662405737P 2016-10-07 2016-10-07
US62/405,737 2016-10-07
US15/394,003 US9991205B2 (en) 2016-08-03 2016-12-29 Semiconductor device and method
US15/394,003 2016-12-29

Publications (2)

Publication Number Publication Date
DE102017100414A1 DE102017100414A1 (de) 2018-02-08
DE102017100414B4 true DE102017100414B4 (de) 2022-03-17

Family

ID=60996740

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017100414.9A Active DE102017100414B4 (de) 2016-08-03 2017-01-11 Halbleiterbauteil und verfahren

Country Status (1)

Country Link
DE (1) DE102017100414B4 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110024907A1 (en) 2009-07-29 2011-02-03 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110024907A1 (en) 2009-07-29 2011-02-03 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
DE102017100414A1 (de) 2018-02-08

Similar Documents

Publication Publication Date Title
DE102017119616B4 (de) Abstandshalter für Nanodraht-basierte integrierte Schaltungsvorrichtung und Herstellungsverfahren
DE102017123950B4 (de) Finfet-bauelement und verfahren zur herstellung desselben
DE102017128255B4 (de) Halbleitervorrichtung und Verfahren
DE102019117191A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102020121641B3 (de) Rückseitendurchkontaktierungen in halbleitervorrichtungen
DE102015113184A1 (de) Behandlung vor der Abscheidung und Atomlagenabscheidungs- (ALD) -Prozess und dabei gebildete Strukturen
DE102018111381A1 (de) Selektive NFET/PFET-Auskehlung von Source/Drain-Bereichen
DE102017117793B4 (de) Verfahren zur Herstellung von Multi-Gate-Transistoren und resultierende Strukturen
DE102017124226B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019116036B4 (de) Halbleitervorrichtung und verfahren
DE102020104621A1 (de) Halbleitervorrichtung mit einem cut-metallgate und ein herstellungsverfahren
DE102020119099B4 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102017123359B4 (de) Finnen-feldeffekttransistor-bauelement und verfahren
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102020114655B4 (de) Finnen-feldeffekttransistorvorrichtung mit kontaktstopfen mit einspringendem profil und verfahren zu dessen herstellung
DE102018108598A1 (de) Halbleiterbauelement und Verfahren
DE102020129746A1 (de) Source/drain-kontakte und verfahren zu ihrer bildung
DE102017126435B4 (de) Fin-feldeffekttransistorvorrichtung und verfahren
DE102017127658B4 (de) Halbleitervorrichtung und verfahren
DE102023101602A1 (de) Metallgatestruktur und verfahren zu deren herstellung
DE102019101165A1 (de) Gate-abstandshalterstruktur und verfahren zu deren herstellung
DE102019128469B4 (de) Finnenfeldeffekttransistorbauelement und verfahren zu dessen herstellung
DE102018124815B4 (de) FIN-Feldeffekttransistorbauteil und Verfahren
DE102017100414B4 (de) Halbleiterbauteil und verfahren
DE102020120658A1 (de) Transistorgates und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final