DE102019101142B4 - Verfahren zum Herstellen einer mehrschichtigen monokristallinen Siliziumfolie - Google Patents

Verfahren zum Herstellen einer mehrschichtigen monokristallinen Siliziumfolie Download PDF

Info

Publication number
DE102019101142B4
DE102019101142B4 DE102019101142.6A DE102019101142A DE102019101142B4 DE 102019101142 B4 DE102019101142 B4 DE 102019101142B4 DE 102019101142 A DE102019101142 A DE 102019101142A DE 102019101142 B4 DE102019101142 B4 DE 102019101142B4
Authority
DE
Germany
Prior art keywords
silicon wafer
multilayer
monocrystalline silicon
bonded
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019101142.6A
Other languages
English (en)
Other versions
DE102019101142A1 (de
Inventor
Qisen DANG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenyang Silicon Tech Co Ltd
SHENYANG SILICON TECHNOLOGY Co Ltd
Original Assignee
Shenyang Silicon Tech Co Ltd
SHENYANG SILICON TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenyang Silicon Tech Co Ltd, SHENYANG SILICON TECHNOLOGY Co Ltd filed Critical Shenyang Silicon Tech Co Ltd
Publication of DE102019101142A1 publication Critical patent/DE102019101142A1/de
Application granted granted Critical
Publication of DE102019101142B4 publication Critical patent/DE102019101142B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Verfahren zum Herstellen eines mehrschichtigen monokristallinen Siliziumwafers, bei welchem mehrere Siliziumschichten direkt aneinander gebondet sind, dadurch gekennzeichnet, dass der Reihe nach die folgenden Vorgänge ausgeführt werden:(1) Wählen von zwei Siliziumwafern Si-1, Si-2, Reinigen ihrer Oberfläche mittels eines herkömmlichen Nasswaschverfahrens, Behandeln der Oberfläche mittels eines Plasma-Aktivierungsverfahrens bei einem Unterdruck von geringer als 133 Pa für 5 s bis 20 s, um die Vorbondkraft beim Bonden zu verstärken, Ausführen eines Vorbond-Vorgangs für die beiden Siliziumwafer, um vorgebondete Siliziumwafer zu erhalten,(2) Erwärmen der vorgebondeten Siliziumwafer von der Raumtemperatur bis zu einer konstanten Temperatur von 200 °C bis 300 °C mit einer Rate von 5 °C/min bis 10 °C/min und Glühen für 6 bis 10 Stunden bei dieser Temperatur, um einen gebondeten Wafer aus Si-1, Si-2 zu erhalten,(3) Dünnen der von Si-2 gebildeten Schicht des im Schritt (2) geformten Wafers bis zu einer erwünschten Dicke durch Grobschleifen, Feinschleifen und Polieren, wobei die verbleibende Dicke von Si-2 auf der obersten Schicht zwischen 2 µm bis 100 µm liegen soll, um eine erste SOI-Siliziumwaferstruktur zu erhalten,(4) Wiederholen der Schritte (1) bis (3), wobei die im Schritt (3) erhaltene erste SOI-Siliziumwaferstruktur in ihrer Gesamtheit als Si-1 verwendet wird, und wobei ein weiterer Siliziumwafer Si-3 bereitgestellt wird, der in der Wiederholung als Si-2 fungiert, um einen mehrschichtigen SOI-Siliziumwafer mit Si-1/Si-2/Si-3 zu erhalten,(5) Wiederholen des Schritts (4), um einen mehrschichtigen SOI-Siliziumwafer mit einer erwünschten Schichtanzahl (Si-1/Si-2/.../Si-n) zu erhalten.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft das Gebiet der Herstellung eines mehrschichtigen monokristallinen Siliziumwafers und stellt insbesondere ein Verfahren zum Herstellen eines mehrschichtigen monokristallinen Siliziumwafers bereit.
  • STAND DER TECHNIK
  • Aus der Druckschrift US 2015/0115480 A1 sind Verfahren zur Waferbearbeitung bekannt und im Speziellen ein Verfahren zur Fertigung von einen hohen Widerstand aufweisenden Substrat-Wafern, die eine mehrlagige Ladungsfallenschicht aufweisen, wobei sich die mehrlagige Ladungsfallenschicht aus mehreren, mittels Gasphasenabscheidung erzeugten polykristallinen oder amorphen Dünnfilmen (z.B. Siliziumdünnfilmen) zusammensetzt, die durch Passivierungsschichten voneinander getrennt sind. Darüber hinaus ist ein Verfahren zur Fertigung einer SOI-Siliziumwaferstruktur aus einem Donor-Wafer und einem Substrat-Wafer beschrieben, wobei der Substrat-Wafer ein nach dem beschriebenen Verfahren vorgefertigter Wafer mit einer mehrlagigen Ladungsfallenschicht ist.
  • Im Stand der Technik offenbaren die chinesischen Patentanmeldungsveröffentlichungen CN 106409649 A und CN 106409650 A ferner jeweils ein Verfahren zum Herstellen mehrschichtiger monokristalliner Siliziumwaferstrukturen, wobei jedoch eine komplizierte Bedienung zu erwarten und die damit erzielte technische Auswirkung nicht zufriedenstellend ist. Zahlreiche technische Probleme bleiben ungelöst. Beispielsweise besteht zwischen einzelnen Schichten eines mehrschichtigen monokristallinen Siliziumwaferprodukts ein offensichtlicher Widerstands-Übergangsbereich.
  • Daher ist ein mehrschichtiger monokristalliner Siliziumwafer mit ausgezeichneter technischer Wirkung dringend erwünscht.
  • OFFENBARUNG DER ERFINDUNG
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen mehrschichtigen monokristallinen Siliziumwafer mit ausgezeichneter technischer Auswirkung bereitzustellen.
  • Erfindungsgemäß wird die Aufgabe durch ein Verfahren zum Herstellen eines mehrschichtigen monokristallinen Siliziumwafers mit den Merkmalen nach Anspruch 1 gelöst, bei welchem der Reihe nach die folgenden Vorgänge ausgeführt werden:
    • (1) Wählen von zwei Siliziumwafern Si-1, Si-2, Reinigen ihrer Oberfläche mittels eines herkömmlichen Nasswaschverfahrens, Behandeln der Oberfläche mittels eines Plasma-Aktivierungsverfahrens unter Vakuumbedingungen (bei einem Unterdruck von geringer als 1 Torr (133 Pa)) für 5 s bis 20 s, um die Vorbondkraft beim Bonden zu verstärken, Ausführen eines Vorbond-Vorgangs,
    • (2) Erwärmen der vorgebondeten Siliziumwafer von der Raumtemperatur bis zu einer konstanten Temperatur von 200 °C bis 300 °C mit einer Rate von 5 °C/min bis 10 °C/min und Glühen für 6 bis 10 Stunden bei dieser Temperatur, wobei bei dieser Temperatur die Bildung eines Übergangsbereichs vermieden und zudem auch die beiden Siliziumwafer völlig miteinander gebondet werden können,
    • (3) Dünnen von Si-2 bis zu einer erwünschten Dicke durch Grobschleifen, Feinschleifen und Polieren der durch Glühen im Schritt (2) erhaltenen gebondeten Wafer, wobei die verbleibende Dicke von Si-2 auf der obersten Schicht zwischen 2 bis 100 µm liegen soll,
    • (4) Wiederholen der Schritte (1) bis (3) unter Verwendung des im Schritt (3) erhaltenen SOI-Siliziumwafers als ein Ganzes Si-1 und eines anderen Siliziumwafers Si-3 als Si-2, um einen mehrschichtigen SOI-Siliziumwafer mit Si-1/Si-2/Si-3 zu erhalten,
    • (5) Wiederholen des Schritts (4), um einen mehrschichtigen SOI-Siliziumwafer mit einer erwünschten Schichtanzahl (Si-1/Si-2/.../Si-n) zu erhalten.
  • Konkret werden der im Schritt (4) erhaltene mehrschichtige SOI-Siliziumwafer als Si-1 und ein anderer Siliziumwafer als Si-2 verwendet und die Schritte (1) bis (3) wiederholt. Der Vorgang wird wiederholt, bis die erwünschte Schichtanzahl erreicht wird.
  • Bemerkung: (1) Bei der Herstellung eines mehrschichtigen monokristallinen Siliziumwafers liegt die maximale Temperatur bei 300 °C, wobei bei dieser Temperatur der erhaltene mehrschichtige SOI-Siliziumwafer an der Schnittstelle keinen offensichtlichen Übergangsbereich aufweist. (2) Hinsichtlich des gewählten Siliziumwafers liegt keine konkrete Anforderung vor, wobei in der Regel der spezifische elektrische Widerstand oder die Dotierungsart zweier benachbarter Schichten voneinander abweichen. Beispielsweise handelt es sich bei Si-1 um einen stark dotierten Wafer und bei Si-2 um einen schwach dotierten Wafer. Alternativ dazu handelt es sich bei Si-1 um einen Siliziumwafer Typ P und bei Si-2 um einen Siliziumwafer Typ N. (3) Die oberste Schicht wird durch Grobschleifen, Feinschleifen und Polieren gedünnt, so dass die Dicke auf einen Wert zwischen 2 µm und 100 µm eingestellt werden kann. Bei epitaktischem Wachstum an Si-1 ist in der Regel eine dicke Si-Folie schwierig zu erhalten, während erfindungsgemäß der neue Siliziumwafer auf einfache Weise bis zu einer Dicke von 70/60/50 µm gedünnt werden kann.
  • Das Verfahren zum Herstellen eines mehrschichtigen monokristallinen Siliziumwafers umfasst vorzugsweise ferner Folgendes:
    • Bei dem Verfahren wird der Siliziumwafer konkret derart bis zu der erwünschten Dicke gedünnt, dass zunächst ein Grobschleifen, dann ein Feinschleifen und danach ein chemisches und mechanisches Polieren erfolgen, wobei dazu beispielsweise eine Schleif- und Poliermaschine mit der Typnummer 8761, hergestellt von der Firma Disco, verwendet wird, wobei diese Schleif- und Poliermaschine ein Online-Messgerät aufweist und die Dicke auf den gewünschten Wert (2 µm bis 100 µm) reduzieren kann.
  • Unter Verwendung eines Plasma-Aktivierungsverfahrens wird die Oberfläche des Siliziumwafers behandelt, um die Vorbondkraft beim Bonden und die schließlich erzeugte Bondkraft zu verstärken, wobei zwei gereinigte zu bondende Siliziumwafer gewählt werden und die zu bondende Oberfläche aufeinander ausgerichtet wird, wobei in einer Vakuumumgebung (bei niedrigem Vakuum) ein Vorbond-Vorgang erfolgt.
  • Vor Behandeln der Oberfläche des Siliziumwafers mittels eines Plasma-Aktivierungsverfahrens zum Erhöhen der Vorbondkraft beim Bonden wird die Oberfläche des Siliziumwafers mittels eines Nassverfahrens gereinigt und ein herkömmlicher Reinigungsvorgang umfasst der Reihe nach Folgendes: Reinigen mit einer chemischen Flüssigkeit SC1, Reinigen mit H2O, Reinigen mit einer chemischen Flüssigkeit SC2 und Reinigen mit H2O, wobei sich die verwendete chemische Flüssigkeit SC1 wie folgt zusammensetzt: NH4OH:H2O2:H2O=1:5:40, während sich die verwendete chemische Flüssigkeit SC2 wie folgt zusammensetzt: HCl:H2O2:H2O =1:2:20, wobei es sich bei H2O um deionisiertes Wasser handelt.
  • Die beiden gebondeten Siliziumwafer werden als ein Ganzes angesehen und ein anderer Siliziumwafer wird gewählt, wobei die Oberfläche der beiden Bauteile mittels eines Nassverfahrens gereinigt wird und danach eine Plasma-Aktivierung erfolgt, wonach die zu bondende Oberfläche der beiden Bauteile aufeinander ausgerichtet wird und ein Vorbond-Vorgang in einer Vakuumumgebung erfolgt, wobei sich die gebondeten Wafer nach dem Vorbond-Vorgang einem Glühvorgang für 6 bis 10 Stunden bei einer Temperatur von 200 °C bis 300 °C unterziehen, um die beiden Siliziumwafer völlig miteinander zu bonden, wobei ein Dünnen durch Grobschleifen, Feinschleifen und chemisches sowie mechanisches Polieren erfolgt, um eine Siliziumschicht mit einer erwünschten Dicke zu erhalten.
  • Der mehrschichtige monokristalline Siliziumwafer weist eine Schichtanzahl von 2 bis 5 auf. Die Schichtanzahl wird hier als bevorzugtes Beispiel angegeben und bei der vorstehenden Erläuterung ist bereits die Schichtanzahl von 2 und 3 umfasst. Die Schichtanzahl kann insbesondere bei 4 bis 30 oder mehr liegen. Wenn eine Anforderung an die Dicke einzelner Schichten vorliegt, kann diese auch ausführlich festgelegt werden.
  • Zwei monokristalline Siliziumwafer werden bereitgestellt, wobei der monokristalline Siliziumwafer vor dem Bonden die folgenden Anforderungen an geometrische Parameter erfüllt: die Ebenheit TTV<1 µm, SFQR<0,3 µm, die Oberflächenrauheit Rms<0,5 µm, die Dicke liegt zwischen 450 µm und 750 µm, der spezifische elektrische Widerstand liegt zwischen 0,01 Ohm·cm und 1000 Ohm·cm.
  • Konkret stehen TTV für Total Thickness Variation, SFQR für Site Flatness Front Least-Squares Range und Rms für Root Mean Square Roughness.
  • Ferner ist vorzugsweise vorgesehen, dass
    der mehrschichtige monokristalline Siliziumwafer eine Schichtanzahl von 2 bis 5 aufweist,
    zwei monokristalline Siliziumwafer bereitgestellt werden, wobei jeder monokristalline Siliziumwafer die folgenden Anforderungen erfüllt: bei dem Siliziumwafer handelt es sich um einen Siliziumwafer Typ P oder Typ N und zwei benachbarte Schichten weisen unterschiedliche spezifische elektrische Widerstände oder Dotierungsarten auf.
  • Die vorliegende Erfindung zeichnet sich vorteilhafterweise dadurch aus, dass beim Bonden eine große Vorbondkraft zur Verfügung steht und eine ausgezeichnete Bondwirkung erzielt wird, wobei die Schnittstelle keinen offensichtlichen Widerstands-Übergangsbereich aufweist, und wobei eine effektive Steuerung der Dicke einzelner Schichten monokristallinen Siliziums ermöglicht wird, was für eine gute und umfassende technische Wirkung sorgt. Damit werden wesentliche wirtschaftliche und gesellschaftliche Werte geschaffen.
  • Figurenliste
    • 1 zeigt eine schematische Darstellung des erfindungsgemäßen Herstellungsprinzips eines mehrschichtigen monokristallinen Siliziumwafers.
  • AUSFÜHRLICHE BESCHREIBUNG EINES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS
  • Bemerkung für 1:
    • 1) Si-1/Si-2/Si-3/Si-n stehen jeweils für einen monokristallinen Siliziumwafer mit sauberer Oberfläche,
    • 2) Si-1/Si-2/Si-3/Si-n stehen jeweils für einen bis zu einer Zieldicke geschliffenen und polierten Siliziumwafer.
  • Ausführungsbeispiel
  • Bei dem Verfahren zum Herstellen einers mehrschichtigen monokristallinen Siliziumwafers werden der Reihe nach die folgenden Vorgänge ausgeführt:
    • (1) Wählen von zwei Siliziumwafern Si-1, Si-2, Reinigen ihrer Oberfläche mittels eines herkömmlichen Nasswaschverfahrens, Behandeln der Oberfläche mittels eines Plasma-Aktivierungsverfahrens unter Vakuumbedingungen (bei einem Unterdruck von geringer als 133 Pa) für 5 s bis 20 s, um die Vorbondkraft beim Bonden zu verstärken, und Ausführen eines Vorbond-Vorgangs,
    • (2) Erwärmen der vorgebondeten Siliziumwafer von der Raumtemperatur bis zu einer konstanten Temperatur von 200 °C bis 300 °C mit einer Rate von 5 °C/min bis 10 °C/min und Glühen für 6 bis 10 Stunden bei dieser Temperatur, wobei bei dieser Temperatur die Bildung eines Übergangsbereichs vermieden und zudem auch die beiden Siliziumwafer völlig miteinander gebondet werden können,
    • (3) Dünnen von Si-2 bis zu einer erwünschten Dicke durch Grobschleifen, Feinschleifen und Polieren der gebondeten Wafer, wobei die verbleibende Dicke von Si-2 auf der obersten Schicht zwischen 2 µm bis 100 µm liegen soll,
    • (4) Wiederholen der Schritte (1) bis (3) unter Verwendung des im Schritt (3) erhaltenen SOI-Siliziumwafers als ein Ganzes Si-1 und eines anderen Siliziumwafers Si-3 als Si-2, um einen mehrschichtigen SOI-Siliziumwafer mit Si-1/Si-2/Si-3 zu erhalten,
    • (5) Wiederholen des Schritts (4), um einen mehrschichtigen SOI-Siliziumwafer mit einer erwünschten Schichtanzahl (Si-1/Si-2/.../Si-n) zu erhalten.
  • Bemerkung: (1) Bei der Herstellung des mehrschichtigen monokristallinen Siliziumwafers liegt die maximale Temperatur bei 300 °C, wobei diese Temperatur gewährleistet, dass der erhaltene mehrschichtige SOI-Siliziumwafer an der Schnittstelle keinen offensichtlichen Übergangsbereich aufweist. (2) Hinsichtlich der gewählten Siliziumwafer liegt keine konkrete Anforderung vor, wobei in der Regel der spezifische elektrische Widerstand oder die Dotierungsart zweier benachbarter Schichten voneinander abweicht. Beispielsweise handelt es sich bei Si-1 um einen stark dotierten Wafer und bei Si-2 um einen schwach dotierten Wafer. Alternativ dazu handelt es sich bei Si-1 um einen Siliziumwafer Typ P und bei Si-2 um einen Siliziumwafer Typ N. (3) Die oberste Schicht wird durch Grobschleifen, Feinschleifen und Polieren gedünnt, so dass die Dicke auf einen Wert zwischen 2 µm und 100 µm eingestellt werden kann. Bei epitaktischem Wachstum an Si-1 ist in der Regel eine dicke Si-Folie schwierig zu erhalten, während erfindungsgemäß auf einfache Weise eine Dicke von 70/60/50 µm erzielt werden kann.
  • Das Verfahren zum Herstellen eines mehrschichtigen monokristallinen Siliziumwafers umfasst ferner Folgendes:
    • Der Siliziumwafer wird konkret derart bis zu der erwünschten Dicke gedünnt, dass zunächst ein Grobschleifen, dann ein Feinschleifen und danach ein chemisches und mechanisches Polieren erfolgen, wobei dazu beispielsweise eine Schleif- und Poliermaschine mit der Typnummer 8761, hergestellt von der Firma Disco, verwendet wird, welche ein Online-Messgerät aufweist und eine erwünschte Dicke (nämlich 2 mm bis 100 µm) erzielen kann.
  • Unter Verwendung eines Plasma-Aktivierungsverfahrens wird die Oberfläche des Siliziumwafers behandelt, um die Vorbondkraft beim Bonden und die schließlich erzeugte Bondkraft zu verstärken, wobei zwei gereinigte zu bondende Siliziumwafer gewählt werden und die zu bondende Oberfläche aufeinander ausgerichtet wird, wobei in einer Vakuumumgebung (bei niedrigem Vakuum) ein Vorbond-Vorgang erfolgt.
  • Vor Behandeln der Oberfläche des Siliziumwafers mittels eines Plasma-Aktivierungsverfahrens zum Erhöhen der Vorbondkraft beim Bonden wird die Oberfläche des Siliziumwafers mittels eines Nassverfahrens gereinigt, wobei ein herkömmlicher Reinigungsvorgang der Reihe nach Folgendes umfasst: Reinigen mit einer chemischen Flüssigkeit SC1, Reinigen mit H2O, Reinigen mit einer chemischen Flüssigkeit SC2 und Reinigen mit H2O, wobei sich die verwendete chemische Flüssigkeit SC1 wie folgt zusammensetzt: NH4OH:H2O2:H2O=1:5:40, während sich die verwendete chemische Flüssigkeit SC2 wie folgt zusammensetzt: HC1:H2O2:H2O =1:2:20, wobei es sich bei H2O um deionisiertes Wasser handelt.
  • Die beiden gebondeten Siliziumwafer werden als ein Ganzes angesehen und ein weiterer Siliziumwafer wird bereitgestellt, wobei die Oberfläche der beiden Bauteile mittels eines Nassverfahrens gereinigt wird und danach eine Plasma-Aktivierung erfolgt, wonach die zu bondende Oberfläche der beiden Bauteile aufeinander ausgerichtet wird und ein Vorbond-Vorgang in einer Vakuumumgebung erfolgt, wobei sich die gebondeten Wafer nach dem Vorbond-Vorgang einem Glühvorgang für 6 bis 10 Stunden bei einer Temperatur von 200 °C bis 300 °C unterziehen, um die beiden Siliziumwafer völlig miteinander zu bonden, wobei ein Dünnen durch Grobschleifen, Feinschleifen und chemisches sowie mechanisches Polieren erfolgt, um eine weitere Schicht mit einer erwünschten Dicke zu erhalten.
  • Der mehrschichtige monokristalline Siliziumwafer weist eine Schichtanzahl von 2 bis 5 auf.
  • Zwei monokristalline Siliziumwafer werden bereitgestellt, wobei jeder monokristalline Siliziumwafer vor dem Bonden die folgenden Anforderungen an geometrische Parameter erfüllt: die Ebenheit TTV<1 µm, SFQR<0,3 µm, die Oberflächenrauheit Rms<0,5 µm, die Dicke liegt zwischen 450 µm und 750 µm, der spezifische elektrische Widerstand liegt zwischen 0,01 Ohm·cm und 1000 Ohm ·cm. Der monokristalline Siliziumwafer erfüllt die folgenden Anforderungen: bei dem Siliziumwafer handelt es sich um einen Siliziumwafer Typ P oder Typ N und zwei benachbarte Schichten weisen unterschiedliche spezifische elektrische Widerstände oder Dotierungsarten auf.
  • Das vorliegende Ausführungsbeispiel zeichnet sich durch eine große Vorbondkraft beim Bonden und eine ausgezeichnete Bondwirkung aus, wobei die Schnittstelle keinen offensichtlichen Widerstands-Übergangsbereich aufweist, und wobei eine effektive Steuerung der Dicke einzelner Schichten monokristallinen Siliziums ermöglicht wird, was für eine gute und umfassende technische Wirkung sorgt.

Claims (7)

  1. Verfahren zum Herstellen eines mehrschichtigen monokristallinen Siliziumwafers, bei welchem mehrere Siliziumschichten direkt aneinander gebondet sind, dadurch gekennzeichnet, dass der Reihe nach die folgenden Vorgänge ausgeführt werden: (1) Wählen von zwei Siliziumwafern Si-1, Si-2, Reinigen ihrer Oberfläche mittels eines herkömmlichen Nasswaschverfahrens, Behandeln der Oberfläche mittels eines Plasma-Aktivierungsverfahrens bei einem Unterdruck von geringer als 133 Pa für 5 s bis 20 s, um die Vorbondkraft beim Bonden zu verstärken, Ausführen eines Vorbond-Vorgangs für die beiden Siliziumwafer, um vorgebondete Siliziumwafer zu erhalten, (2) Erwärmen der vorgebondeten Siliziumwafer von der Raumtemperatur bis zu einer konstanten Temperatur von 200 °C bis 300 °C mit einer Rate von 5 °C/min bis 10 °C/min und Glühen für 6 bis 10 Stunden bei dieser Temperatur, um einen gebondeten Wafer aus Si-1, Si-2 zu erhalten, (3) Dünnen der von Si-2 gebildeten Schicht des im Schritt (2) geformten Wafers bis zu einer erwünschten Dicke durch Grobschleifen, Feinschleifen und Polieren, wobei die verbleibende Dicke von Si-2 auf der obersten Schicht zwischen 2 µm bis 100 µm liegen soll, um eine erste SOI-Siliziumwaferstruktur zu erhalten, (4) Wiederholen der Schritte (1) bis (3), wobei die im Schritt (3) erhaltene erste SOI-Siliziumwaferstruktur in ihrer Gesamtheit als Si-1 verwendet wird, und wobei ein weiterer Siliziumwafer Si-3 bereitgestellt wird, der in der Wiederholung als Si-2 fungiert, um einen mehrschichtigen SOI-Siliziumwafer mit Si-1/Si-2/Si-3 zu erhalten, (5) Wiederholen des Schritts (4), um einen mehrschichtigen SOI-Siliziumwafer mit einer erwünschten Schichtanzahl (Si-1/Si-2/.../Si-n) zu erhalten.
  2. Verfahren zum Herstellen eines mehrschichtigen monokristallinen Siliziumwafers nach Anspruch 1, dadurch gekennzeichnet, dass im Schritt (3) der Siliziumwafer bis zu einer erwünschten Dicke konkret derart gedünnt wird, dass nach Grobschleifen und anschließendem Feinschleifen ein chemischer und mechanischer Poliervorgang erfolgt.
  3. Verfahren zum Herstellen eines mehrschichtigen monokristallinen Siliziumwafers nach Anspruch 2, dadurch gekennzeichnet, dass unter Verwendung eines Plasma-Aktivierungsverfahrens die Oberfläche des Siliziumwafers behandelt wird, um die Vorbondkraft beim Bonden und die schließlich erzeugte Bondkraft zu verstärken, wobei zwei gereinigte zu bondende Siliziumwafer gewählt werden und die zu bondende Oberfläche aufeinander ausgerichtet wird, wobei in einer Vakuumumgebung ein Vorbond-Vorgang erfolgt.
  4. Verfahren zum Herstellen eines mehrschichtigen monokristallinen Siliziumwafers nach Anspruch 2, dadurch gekennzeichnet, dass vor Behandeln der Oberfläche des Siliziumwafers mittels eines Plasma-Aktivierungsverfahrens zum Erhöhen der Vorbondkraft beim Bonden die Oberfläche des Siliziumwafers mittels eines Nassverfahrens gereinigt wird und ein herkömmlicher Reinigungsvorgang der Reihe nach Folgendes umfasst: Reinigen mit einer chemischen Flüssigkeit SC1, Reinigen mit H2O, Reinigen mit einer chemischen Flüssigkeit SC2 und Reinigen mit H2O, wobei sich die verwendete chemische Flüssigkeit SC1 wie folgt zusammensetzt: NH4OH:H2O2:H2O=1:5:40, während sich die verwendete chemische Flüssigkeit SC2 wie folgt zusammensetzt: HC1:H2O2:H20 =1:2:20, wobei es sich bei H2O um deionisiertes Wasser handelt.
  5. Verfahren zum Herstellen eines mehrschichtigen monokristallinen Siliziumwafers nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die beiden gebondeten Siliziumwafer als ein Ganzes angesehen werden und ein anderer Siliziumwafer gewählt wird, wobei die Oberfläche der beiden Bauteile mittels eines Nassverfahrens gereinigt wird und danach eine Plasma-Aktivierung erfolgt, wonach die zu bondende Oberfläche der beiden Bauteile aufeinander ausgerichtet wird und ein Vorbond-Vorgang in einer Vakuumumgebung erfolgt, wobei sich die gebondeten Wafer nach dem Vorbond-Vorgang einem Glühvorgang für 6 bis 10 Stunden bei einer Temperatur von 200 °C bis 300 °C unterziehen, um die beiden Siliziumwafer völlig miteinander zu bonden, wobei ein Dünnen durch Grobschleifen, Feinschleifen und chemisches sowie mechanisches Polieren erfolgt, um eine Folie mit einer erwünschten Dicke zu erhalten.
  6. Verfahren zum Herstellen eines mehrschichtigen monokristallinen Siliziumwafers nach Anspruch 5, dadurch gekennzeichnet, dass der mehrschichtige monokristalline Siliziumwafer eine Schichtanzahl von 2 bis 30 aufweist, zwei monokristalline Siliziumwafer bereitgestellt werden, wobei die monokristallinen Siliziumwafer die folgenden Anforderungen erfüllen: die Ebenheit TTV<1 µm, SFQR<0,3 µm, die Oberflächenrauheit Rms<0,5 µm, die Dicke liegt zwischen 450 µm und 750 µm und der spezifische elektrische Widerstand liegt zwischen 0,01 Ohm · cm und 1000 Ohm·cm.
  7. Verfahren zum Herstellen eines mehrschichtigen monokristallinen Siliziumwafers nach Anspruch 6, dadurch gekennzeichnet, dass der mehrschichtige monokristalline Siliziumwafer eine Schichtanzahl von 2 bis 5 aufweist, zwei monokristalline Siliziumwafer bereitgestellt werden, wobei der monokristalline Siliziumwafer die folgenden Anforderungen erfüllt: bei dem Siliziumwafer handelt es sich um einen Siliziumwafer Typ P oder Typ N und zwei benachbarte Schichten weisen unterschiedliche spezifische elektrische Widerstände oder Dotierungsarten auf.
DE102019101142.6A 2018-01-26 2019-01-17 Verfahren zum Herstellen einer mehrschichtigen monokristallinen Siliziumfolie Active DE102019101142B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810075920.8A CN110085510B (zh) 2018-01-26 2018-01-26 一种多层单晶硅薄膜的制备方法
CN201810075920.8 2018-01-26

Publications (2)

Publication Number Publication Date
DE102019101142A1 DE102019101142A1 (de) 2019-08-01
DE102019101142B4 true DE102019101142B4 (de) 2021-10-14

Family

ID=67224012

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019101142.6A Active DE102019101142B4 (de) 2018-01-26 2019-01-17 Verfahren zum Herstellen einer mehrschichtigen monokristallinen Siliziumfolie

Country Status (6)

Country Link
US (1) US10811306B2 (de)
JP (1) JP6674568B2 (de)
CN (1) CN110085510B (de)
DE (1) DE102019101142B4 (de)
FR (1) FR3077421A1 (de)
TW (1) TWI686851B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670170B (zh) * 2020-12-30 2024-02-02 长春长光圆辰微电子技术有限公司 一种提高硅片键合力的方法
CN117378057A (zh) * 2021-05-17 2024-01-09 松下知识产权经营株式会社 电池以及电池的制造方法
CN113421849B (zh) * 2021-06-09 2023-01-03 中环领先半导体材料有限公司 一种带绝缘埋层的硅衬底的制备工艺
US20240170443A1 (en) * 2022-11-18 2024-05-23 Applied Materials, Inc. Integrated process flows for hybrid bonding

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150115480A1 (en) 2013-10-31 2015-04-30 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity soi wafers with charge trapping layers based on terminated si deposition
CN106409649A (zh) 2015-07-30 2017-02-15 沈阳硅基科技有限公司 一种多层soi材料及其制备方法
CN106409650A (zh) 2015-08-03 2017-02-15 沈阳硅基科技有限公司 一种硅片直接键合方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446018B2 (en) * 2005-08-22 2008-11-04 Icemos Technology Corporation Bonded-wafer superjunction semiconductor device
CN101110428A (zh) * 2007-07-11 2008-01-23 中国科学院上海微系统与信息技术研究所 用于mems微机械加工的多层绝缘体上的硅材料及方法
JP5688203B2 (ja) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5192214B2 (ja) * 2007-11-02 2013-05-08 東京エレクトロン株式会社 ガス供給装置、基板処理装置および基板処理方法
FR2938975B1 (fr) * 2008-11-24 2010-12-31 Soitec Silicon On Insulator Procede de realisation d'une heterostructure de type silicium sur saphir
CN101615590B (zh) * 2009-07-31 2011-07-20 上海新傲科技股份有限公司 采用选择腐蚀工艺制备绝缘体上硅材料的方法
US8357974B2 (en) * 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
CN106809799B (zh) * 2015-11-27 2018-07-20 上海微联传感科技有限公司 加速度传感器及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150115480A1 (en) 2013-10-31 2015-04-30 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity soi wafers with charge trapping layers based on terminated si deposition
CN106409649A (zh) 2015-07-30 2017-02-15 沈阳硅基科技有限公司 一种多层soi材料及其制备方法
CN106409650A (zh) 2015-08-03 2017-02-15 沈阳硅基科技有限公司 一种硅片直接键合方法

Also Published As

Publication number Publication date
CN110085510A (zh) 2019-08-02
US20190237357A1 (en) 2019-08-01
FR3077421A1 (fr) 2019-08-02
DE102019101142A1 (de) 2019-08-01
US10811306B2 (en) 2020-10-20
TW201939591A (zh) 2019-10-01
JP6674568B2 (ja) 2020-04-01
JP2019129321A (ja) 2019-08-01
CN110085510B (zh) 2021-06-04
TWI686851B (zh) 2020-03-01

Similar Documents

Publication Publication Date Title
DE102019101142B4 (de) Verfahren zum Herstellen einer mehrschichtigen monokristallinen Siliziumfolie
DE112009001477B4 (de) Kostengünstige Substrate mit Hochwiderstands-Eigenschaften und Verfahren zum Herstellen derselben
DE60036286T2 (de) Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens
DE4304849C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013111016A1 (de) Vereinzelungsverfahren
DE102018102415B4 (de) Waferverbund und verfahren zur herstellung eines halbleiterbauteils
DE102018131829A1 (de) Isolierschichtstruktur für ein halbleiterprodukt und herstellungsverfahren dafür
DE102011002546A1 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
DE112019006396T5 (de) Freistehendes polykristallines diamantsubstrat und verfahren zur herstellung desselben
DE19757269A1 (de) Silicium-Auf-Isolator-Halbleitersubstrat und Herstellungsverfahren hierfür
DE102012209706B4 (de) Verfahren zur Herstellung von zwei Bauelement-Wafern aus einem einzelnen Basissubstrat durch Anwendung eines gesteuerten Abspaltprozesses
DE19653632B4 (de) Verfahren zur Herstellung eines Silizium-auf-Isolator-Substrats
DE112014004465T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102011122091A1 (de) Schottky-Halbleiterprozess
DE19732237C2 (de) Verfahren zum Bilden eines mehrschichtigen Wafers und mehrschichtiger Wafer
EP1050076B1 (de) Verfahren zur herstellung von dioden
DE102015121056A1 (de) Verfahren zur Herstellung einer Mehrzahl von Bauelementen und Bauelement
WO2019158416A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102022206411A1 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung unter verwendung von mehreren cmp-prozessen
DE2325351C3 (de) Verfahren zur Herstellung von Siliziumgleichrichtersäulen mit hoher Durchbruchsspannung
EP3655995B1 (de) Verfahren zur herstellung von pert solarzellen
WO2017121535A1 (de) Verfahren zum herstellen eines mehrschichtigen mems-bauelements und entsprechendes mehrschichtiges mems-bauelement
DE102019123636A1 (de) Fertigungsverfahren eines metallfreien soi-wafers
DE112011106034T5 (de) Verfahren zum Herstellen eines Halbleiterbauelementes

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final