JP2013187438A - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2013187438A
JP2013187438A JP2012052546A JP2012052546A JP2013187438A JP 2013187438 A JP2013187438 A JP 2013187438A JP 2012052546 A JP2012052546 A JP 2012052546A JP 2012052546 A JP2012052546 A JP 2012052546A JP 2013187438 A JP2013187438 A JP 2013187438A
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide semiconductor
epitaxial layer
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012052546A
Other languages
English (en)
Other versions
JP5914060B2 (ja
Inventor
Yoshinori Matsuno
吉徳 松野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012052546A priority Critical patent/JP5914060B2/ja
Priority to CN201210582270.9A priority patent/CN103311317B/zh
Priority to US13/735,095 priority patent/US9263525B2/en
Priority to KR1020130019632A priority patent/KR20130103359A/ko
Priority to DE102013203528.4A priority patent/DE102013203528B4/de
Publication of JP2013187438A publication Critical patent/JP2013187438A/ja
Application granted granted Critical
Publication of JP5914060B2 publication Critical patent/JP5914060B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0518—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13052—Schottky transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

【課題】本発明は、複数のチップに分割される炭化珪素半導体基板において、分割後において放電が生じることを抑制することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明は、ｎ＋型基板１と、ｎ＋型基板１上に形成された、ｎ＋型基板１より不純物濃度の低いドリフトエピタキシャル層２と、ドリフトエピタキシャル層２上に形成されたショットキー電極６と、ショットキー電極６の端部と、ドリフトエピタキシャル層２の端部および側面とを少なくとも覆って形成された、絶縁膜としてのＰＩ８とを備える。
【選択図】図１０

Description

本発明は、炭化珪素半導体装置、および、炭化珪素半導体装置の製造方法に関するものである。
炭化珪素（以下ＳｉＣ）半導体はシリコン（Ｓｉ）と比べ、破壊電界、バンドギャップ、熱伝導率が大きいことが一般に知られている。バンドギャップおよび熱伝導率が大きいため耐熱性に優れ、高温動作や簡易冷却が可能になる。また、破壊電界が大きいので薄型化が容易で、低損失であり、高温動作が可能となる。
ＳｉＣショットキーバリアダイオード（ＳｉＣ Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ：以下ＳｉＣ−ＳＢＤ）やＳｉＣ−ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の設計においては、その破壊電界が、シリコンを用いた場合の０．３ＭＶ／ｃｍに対し、ＳｉＣを用いた場合には２．８ＭＶ／ｃｍである。この特長を活かして、活性層であるドリフトエピ層の厚みや終端構造を決定すると、破壊電界がシリコンの約１０倍大きいＳｉＣを用いた場合では、例えばドリフトエピタキシャル層はシリコンの１／１０程度で良い。
ｋＶ級高耐圧のＳｉＣ−ＳＢＤは、ｎ型ＳｉＣエピタキシャル層上にショットキー電極が形成されて構成されている。
この構造では、エピタキシャル層とショットキー電極との接合面の周縁に電界が集中し易くなるので、その接合面（ショットキー接合面）の周縁の表層に電界集中緩和のためのｐ型終端構造を形成する必要がある。
ｐ型終端構造の形成には、一般にＡｌ（アルミニウム）、Ｂ（ボロン）等のｐ型不純物を、ｎ型エピタキシャル層にイオン注入し、１５００℃程度以上の高温熱処理で活性化アニールする方法が用いられる。続いて、裏面研磨、裏面オーミック形成、おもて面にショットキー接合を形成する。さらに、ワイヤボンド（ＷＢ）時のパッドとして５μｍ程度のＡｌを形成するのが一般的である。従来はこの後、パッシベーション膜として３５０℃程度のキュア加熱が必要なポリイミド（以下ＰＩ）を形成してから、最後にＮｉ／Ａｕの裏面メタライズを実施し、ウエハプロセスを完了する。
素子の電気特性評価をウエハテスト（以下ＷＴ）およびチップテスト（以下ＣＴ）を行う必要がある場合には、ＷＴ後、ダイシングにより個々のチップに分割し、ＣＴを実施する。以上が一般的な工程順序である。
ここで、ＰＩは表面電極パッド開口部以外の表面電極端、ダイシングライン開口部以外の表面電極端、終端構造近傍をそれぞれ覆うように形成される。
通常ＰＩ形成時には、基板表面のチップ端に相当する箇所に溝形成の類を実施していないので、個々の素子の側壁部にはＰＩは形成されていない。
これに対し、何らかの目的のために個々の素子の側壁部にＰＩ等のパッシベーション膜を形成する技術として、次のような事例を確認している。
特許文献１には、サファイヤ基板上にＧａＮ系結晶層を形成した基板をチップに分断する方法が記載されている。特にチッピング対策に関して詳しく記載されている。
ＧａＮ素子の製造方法について、劈開におけるチッピングや、ダイシングにおける切り代拡大への対策が記載されている。また、電極用凹部内の側壁面をパッシベーション膜で被覆する工程が記載されている。
形成する溝部の深さについて１〜１００μｍが好ましく、特に１〜５０μｍがより好ましい範囲であると記載されており、形成した溝部を最終的にブレイクすることを想定していない。
特許文献２には、チップフレームと呼ばれる絶縁性フレームを具備することにより、不良チップの抽出を容易にし、モジュール製造時のチップ保護を可能とした方法が記載されている。当該方法によれば、さらに、小型化や低インダクタンス化も可能となるとされている。
特許文献３には、端面全体に導体層を形成する構造について記載されている。
特許文献４には、シリコン太陽電池の製造において０．１μｍ以上１０μｍ以下の凹部を、レーザスクライビングにより形成する方法が記載されている。
特許文献５には、基板強度を保持しつつオン抵抗を低減する目的で素子裏面に凹部を有する構造について記載されている。
特開２００５−０１２２０６号公報 特開２０００−１８３２８２号公報 特開２００９−２２４６４１号公報 特開２００４−０６４０２８号公報 特開２００６−１５６６５８号公報
上記のとおり、破壊電界が、シリコンを用いた場合の０．３ＭＶ／ｃｍに対し、ＳｉＣを用いた場合には２．８ＭＶ／ｃｍである特長を活かして、活性層であるドリフトエピタキシャル層の厚みや終端構造を決定する。
破壊電界がシリコンの約１０倍大きいＳｉＣでは、ドリフトエピタキシャル層は、シリコンの１／１０程度で良い。終端構造の面方向の寸法に関しても、ＳｉＣ材料を用いる場合にはシリコンの１／１０程度で良い。
ここで、チップ端の形状に起因する電界集中や、周囲雰囲気に影響されたチップ状態によって、電気特性評価の際に放電が生じ得る。
当該放電は、個々のチップに分割したことで、ＰＩが形成されていない側壁部（側面部）が露出する個々の素子において生じやすいため、ＷＴで放電しなくても、ＣＴで放電することがあるという問題があった。
本発明は、上記のような問題を解決するためになされたものであり、複数のチップに分割される炭化珪素半導体基板において、分割後において放電が生じることを抑制することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
本発明にかかる炭化珪素半導体装置は、炭化珪素半導体基板と、前記炭化珪素半導体基板上に形成された、前記炭化珪素半導体基板より不純物濃度の低いエピタキシャル層と、前記エピタキシャル層上に形成された電極と、前記電極の端部と、前記エピタキシャル層の端部および側面とを少なくとも覆って形成された、絶縁膜とを備えることを特徴とする。
本発明にかかる炭化珪素半導体装置の製造方法は、（ａ）炭化珪素半導体基板上に、前記炭化珪素半導体基板より不純物濃度の低いエピタキシャル層を形成する工程と、（ｂ）前記エピタキシャル層上に、複数の電極を形成する工程と、（ｃ）各前記電極に挟まれた前記エピタキシャル層上に、前記エピタキシャル層下面より深い溝を形成する工程と、（ｄ）前記電極の端部と、前記エピタキシャル層の端部および露出した側面とを少なくとも覆って、絶縁膜を形成する工程と、（ｅ）前記溝が形成された部分から、前記炭化珪素半導体基板を分断する工程とを備えることを特徴とする。
本発明にかかる炭化珪素半導体装置によれば、前記電極の端部と、前記エピタキシャル層の端部および側面とを少なくとも覆って形成された、絶縁膜を備えることにより、エピタキシャル層の側面部が露出することを防ぐことができ、放電が生じることを抑制することができる。
本発明にかかる炭化珪素半導体装置の製造方法によれば、（ｃ）各前記電極に挟まれた前記エピタキシャル層上に、前記エピタキシャル層下面より深い溝を形成する工程と、（ｄ）前記電極の端部と、前記エピタキシャル層の端部および露出した側面とを少なくとも覆って、絶縁膜を形成する工程と、（ｅ）前記溝が形成された部分から、前記炭化珪素半導体基板を分断する工程とを備えることにより、炭化珪素半導体基板を分断した後も、エピタキシャル層の側面部が露出することを防ぐことができ、放電が生じることを抑制することができる。
本発明の実施の形態にかかる炭化珪素半導体装置の製造方法を説明する断面図である。 本発明の実施の形態にかかる炭化珪素半導体装置の製造方法を説明する断面図である。 本発明の実施の形態にかかる炭化珪素半導体装置の製造方法を説明する断面図である。 本発明の実施の形態にかかる炭化珪素半導体装置の製造方法を説明する断面図である。 本発明の実施の形態にかかる炭化珪素半導体装置の製造方法を説明する断面図である。 本発明の実施の形態にかかる炭化珪素半導体装置の製造方法を説明する断面図である。 本発明の実施の形態にかかる炭化珪素半導体装置の製造方法を説明する断面図である。 本発明の実施の形態にかかる炭化珪素半導体装置の製造方法を説明する断面図である。 本発明の実施の形態にかかる炭化珪素半導体装置の製造方法を説明する断面図である。 本発明の実施の形態にかかる炭化珪素半導体装置の製造方法を説明する断面図である。 本発明の前提技術にかかる炭化珪素半導体装置の製造方法を説明する断面図である。 本発明の前提技術にかかる炭化珪素半導体装置の製造方法を説明する断面図である。
本発明の前提技術として、図１１のように、ＰＩ８が表面電極パッド開口部１０以外の表面電極端、ダイシングライン開口部１００以外の表面電極端、終端構造近傍をそれぞれ覆うように形成される場合を示す。
通常ＰＩ８形成時には、ｎ＋型基板１表面のチップ端に相当する箇所に溝形成の類を実施していないので、図１２に示すように、個々のチップに分割する際には、個々の素子の側壁部（側面部）には、絶縁膜としてのＰＩ８は形成されていない。
ここで、チップ端の形状に起因する電界集中や、周囲雰囲気に影響されたチップ状態によって、電気特性評価の際に放電が生じ得る。
当該放電は、分割したことで、ＰＩ８が形成されていない側壁部（側面部）が露出する個々の素子において生じやすいため、ＷＴで放電せずに済んでも、ＣＴで放電することがある。
以下の実施の形態では、上記のような問題を鑑みて、複数のチップに分割される炭化珪素半導体基板において、分割後において放電が生じることを抑制することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を示す。
＜実施の形態１＞
＜製造方法＞
以下、本発明の炭化珪素半導体装置および炭化珪素半導体装置の製造方法の概要は、ＳｉＣ−ＳＢＤを例に説明するとおよそ以下のとおりである。
例えば、口径４インチ、４°オフ角の、ｎ型４Ｈ−ＳｉＣ基板のシリコン面（０００１）に、ｎ型ＳｉＣ層をＣＶＤ法によりエピタキシャル成長させる。
ｎ型４Ｈ−ＳｉＣ基板上に成長させるｎ型エピタキシャル層の、濃度と厚みについては所望の耐圧を実現するよう調整する。
写真製版工程で必要になる、基板内の位置合わせ基準のためのマークの形成、ｐ型終端構造の形成、裏面研磨、裏面におけるオーミック接合の形成、おもて面におけるショットキー接合の形成、ワイヤボンド（以下ＷＢ）用の表面パッドの形成と、順次実施していく。
溝の深さについては、少なくともドリフトエピタキシャル層厚に相当するよりも深くする。耐圧仕様にもよるが、ドリフトエピタキシャル層厚は、数μｍ〜数十μｍ程度である。ＰＩを溝の側面にも形成することを考慮すると、溝を深くするほど形成は困難となるため、エピタキシャル層厚に相当する深さに留めることが望ましい。
一方で、基板厚みの２／３相当分の深さまで溝を形成する、すなわち、４インチＳｉＣ基板の厚みが３００〜３５０μｍ程度の場合、ダイシングされない残厚を例えば１００μｍ程度とすることもできる。
これは、機械的ブレイクにより分断される際、ダイシングされていないＳｉＣの残厚部分には、欠損となるチッピングや、あるいは逆に「バリ」と呼ばれる余剰突出部が発生し易く、これらは、ＳｉＣの残厚部分が厚いほど発生し易くなり、その程度もより顕著になるからである。分断自体も困難になる。
また、ハーフカット工程を含め、その後のＰＩ形成、裏面メタライズ、さらには電気特性評価のＷＴまでを、基板状態を損なうことなく処理するために、基板の強度確保が必要となる。上記の４インチＳｉＣ基板の場合、強度を確保するために必要な厚さが１００μｍ程度であるので、上記のような残厚まで薄くすることができる。
ハーフカット後のＰＩ形成は、通常のウエハプロセス同様、ＰＩの液体材料をスピンコートする手法を想定している。
写真製版で使用するフォトレジストと比較して、通常は高粘性の水飴状ＰＩ材料を目標の厚みに応じた回転数、例えば２０００〜３０００ｒｐｍ程度の回転数でスピンコートすることにより、基板表面に形成されるＰＩ厚みを制御すると同時に、その面内均一性を高めている。
ただし、最終的なＰＩとして形成完了するのはキュア加熱後である。ハーフカットにより、ＳｉＣ基板表面に例えば５０〜１００μｍの幅の溝ができるが、そこにもＰＩが形成される。
この領域に形成されたＰＩについては、通常の基板表面のような、目標の厚みと良好な面内均一性を実現することはできない。しかしながら、側壁をＳｉＣで覆う目的は達成できる。なお、チップの角で発生する放電現象を防止する場合に、ＰＩの膜厚依存性は小さいことが分かっている。
以下では、本発明の実施の形態にかかる炭化珪素半導体装置の製造方法の詳細を、図１〜図１０を参照しながら説明する。図１〜図１０は、本発明の実施の形態１の製造方法を説明するための、製造工程におけるＳｉＣ−ＳＢＤの主要断面図である。
まず、図１に示すように工程１では、（０００１）シリコン面４Ｈ−ＳｉＣからなる８°または４°オフ角のｎ＋型基板１を準備する。ｎ＋型基板１の抵抗率は、０．０２Ω・ｃｍ程度である。
次に、ｎ＋型基板１の上に、不純物濃度が５×１０１５／ｃｍ３程度のｎ型のドリフトエピタキシャル層２を、６００Ｖ〜３３００Ｖ程度の所望の耐圧に応じ、５〜３０μｍ程度成長させる。ドリフトエピタキシャル層２は、ｎ＋型基板１より低濃度の不純物濃度とする。
そして、後の工程の写真製版時に必要となる合わせマークを、ＳｉＣ表面において０．３μｍ程度エッチングして形成する。このマークに関しては図示を省略している。製造工程簡略化のために、このマーク形成は次の注入工程と兼ねることも可能である。
次に、図２に示すように工程２では、所望の耐圧を安定して確保するために、ショットキー電極端部の電界集中緩和構造として、Ａｌイオン注入による終端ｐ型注入層３をドリフトエピタキシャル層２上に形成する。
例として、ＦＬＲ（Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）と呼ばれる、１種類の濃度の多重環構造や、あるいは、ＧＲ（Ｇｕａｒｄ Ｒｉｎｇ）とその外側に連続して濃度が若干薄い環構造を備えるＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）と呼ばれる、２種類の濃度の終端構造を形成してもよい。
いずれの場合も、終端構造として完成させるためには、注入層を活性化する必要がある。ＳｉＣプロセスでは、一般に１３００〜１７００℃程度の高温で熱処理する。その際、バンチングステップと呼ばれる、段差発生を抑制するためグラファイト膜でキャッピングしてもよい。良好なプロセスでは、バンチングステップを１ｎｍ未満に抑えることが可能である。ｐ型注入層は５０％以上、より望ましくは９０％以上の活性化率が得られれば、終端構造として機能する。活性化率がより高いことは、注入工程で崩れた結晶の再結晶化状態をより完全な状態にしている指標と解釈でき、デバイスの高信頼性の実現に寄与する。
次に、図３に示すように工程３では、ｎ型のドリフトエピタキシャル層２および終端ｐ型注入層３の表面を保護するために、ＳｉＯ２熱酸化膜４を形成する。
ＳＢＤデバイスの電気特性を良好にするためには、乾式酸化が有効であり、およそ２０ｎｍ以上の酸化膜を形成することが望ましい。熱酸化の場合は、一般に裏面にもＳｉＯ２熱酸化膜が形成されるが、図３ではその表記を省略している。この後、所望の厚みに裏面研磨して、清浄ＳｉＣの裏面を露出させる。
次に、図４に示すように工程４では、裏面のオーミック電極５を形成する。例えば１００ｎｍ厚のＮｉをスパッタにより形成し、それを１０００℃でアニールすることにより良好なオーミック接合が得られる。
工程３で形成したおもて面のＳｉＯ２熱酸化膜４がプロセス保護膜として機能する。次のショットキーメタルの形成直前に、ＳｉＯ２熱酸化膜４をフッ酸によりエッチング除去し、清浄なｎ型のドリフトエピタキシャル層２のＳｉＣ表面を準備する。
次に、図５に示すように工程５では、おもて面の終端ｐ型注入層３に挟まれる位置ごとに、ショットキー電極６をそれぞれ形成する。例えば、Ｔｉをスパッタにより全面成膜し、写真工程で希フッ酸エッチングにより電極パターニングする。電気特性をより安定させるために、４５０℃程度でショットキー電極６を熱処理するのが有効である。
なお、Ｔｉをショットキーメタルとする場合は、ＳｉＣ−ＳＢＤにおいて、最もデバイス特性に大きな影響を与える接合箇所はＴｉ／ＳｉＣ界面であるので、可能ならおもて面のＴｉのショットキー電極６を先に形成して、後から裏面のオーミック電極５を形成するのが望ましい。
しかし、良好なＮｉの裏面のオーミック電極５を形成するには、１０００℃程度のアニールが必要とされており、Ｔｉのショットキー電極６は、この高温プロセスでは破壊されてしまうため、やむなく裏面のオーミック電極５を先に形成し、おもて面のＴｉのショットキー電極６を後で形成する手法を選んでいる。
次に、図６に示すように工程６では、ＷＢ用の表面パッド７を形成する。例えばスパッタにより５μｍのＡｌを全面成膜し、上記のＴｉと同様に写真製版によりパターニング形成する。Ａｌのエッチング液はリン酸を主とするのが一般的である。
次に、図７に示すように工程７では、ＰＩ８を形成する前に、ｎ＋型基板１をブレードダイシングによりハーフカットして溝１１を形成する。
溝の深さについては、少なくともドリフトエピタキシャル層厚に相当する深さまで形成する。すなわち、溝１１の底面は、ドリフトエピタキシャル層２の下面、または下面近傍のｎ＋型基板１に相当する深さに形成される。耐圧仕様にもよるが、ドリフトエピタキシャル層厚は、数μｍ〜数十μｍ程度である。ＰＩを溝１１の側面にも形成することを考慮すると、溝を深くするほど形成は困難となるため、エピタキシャル層厚に相当する深さに留めることが望ましい。
一方で、基板厚みの２／３相当分の深さまで溝を形成する、すなわち、４インチＳｉＣ基板の厚みが３００〜３５０μｍ程度の場合、ダイシングされない残厚を例えば１００μｍ程度とすることもできる。
これは、機械的ブレイクにより分断される際、ダイシングされていないＳｉＣの残厚部分には、欠損となるチッピングや、あるいは逆に「バリ」と呼ばれる余剰突出部が発生し易く、これらは、ＳｉＣの残厚部分が厚いほど発生し易くなり、その程度もより顕著になるからである。また、残厚部分が厚いほど分断自体も困難になる。
ハーフカット工程を含め、その後のＰＩ形成、裏面メタライズ、さらには電気特性評価のＷＴまでを、基板状態を損なうことなく処理するために、基板の強度確保が必要となる。上記の４インチＳｉＣ基板の場合、強度を確保するために必要な厚さが１００μｍ程度であるので、上記のような残厚まで薄くすることができる。
次に、図８に示すように工程８では、ハーフカット後のＰＩ８の形成を、通常のウエハプロセス同様、ＰＩ８の液体材料をスピンコートする手法で行う。
写真製版で使用するフォトレジストと比較して、通常は高粘性の水飴状ＰＩ材料を目標の厚みに応じた回転数、例えば２０００〜３０００ｒｐｍ程度の回転数でスピンコートすることにより、基板表面に形成されるＰＩ厚みを制御すると同時に、その面内均一性を高めている。
ただし、最終的なＰＩ８として形成完了するのは３５０℃程度のキュア加熱後である。
ハーフカットによりｎ＋型基板１表面に例えば５０〜１００μｍの幅の溝１１ができるが、そこにもＰＩ８が形成される。すなわち、表面電極パッド開口部１０を除く表面パッド７およびショットキー電極６（端部を含む）、さらには、ドリフトエピタキシャル層２の表面（端部を含む）および側面、露出したｎ＋型基板１について、ＰＩ８が形成される。
この領域に形成されたＰＩ８については、通常のｎ＋型基板１表面のような、目標の厚みと良好な面内均一性を実現することはできない。しかしながら、側壁をＳｉＣで覆う目的は達成できる。なお、チップの角で発生する放電現象を防止する場合に、ＰＩ８の膜厚依存性は小さいことが分かっている。
次に、図９に示すように工程９では、裏面メタライズ９として、例えばスパッタによりＮｉ、Ａｕを全面成膜する。以上によりウエハプロセスが完了する。ウエハテスト（ＷＴ）を実施する場合は、この状態で実施する。
次に、図１０に示すように工程１０では、ハーフカット時に残したｎ＋型基板１厚み分を分断する。こうしてウエハは、溝１１が形成されていた部分から分断されてチップ状態となり、本発明のチップ側面をＰＩ８で覆った構造を実現できる。ハーフカットダイシング後にチップを分断するのには、例えば機械的にブレイクするのが有効である。
以上のように、ＳｉＣチップのＰＩ形成箇所に関して、少なくともエピタキシャル層形成側の電極端からチップの角（ドリフトエピタキシャル層２の端部）、さらにチップの側面（ドリフトエピタキシャル層２の側面）のうち、少なくともドリフトエピタキシャル層２厚に相当する部分を絶縁膜としてのＰＩが覆う炭化珪素半導体装置の構造を実現することができる。
チップの角およびチップ側面にも、ＰＩを被覆させる構造とすることにより、チップテスト以降に発生する放電現象を抑制できる。さらに基板状態（分断前の状態）でＰＩ８形成するので、量産性に優れる。
ここで、ＰＩ形成後のダイシングの仕上げ工程では、一般に純水による洗浄を実施する。ダイシングによる砥粒及び切り屑を除去するためである。
ところが、ＳｉＣ−ＳＢＤチップ表面のＰＩが吸湿すると耐圧特性を劣化させる場合がある。この対策として従来は、表面メタライズ、および、ＰＩ形成、裏面メタライズ形成した後にダイシングおよび洗浄をし、チップ分割する場合は、純水洗浄により吸湿してしまったＰＩを、チップの２００℃程度のキュア加熱によりＰＩ中の水分を除去させていた。
ＰＩの吸湿には、上記のように純水に直接晒される以外に、大気中の湿気に起因するものもあるが、前者の方がほぼ浸漬状態に等しく、顕著に吸湿すると考えられる。よって、このダイシング後の洗浄による吸湿だけでも回避することができれば、ＰＩの吸湿レベルを格段に低減することが可能となる。
本発明の製造方法によれば、ハーフカットダイシング、および、純水洗浄をＰＩ形成前に終えることが可能である。すなわち、図８に示す工程８の前に、工程７の段階でハーフカットダイシングを行い、純水洗浄を行うことができる。
これによって、ＰＩ形成後にＰＩが激しく吸湿する純水に暴露および浸漬する工程が不要となる。
＜効果＞
本発明にかかる実施の形態によれば、炭化珪素半導体装置において、ｎ＋型基板１と、ｎ＋型基板１上に形成された、ｎ＋型基板１より不純物濃度の低いドリフトエピタキシャル層２と、ドリフトエピタキシャル層２上に形成されたショットキー電極６と、ショットキー電極６の端部と、ドリフトエピタキシャル層２の端部および側面とを少なくとも覆って形成された、絶縁膜としてのＰＩ８とを備える。
このような炭化珪素半導体装置によれば、チップの角およびチップ側面もＰＩ８を被覆させる構造とすることにより、チップテスト以降に発生する放電現象を抑制することができる。特に、ドリフトエピタキシャル層２の側面をＰＩ８で被覆することで、放電が生じやすいドリフトエピタキシャル層２とｎ＋型基板１との境界からの放電を抑制することができる。
一方で、溝を深く形成すればするほど、ポリイミドの形成が困難となるため、ポリイミドを良好に形成できる範囲に留めることができる。
さらに基板状態でＰＩ形成するので量産性に優れる。
また、本発明にかかる実施の形態によれば、炭化珪素半導体装置において、絶縁膜としてのＰＩ８が、ドリフトエピタキシャル層２近傍以外のｎ＋型基板１の側面を覆わない。
このような炭化珪素半導体装置によれば、チップテスト以降に発生する放電現象を抑制しつつ、溝１１内にＰＩ８を良好に形成できる。溝１１内にＰＩ８を効率的に形成できるため、量産性に優れる。
また、本発明にかかる実施の形態によれば、炭化珪素半導体装置の製造方法において、（ａ）ｎ＋型基板１上に、ｎ＋型基板１より不純物濃度の低いドリフトエピタキシャル層２を形成する工程と、（ｂ）ドリフトエピタキシャル層２上に、複数のショットキー電極６を形成する工程と、（ｃ）各ショットキー電極６に挟まれたドリフトエピタキシャル層２上に、ドリフトエピタキシャル層２下面より深い溝１１を形成する工程と、（ｄ）ショットキー電極６の端部と、ドリフトエピタキシャル層２の端部および露出した側面とを少なくとも覆って、絶縁膜としてのＰＩ８を形成する工程と、（ｅ）溝１１が形成された部分から、ｎ＋型基板１を分断する工程とを備える。
このような炭化珪素半導体装置の製造方法によれば、チップテスト以降に発生する放電現象を抑制しつつ、溝１１内にＰＩ８を良好に形成できる。溝１１内にＰＩ８を効率的に形成できるため、量産性に優れる。
また、本発明にかかる実施の形態によれば、炭化珪素半導体装置の製造方法において、工程（ｃ）が、ドリフトエピタキシャル層２下面、または、当該下面近傍のｎ＋型基板１までの深さの溝１１を形成する工程である。
このような炭化珪素半導体装置の製造方法によれば、溝１１内にＰＩ８を良好に形成できる。
また、本発明にかかる実施の形態によれば、炭化珪素半導体装置の製造方法において、（ｆ）工程（ｄ）の前に、ｎ＋型基板１上およびドリフトエピタキシャル層２上を純水で洗浄する工程をさらに備える。
このような炭化珪素半導体装置の製造方法によれば、吸湿性の高いＰＩが純水に暴露および浸漬されることを防ぐことができ、ＰＩの吸湿による放電の発生を抑制することができる。
＜実施の形態２＞
＜製造方法＞
実施の形態１では、ＰＩ８形成前に、ｎ＋型基板１をブレードダイシングによりハーフカットして溝１１を形成している。このようにすることにより、チップの角およびチップ側面もポリイミドを被覆させる構造を実現している。
しかし、ｎ＋型基板１下面をシートに貼り付けた状態で、フルカットダイシング（完全な分断）後にＰＩを塗布してもよい。
隣接チップがＰＩ塗布で融着することでチップ分割に支障をきたす場合は、フルカットダイシング後にシートをエキスパンドして、その後にＰＩを塗布するのが有効である。これにより、隣接チップがＰＩ塗布で融着することを防止できる。
＜変形例＞
なお、実施の形態１および２では、ショットキー電極としてＴｉを用いる場合について述べたが、他のＮｉ、Ｗ、Ｍｏ等の金属を用いてもよい。
さらに、ＳｉＣ−ＳＢＤ以外のデバイス、ＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ）、ＭＯＳＦＥＴ等、他の半導体デバイスにおいても、同様にチップ以降の放電現象を防止可能である。
＜効果＞
本発明にかかる実施の形態によれば、炭化珪素半導体装置の製造方法において、工程（ｃ）が、ｎ＋型基板１下面をシートに固定し、ｎ＋型基板１下面までの深さの溝１１を形成する工程である。
このような炭化珪素半導体装置の製造方法によれば、側面全体にＰＩを塗布することで、チップテスト以降に発生する放電現象をより効果的に抑制することができる。
また、本発明にかかる実施の形態によれば、炭化珪素半導体装置の製造方法において、工程（ｅ）が、シートに固定されたｎ＋型基板１を、シートのエキスパンドによって分断する工程である。
このような炭化珪素半導体装置の製造方法によれば、隣接したチップ同士が、ＰＩ塗布により融着することを防止することができる。
本発明の実施の形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
なお本発明は、その発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
１ ｎ＋型基板、２ ドリフトエピタキシャル層、３ 終端ｐ型注入層、４ ＳｉＯ２熱酸化膜、５ オーミック電極、６ ショットキー電極、７ 表面パッド、８ ＰＩ（ポリイミド）、９ 裏面メタライズ、１０ 表面電極パッド開口部、１１ 溝、１００ ダイシングライン開口部。

Claims (9)

  1. 炭化珪素半導体基板と、
    前記炭化珪素半導体基板上に形成された、前記炭化珪素半導体基板より不純物濃度の低いエピタキシャル層と、
    前記エピタキシャル層上に形成された電極と、
    前記電極の端部と、前記エピタキシャル層の端部および側面とを少なくとも覆って形成された、絶縁膜とを備えることを特徴とする、
    炭化珪素半導体装置。
  2. 前記絶縁膜が、前記エピタキシャル層近傍以外の前記炭化珪素半導体基板の側面を覆わないことを特徴とする、
    請求項１に記載の炭化珪素半導体装置。
  3. 前記絶縁膜が、ポリイミドであることを特徴とする、
    請求項１または２に記載の炭化珪素半導体装置。
  4. （ａ）炭化珪素半導体基板上に、前記炭化珪素半導体基板より不純物濃度の低いエピタキシャル層を形成する工程と、
    （ｂ）前記エピタキシャル層上に、複数の電極を形成する工程と、
    （ｃ）各前記電極に挟まれた前記エピタキシャル層上に、前記エピタキシャル層下面より深い溝を形成する工程と、
    （ｄ）前記電極の端部と、前記エピタキシャル層の端部および露出した側面とを少なくとも覆って、絶縁膜を形成する工程と、
    （ｅ）前記溝が形成された部分から、前記炭化珪素半導体基板を分断する工程とを備えることを特徴とする、
    炭化珪素半導体装置の製造方法。
  5. 前記工程（ｃ）が、前記エピタキシャル層下面、または、当該下面近傍の前記炭化珪素半導体基板までの深さの前記溝を形成する工程であることを特徴とする、
    請求項４に記載の炭化珪素半導体装置の製造方法。
  6. 前記工程（ｃ）が、前記炭化珪素半導体基板下面をシートに固定し、前記炭化珪素半導体基板下面までの深さの前記溝を形成する工程であることを特徴とする、
    請求項４に記載の炭化珪素半導体装置の製造方法。
  7. 前記工程（ｅ）が、前記シートに固定された前記炭化珪素半導体基板を、前記シートのエキスパンドによって分断する工程であることを特徴とする、
    請求項６に記載の炭化珪素半導体装置の製造方法。
  8. （ｆ）前記工程（ｄ）の前に、前記炭化珪素半導体基板上および前記エピタキシャル層上を純水で洗浄する工程をさらに備えることを特徴とする、
    請求項４〜７のいずれかに記載の炭化珪素半導体装置の製造方法。
  9. 前記工程（ｅ）が、機械的ブレイクによって前記炭化珪素半導体基板を分断する工程であることを特徴とする、
    請求項４、５、８のいずれかに記載の炭化珪素半導体装置の製造方法。
JP2012052546A 2012-03-09 2012-03-09 炭化珪素半導体装置の製造方法 Active JP5914060B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012052546A JP5914060B2 (ja) 2012-03-09 2012-03-09 炭化珪素半導体装置の製造方法
CN201210582270.9A CN103311317B (zh) 2012-03-09 2012-12-28 碳化硅半导体装置及其制造方法
US13/735,095 US9263525B2 (en) 2012-03-09 2013-01-07 Silicon carbide semiconductor device and manufacturing method thereof
KR1020130019632A KR20130103359A (ko) 2012-03-09 2013-02-25 탄화 규소 반도체장치 및 그 제조방법
DE102013203528.4A DE102013203528B4 (de) 2012-03-09 2013-03-01 Siliziumcarbid-Halbleiter-Herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012052546A JP5914060B2 (ja) 2012-03-09 2012-03-09 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013187438A true JP2013187438A (ja) 2013-09-19
JP5914060B2 JP5914060B2 (ja) 2016-05-11

Family

ID=49029751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012052546A Active JP5914060B2 (ja) 2012-03-09 2012-03-09 炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9263525B2 (ja)
JP (1) JP5914060B2 (ja)
KR (1) KR20130103359A (ja)
CN (1) CN103311317B (ja)
DE (1) DE102013203528B4 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014185192A1 (ja) * 2013-05-16 2014-11-20 住友電気工業株式会社 炭化珪素半導体装置および半導体モジュールの製造方法、ならびに炭化珪素半導体装置および半導体モジュール
WO2018190271A1 (ja) * 2017-04-14 2018-10-18 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
JP2018170305A (ja) * 2017-03-29 2018-11-01 Tdk株式会社 半導体装置
JP2020074382A (ja) * 2018-01-09 2020-05-14 ローム株式会社 半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490173B2 (en) * 2013-10-30 2016-11-08 Infineon Technologies Ag Method for processing wafer
DE102015205230B4 (de) * 2015-03-23 2023-01-19 Universität Duisburg-Essen Verfahren zur Herstellung von Bauelementen aufweisend eine Schottky-Diode mittels Drucktechnik und Bauelement
KR102311791B1 (ko) * 2015-10-16 2021-10-08 한국전기연구원 아민계 폴리머를 포함한 다이오드 제조방법
JP6497358B2 (ja) * 2016-06-22 2019-04-10 株式会社デンソー 炭化珪素半導体装置の製造方法
KR102221385B1 (ko) * 2016-10-05 2021-03-02 한국전기연구원 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 제조방법
US9985125B1 (en) * 2016-11-25 2018-05-29 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor device
US10297557B2 (en) * 2017-06-30 2019-05-21 Sanken Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US20190206741A1 (en) * 2017-12-29 2019-07-04 Texas Instruments Incorporated Method and structure to eliminate substrate coupling in common drain devices
US11610817B2 (en) * 2021-03-19 2023-03-21 Infineon Technologies Austria Ag Method of processing a semiconductor wafer, semiconductor wafer, and semiconductor die produced from a semiconductor wafer
CN113130625B (zh) * 2021-03-26 2021-11-12 先之科半导体科技(东莞)有限公司 一种高压快速的碳化硅二极管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162889A (ja) * 1997-11-25 1999-06-18 Sony Corp ウエハのブレーキング・延伸装置及び方法
US20090236611A1 (en) * 2008-03-19 2009-09-24 Denso Corporation Silicon carbide semiconductor device and method of making the same
US20090267082A1 (en) * 2008-04-24 2009-10-29 Denso Corporation Semiconductor device and manufacturing method of the same
JP2010056312A (ja) * 2008-08-28 2010-03-11 Tokyo Seimitsu Co Ltd ダイシング装置及びワーク洗浄乾燥方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10177974A (ja) 1996-12-18 1998-06-30 Nippon Steel Corp ヘテロエピタキシャルウェハ上のデバイスチップ製造方法
JP3612226B2 (ja) 1998-12-21 2005-01-19 株式会社東芝 半導体装置及び半導体モジュール
JP2000269166A (ja) 1999-03-15 2000-09-29 Toshiba Corp 集積回路チップの製造方法及び半導体装置
EP1014444A1 (de) * 1999-05-14 2000-06-28 Siemens Aktiengesellschaft Integrierter Schaltkreis mit Schutzschicht und Verfahren zu dessen Herstellung
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
CN100403537C (zh) * 2002-06-13 2008-07-16 松下电器产业株式会社 半导体器件及其制造方法
JP4170701B2 (ja) 2002-07-31 2008-10-22 信越半導体株式会社 太陽電池及びその製造方法
US20060003477A1 (en) * 2002-10-30 2006-01-05 Bert Braune Method for producing a light source provided with electroluminescent diodes and comprising a luminescence conversion element
JP2005012206A (ja) 2003-05-29 2005-01-13 Mitsubishi Cable Ind Ltd 窒化物系半導体素子およびその製造方法
US20050029646A1 (en) * 2003-08-07 2005-02-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for dividing substrate
US7008861B2 (en) * 2003-12-11 2006-03-07 Cree, Inc. Semiconductor substrate assemblies and methods for preparing and dicing the same
JP4564362B2 (ja) * 2004-01-23 2010-10-20 株式会社東芝 半導体装置
JP2006156658A (ja) 2004-11-29 2006-06-15 Toshiba Corp 半導体装置
US8269262B2 (en) * 2006-05-02 2012-09-18 Ss Sc Ip Llc Vertical junction field effect transistor with mesa termination and method of making the same
US9159888B2 (en) * 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
JP4793293B2 (ja) * 2007-03-16 2011-10-12 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
EP2075840B1 (en) 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
JP2009224641A (ja) 2008-03-18 2009-10-01 Denso Corp 炭化珪素半導体装置およびその製造方法
US8357996B2 (en) * 2009-11-17 2013-01-22 Cree, Inc. Devices with crack stops

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162889A (ja) * 1997-11-25 1999-06-18 Sony Corp ウエハのブレーキング・延伸装置及び方法
US20090236611A1 (en) * 2008-03-19 2009-09-24 Denso Corporation Silicon carbide semiconductor device and method of making the same
JP2009231321A (ja) * 2008-03-19 2009-10-08 Denso Corp 炭化珪素半導体装置およびその製造方法
US20090267082A1 (en) * 2008-04-24 2009-10-29 Denso Corporation Semiconductor device and manufacturing method of the same
JP2009267032A (ja) * 2008-04-24 2009-11-12 Toyota Motor Corp 半導体装置とその製造方法
JP2010056312A (ja) * 2008-08-28 2010-03-11 Tokyo Seimitsu Co Ltd ダイシング装置及びワーク洗浄乾燥方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014185192A1 (ja) * 2013-05-16 2014-11-20 住友電気工業株式会社 炭化珪素半導体装置および半導体モジュールの製造方法、ならびに炭化珪素半導体装置および半導体モジュール
JP2018170305A (ja) * 2017-03-29 2018-11-01 Tdk株式会社 半導体装置
WO2018190271A1 (ja) * 2017-04-14 2018-10-18 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
JPWO2018190271A1 (ja) * 2017-04-14 2019-11-07 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
JP2020074382A (ja) * 2018-01-09 2020-05-14 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
KR20130103359A (ko) 2013-09-23
DE102013203528A1 (de) 2013-09-12
CN103311317B (zh) 2017-12-19
JP5914060B2 (ja) 2016-05-11
US20130234160A1 (en) 2013-09-12
DE102013203528B4 (de) 2018-01-25
US9263525B2 (en) 2016-02-16
CN103311317A (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
JP5914060B2 (ja) 炭化珪素半導体装置の製造方法
JP6241572B2 (ja) 半導体装置
JP5135879B2 (ja) 炭化珪素半導体装置の製造方法
JP5452718B2 (ja) 半導体装置
JP6337964B2 (ja) 半導体装置および半導体装置の製造方法
CN110301034B (zh) 碳化硅层叠基板及其制造方法
US20210069926A1 (en) Crystal cutting method, method of manufacturing sic semiconductor device, and sic semiconductor device
JP2014236153A (ja) 半導体装置及びその製造方法
TWI478216B (zh) 半導體裝置之製造方法
JP5233158B2 (ja) 炭化珪素半導体装置
CN110521004B (zh) 半导体装置
JP2009295628A (ja) 半導体装置の製造方法
JP5943819B2 (ja) 半導体素子、半導体装置
US10164083B2 (en) Silicon carbide semiconductor device and manufacturing method therefor
JP6304878B2 (ja) 半導体装置および半導体装置の製造方法
JP5755722B2 (ja) 半導体装置
JP6589263B2 (ja) 半導体装置
JP6651801B2 (ja) 半導体装置および半導体装置の製造方法
JP7172327B2 (ja) 炭化珪素半導体装置の製造方法
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
CN107408575B (zh) 半导体装置及半导体装置的制造方法
JP2007158218A (ja) メサ型半導体装置
JP7443735B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5777487B2 (ja) 半導体回路
JP2017135273A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151218

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160404

R150 Certificate of patent or registration of utility model

Ref document number: 5914060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250