JP2000261005A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000261005A JP2000261005A JP6611099A JP6611099A JP2000261005A JP 2000261005 A JP2000261005 A JP 2000261005A JP 6611099 A JP6611099 A JP 6611099A JP 6611099 A JP6611099 A JP 6611099A JP 2000261005 A JP2000261005 A JP 2000261005A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- recess
- semiconductor
- schottky barrier
- barrier diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 従来のものよりも小形化で低損失特性を有す
るショットキーバリアダイオードを提供する。 【解決手段】このショットキーバリアダイオードは、Ｎ
- 型半導体層２の表面に形成され、互い違いに設けられ
た深さの異なる凹部、すなわち深い第１の凹部５と浅い
第２の凹部６と、Ｎ- 型半導体層２の表面のほぼ平坦な
部分及び浅い第２の凹部６を埋めて形成され、低いバリ
アハイトφB2を有するクローム層１と、このクローム層
１の上に第１の凹部５の内部に少なくとも入り込むよう
に形成され、高いバリアハイトφB1を有するモリブデン
層４とを具備する。
るショットキーバリアダイオードを提供する。 【解決手段】このショットキーバリアダイオードは、Ｎ
- 型半導体層２の表面に形成され、互い違いに設けられ
た深さの異なる凹部、すなわち深い第１の凹部５と浅い
第２の凹部６と、Ｎ- 型半導体層２の表面のほぼ平坦な
部分及び浅い第２の凹部６を埋めて形成され、低いバリ
アハイトφB2を有するクローム層１と、このクローム層
１の上に第１の凹部５の内部に少なくとも入り込むよう
に形成され、高いバリアハイトφB1を有するモリブデン
層４とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば携帯型無線
機に用いられるショットキーバリアダイオードなどの半
導体装置に関する。
機に用いられるショットキーバリアダイオードなどの半
導体装置に関する。
【０００２】
【従来の技術】一般に、携帯型無線機、例えばＰＨＳな
どの携帯型無線機のＩＦ段には、局発信号（ＬＯ信号）
の漏れを阻止するためにショットキーバリアダイオード
などの半導体装置が利用されているが、無線機本体の小
型化と共に、ショットキーバリアダイオードのさらなる
小型化及び性能向上が望まれている。
どの携帯型無線機のＩＦ段には、局発信号（ＬＯ信号）
の漏れを阻止するためにショットキーバリアダイオード
などの半導体装置が利用されているが、無線機本体の小
型化と共に、ショットキーバリアダイオードのさらなる
小型化及び性能向上が望まれている。
【０００３】ここで、図６，図７を用いて従来のショッ
トキーバリアダイオードについて説明する。図６は従来
のショットキーバリアダイオードの第１の構造例を示す
図。図７は従来のショットキーバリアダイオードの第２
の構造例を示す図。
トキーバリアダイオードについて説明する。図６は従来
のショットキーバリアダイオードの第１の構造例を示す
図。図７は従来のショットキーバリアダイオードの第２
の構造例を示す図。
【０００４】従来のショットキーバリアダイオードとし
ては、図６に示すように、Ｎ- 型半導体２上にバリアメ
タル（金属層）、例えばクローム層１などを接合させた
ものが一般的である。
ては、図６に示すように、Ｎ- 型半導体２上にバリアメ
タル（金属層）、例えばクローム層１などを接合させた
ものが一般的である。
【０００５】また、上記第１の構造例を発展させた従来
の第２の構造例のショットキーバリアダイオードとして
は、図７に示すように、Ｎ- 型半導体２の表面からＰ+
型領域３を形成したものもある。この第２の構造例のも
のは、例えばボロンＮ- 型半導体表面から不純物を拡散
したり、またＮ- 型半導体表面にトレンチを形成後、ボ
ロンを含んだポリシリコンを埋めて拡散したりして形成
したものである。
の第２の構造例のショットキーバリアダイオードとして
は、図７に示すように、Ｎ- 型半導体２の表面からＰ+
型領域３を形成したものもある。この第２の構造例のも
のは、例えばボロンＮ- 型半導体表面から不純物を拡散
したり、またＮ- 型半導体表面にトレンチを形成後、ボ
ロンを含んだポリシリコンを埋めて拡散したりして形成
したものである。
【０００６】この構造では、ショットキー接合部に空乏
層がピンチオフする間隔、深さでＰ+ 型領域を形成して
逆方向漏れ電流を低減させることができる。この構造の
詳細は特開平３−１０５９７５号公報に記載されてい
る。
層がピンチオフする間隔、深さでＰ+ 型領域を形成して
逆方向漏れ電流を低減させることができる。この構造の
詳細は特開平３−１０５９７５号公報に記載されてい
る。
【０００７】この第２の構造例のものでは、図６に示し
た第１の構造例のものと比較して逆方向漏れ電流の低減
効果が得られるものの、Ｐ+ 型領域３の形成によってシ
ョットキー有効領域が減少するため、第１の構造例のも
のと比較し順方向電圧降下（ＶＦ）が増加してしまうと
いう欠点がある。
た第１の構造例のものと比較して逆方向漏れ電流の低減
効果が得られるものの、Ｐ+ 型領域３の形成によってシ
ョットキー有効領域が減少するため、第１の構造例のも
のと比較し順方向電圧降下（ＶＦ）が増加してしまうと
いう欠点がある。
【０００８】
【発明が解決しようとする課題】このように従来の半導
体装置では、Ｐ+ 型領域の形成によって、同一チップ面
積内におけるショットキー接合面積が減少し順方向電圧
損失が増加する。これを抑えるためには接合面積を横方
向に伸張させる必要があるが、これでは半導体装置自体
のチップサイズが大きくなってしまい、近年、小型化傾
向にある携帯型無線機器への搭載が困難なものとなる。
またチップサイズが大きくなると、価格が割高なものに
なってしまい、コストの点から好ましくはない。
体装置では、Ｐ+ 型領域の形成によって、同一チップ面
積内におけるショットキー接合面積が減少し順方向電圧
損失が増加する。これを抑えるためには接合面積を横方
向に伸張させる必要があるが、これでは半導体装置自体
のチップサイズが大きくなってしまい、近年、小型化傾
向にある携帯型無線機器への搭載が困難なものとなる。
またチップサイズが大きくなると、価格が割高なものに
なってしまい、コストの点から好ましくはない。
【０００９】本発明はこのような課題を解決するために
なされたもので、さらなる小形化と特性の向上を図るこ
とのできる半導体装置を提供することを目的としてい
る。
なされたもので、さらなる小形化と特性の向上を図るこ
とのできる半導体装置を提供することを目的としてい
る。
【００１０】
【課題を解決するための手段】上記した目的を達成する
ために、請求項１記載の発明の半導体装置は、第１の半
導体から形成された半導体基板と、前記半導体基板の表
面から陥没するように形成された第１の凹部と、この第
１の凹部とは深さを異ならせ、かつ前記第１の凹部と互
い違いに前記半導体基板の表面から陥没するように形成
された第２の凹部と、前記第１の凹部を除く前記半導体
基板の表面に形成された第１の金属層と、前記第１の凹
部に少なくとも一部を入り込ませて前記第１の金属層の
上に形成された第２の金属層とを具備したことを特徴と
している。
ために、請求項１記載の発明の半導体装置は、第１の半
導体から形成された半導体基板と、前記半導体基板の表
面から陥没するように形成された第１の凹部と、この第
１の凹部とは深さを異ならせ、かつ前記第１の凹部と互
い違いに前記半導体基板の表面から陥没するように形成
された第２の凹部と、前記第１の凹部を除く前記半導体
基板の表面に形成された第１の金属層と、前記第１の凹
部に少なくとも一部を入り込ませて前記第１の金属層の
上に形成された第２の金属層とを具備したことを特徴と
している。
【００１１】この請求項１記載の発明では、第１の凹部
を除く半導体基板表面（第２の凹部を含む）全面に第１
の金属層を形成し、低いバリア高さφB2の第２の金属層
を形成したことでショットキー接合面損増大効果ととも
に順方向電圧降下のさらなる低減を図ることができる。
しかも第１の金属層の上に、第１の凹部に少なくとも一
部を入り込むように第２の金属層を形成したことで、高
いバリア高さφB1を確保でき、Ｐ+ 層形成等によるショ
ットキー無効領域を形成することなく、第１の凹部の深
さによる逆バイアス時の空乏層の延びによるピンチオフ
効果によって、逆方向漏れ電流の低減効果が得られる。
を除く半導体基板表面（第２の凹部を含む）全面に第１
の金属層を形成し、低いバリア高さφB2の第２の金属層
を形成したことでショットキー接合面損増大効果ととも
に順方向電圧降下のさらなる低減を図ることができる。
しかも第１の金属層の上に、第１の凹部に少なくとも一
部を入り込むように第２の金属層を形成したことで、高
いバリア高さφB1を確保でき、Ｐ+ 層形成等によるショ
ットキー無効領域を形成することなく、第１の凹部の深
さによる逆バイアス時の空乏層の延びによるピンチオフ
効果によって、逆方向漏れ電流の低減効果が得られる。
【００１２】請求項２記載の発明の半導体装置は、前記
第１の凹部の底部に、前記半導体基板の前記第１の半導
体の領域に入り込む第２の半導体の領域を形成したこと
を特徴としている。
第１の凹部の底部に、前記半導体基板の前記第１の半導
体の領域に入り込む第２の半導体の領域を形成したこと
を特徴としている。
【００１３】請求項２記載の発明では、第１の凹部の底
部に、半導体基板の第１の半導体の領域に入り込む第２
の半導体の領域を形成することによって、逆バイアス状
態における電界集中の緩和とピンチオフ効果の向上とを
図ることができる。
部に、半導体基板の第１の半導体の領域に入り込む第２
の半導体の領域を形成することによって、逆バイアス状
態における電界集中の緩和とピンチオフ効果の向上とを
図ることができる。
【００１４】この結果、半導体装置のさらなる小形化と
特性の向上を図ることができる。
特性の向上を図ることができる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【００１６】図１は本発明に係る半導体装置の一つの実
施の形態であるショットキーバリアダイオードの構造の
一例を示す図である。
施の形態であるショットキーバリアダイオードの構造の
一例を示す図である。
【００１７】同図において、２はＮ- 型半導体層であ
る。このＮ- 型半導体層２の表面には、深さの異なるト
レンチ凹部、第１の凹部５と第２の凹部６とが互い違い
に形成されている。第１の凹部５は第２の凹部６よりも
深く形成されている。
る。このＮ- 型半導体層２の表面には、深さの異なるト
レンチ凹部、第１の凹部５と第２の凹部６とが互い違い
に形成されている。第１の凹部５は第２の凹部６よりも
深く形成されている。
【００１８】Ｎ- 型半導体層２の表面（比較的平坦な上
面部分）には、深さの浅い第２の凹部６の内部（底部お
よび側面）を埋めるように、低いバリアハイトφB2を有
する第１の金属層、例えばクローム層１などが形成され
ている。
面部分）には、深さの浅い第２の凹部６の内部（底部お
よび側面）を埋めるように、低いバリアハイトφB2を有
する第１の金属層、例えばクローム層１などが形成され
ている。
【００１９】このクローム層１の上には、深さの深い第
１の凹部５の内面（底部および側面）に入り込む下向き
凸部、つまり高いバリアハイトφB1を有する第２の金属
層、例えばモリブデン層４が形成されている。
１の凹部５の内面（底部および側面）に入り込む下向き
凸部、つまり高いバリアハイトφB1を有する第２の金属
層、例えばモリブデン層４が形成されている。
【００２０】ここで、このショットキーバリアダイオー
ドの製造方法について説明する。
ドの製造方法について説明する。
【００２１】Ｎ- 型半導体層２の表面に、まず、深さの
異なるトレンチ凹部（第１の凹部５と第２の凹部６と）
を互い違いに形成する。
異なるトレンチ凹部（第１の凹部５と第２の凹部６と）
を互い違いに形成する。
【００２２】その後、深い第１の凹部５の底部及び側面
に、高いバリアハイトφB1を有するモリブデン層４を形
成する。
に、高いバリアハイトφB1を有するモリブデン層４を形
成する。
【００２３】Ｎ- 型半導体層２の表面の比較的平坦な部
分と、浅い第２の凹部６を埋めるようにして低いバリア
ハイトφB2を有するクローム層１を形成する。
分と、浅い第２の凹部６を埋めるようにして低いバリア
ハイトφB2を有するクローム層１を形成する。
【００２４】このショットキーバリアダイオードの場
合、高いバリアハイトφB1のモリブデン層４を有する深
い第１の凹部５間において、逆バイアス時の空乏層の延
びによるピンチオフ効果によって逆方向漏れ電流は、図
５に示した従来の第２の構造例の特性ｂと同様の漏れ低
減効果が得られる（図２参照）。
合、高いバリアハイトφB1のモリブデン層４を有する深
い第１の凹部５間において、逆バイアス時の空乏層の延
びによるピンチオフ効果によって逆方向漏れ電流は、図
５に示した従来の第２の構造例の特性ｂと同様の漏れ低
減効果が得られる（図２参照）。
【００２５】一方、Ｎ- 型半導体層２の表面（浅い第２
の凹部６を含む）全面に、低いバリアハイトφB2を有す
るクローム層１を設けたことでショットキー有効面積が
広がり、従来のどの構造のものよりも順方向電圧降下の
さらなる低減が可能となる（図３参照）。
の凹部６を含む）全面に、低いバリアハイトφB2を有す
るクローム層１を設けたことでショットキー有効面積が
広がり、従来のどの構造のものよりも順方向電圧降下の
さらなる低減が可能となる（図３参照）。
【００２６】このようにこの実施の形態のショットキー
バリアダイオードによれば、深い凹部にφB の高い金属
を設けたことで、凹部間で逆バイアス時の空乏層の延び
によるピンチオフ効果がより促進される。
バリアダイオードによれば、深い凹部にφB の高い金属
を設けたことで、凹部間で逆バイアス時の空乏層の延び
によるピンチオフ効果がより促進される。
【００２７】すなわち、図２に示すように、本実施形態
のショットキーバリアダイオードの逆方向漏れ電流（特
性ｃ）は、従来の第１の構造例のもの（特性ａ）よりも
遥かに良好な特性が得られ、従来の第２の構造例のもの
（特性ｂ）とほぼ同様の特性、つまり逆方向漏れ電流の
低減効果が得られる。
のショットキーバリアダイオードの逆方向漏れ電流（特
性ｃ）は、従来の第１の構造例のもの（特性ａ）よりも
遥かに良好な特性が得られ、従来の第２の構造例のもの
（特性ｂ）とほぼ同様の特性、つまり逆方向漏れ電流の
低減効果が得られる。
【００２８】一方、従来の平坦形状（フレーナ）であっ
たショットキー接合部を凹凸形状にすることにより、シ
ョットキー有効面積を広くできるとともに、この部分に
低いバリアハイトφB2のクローム層１を形成したこと
で、図３に示すように、本実施形態のショットキーバリ
アダイオードの特性ｃは、従来のもの（特性ａ，ｂ）な
どよりも順方向電圧降下をより低減することができた。
たショットキー接合部を凹凸形状にすることにより、シ
ョットキー有効面積を広くできるとともに、この部分に
低いバリアハイトφB2のクローム層１を形成したこと
で、図３に示すように、本実施形態のショットキーバリ
アダイオードの特性ｃは、従来のもの（特性ａ，ｂ）な
どよりも順方向電圧降下をより低減することができた。
【００２９】これにより、図４に示すように、本実施形
態のショットキーバリアダイオードの逆方向漏れ電流
（ＩＲ）と順方向電圧降下（ＶＦ）特性ｍは、従来の平
坦形状（フレーナ）のものの特性ｎに比べて、トレード
オフを大幅に改善することができる。
態のショットキーバリアダイオードの逆方向漏れ電流
（ＩＲ）と順方向電圧降下（ＶＦ）特性ｍは、従来の平
坦形状（フレーナ）のものの特性ｎに比べて、トレード
オフを大幅に改善することができる。
【００３０】つまり、本実施形態のショットキーバリア
ダイオードでは、従来のものよりもさらに小形化できる
と共に、従来のもの以上に損失特性を向上することがで
きる。 なお、本発明は上記実施形態のみに限定される
ものではない。
ダイオードでは、従来のものよりもさらに小形化できる
と共に、従来のもの以上に損失特性を向上することがで
きる。 なお、本発明は上記実施形態のみに限定される
ものではない。
【００３１】例えば図５に示すように、深い第１の凹部
５の底部に、Ｎ- 型半導体基板２のＮ- 型半導体領域へ
入り込むＰ+ 型半導体の領域３を形成することにより、
逆バイアス状態における電界集中の緩和とピンチオフ効
果の向上とを図ることができる。
５の底部に、Ｎ- 型半導体基板２のＮ- 型半導体領域へ
入り込むＰ+ 型半導体の領域３を形成することにより、
逆バイアス状態における電界集中の緩和とピンチオフ効
果の向上とを図ることができる。
【００３２】
【発明の効果】以上説明したように請求項１記載の発明
によれば、高いバリア高さの第２の金属層を設けたこと
で、Ｐ+ 層形成などによるショットキー無効領域を形成
することなく、第１の凹部間による逆バイアス時の空乏
層の延びによるピンチオフ効果によって、逆方向漏れ電
流の低減効果が得られ、かつ半導体基板の表面全面に低
いバリア高さの第１の金属層を設けたことでショットキ
ー接合面損増大効果とともに順方向電圧降下のさらなる
低減を図ることができる。
によれば、高いバリア高さの第２の金属層を設けたこと
で、Ｐ+ 層形成などによるショットキー無効領域を形成
することなく、第１の凹部間による逆バイアス時の空乏
層の延びによるピンチオフ効果によって、逆方向漏れ電
流の低減効果が得られ、かつ半導体基板の表面全面に低
いバリア高さの第１の金属層を設けたことでショットキ
ー接合面損増大効果とともに順方向電圧降下のさらなる
低減を図ることができる。
【００３３】請求項２記載の発明によれば、第１の凹部
の底部に、半導体基板の第１の半導体の領域に入り込む
第２の半導体の領域を形成することによって、逆バイア
ス状態における電界集中の緩和とピンチオフ効果の向上
とを図ることができる。
の底部に、半導体基板の第１の半導体の領域に入り込む
第２の半導体の領域を形成することによって、逆バイア
ス状態における電界集中の緩和とピンチオフ効果の向上
とを図ることができる。
【００３４】この結果、半導体装置のさらなる小形化と
特性の向上を図ることができる。
特性の向上を図ることができる。
【図１】本発明に係る半導体装置の一つの実施の形態の
ショットキーバリアダイオードの断面構造を示す図。
ショットキーバリアダイオードの断面構造を示す図。
【図２】本実施形態のショットキーバリアダイオードと
従来のものとの逆方向漏れ電流特性（ＩＲ−ＶＲ Curv
e) による比較図である。
従来のものとの逆方向漏れ電流特性（ＩＲ−ＶＲ Curv
e) による比較図である。
【図３】本実施形態のショットキーバリアダイオードと
従来のものとの順方向漏れ電流特性（ＩＦ−ＶＦ Curv
e) による比較図である。
従来のものとの順方向漏れ電流特性（ＩＦ−ＶＦ Curv
e) による比較図である。
【図４】ＩＲ−ＶＦ特性によりトレードオフの改善効果
を見た特性図である。
を見た特性図である。
【図５】本発明に係る半導体装置の応用例を示す図。
【図６】従来のショットキーバリアダイオードの第１の
構造例を示す図。
構造例を示す図。
【図７】従来のショットキーバリアダイオードの第２の
構造例を示す図。
構造例を示す図。
１…クローム層（第１の金属層） ２…Ｎ- 型半導体領域 ３…Ｐ+ 型半導体領域 ４…モリブデン層（第２の金属層） ５…第１の凹部 ６…第２の凹部
Claims (2)
- 【請求項１】 第１の半導体から形成された半導体基板
と、 前記半導体基板の表面から陥没するように形成された第
１の凹部と、 この第１の凹部とは深さを異ならせ、かつ前記第１の凹
部と互い違いに前記半導体基板の表面から陥没するよう
に形成された第２の凹部と、 前記第１の凹部を除く前記半導体基板の表面に形成され
た第１の金属層と、 前記第１の凹部に少なくとも一部を入り込ませて前記第
１の金属層の上に形成された第２の金属層とを具備した
ことを特徴とする半導体装置。 - 【請求項２】 前記第１の凹部の底部に、前記半導体基
板の前記第１の半導体の領域に入り込む第２の半導体の
領域を形成したことを特徴とする請求項１記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6611099A JP2000261005A (ja) | 1999-03-12 | 1999-03-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6611099A JP2000261005A (ja) | 1999-03-12 | 1999-03-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000261005A true JP2000261005A (ja) | 2000-09-22 |
Family
ID=13306437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6611099A Withdrawn JP2000261005A (ja) | 1999-03-12 | 1999-03-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000261005A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016178182A (ja) * | 2015-03-19 | 2016-10-06 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
-
1999
- 1999-03-12 JP JP6611099A patent/JP2000261005A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016178182A (ja) * | 2015-03-19 | 2016-10-06 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170271441A1 (en) | Dual-gate trench igbt with buried floating p-type shield | |
| JP5303819B2 (ja) | 半導体装置およびその製造方法 | |
| TW200725743A (en) | Semiconductor device having a trench gate the fabricating method of the same | |
| US20210020567A1 (en) | New dual-gate trench igbt with buried floating p-type shield | |
| US6420770B1 (en) | STI (Shallow Trench Isolation) structures for minimizing leakage current through drain and source silicides | |
| WO2005065144A3 (en) | Planarization method of manufacturing a superjunction device | |
| JP2009200300A (ja) | 半導体装置およびその製造方法 | |
| JP2004520707A (ja) | ショットキーダイオード | |
| JP2001085688A (ja) | 半導体装置及びその製造方法 | |
| JP2000307112A5 (ja) | ||
| US20030025125A1 (en) | Lateral operation bipolar transistor and a corresponding fabrication process | |
| TW200614431A (en) | Method for fabricating deep trench capacitor | |
| JP2000200901A (ja) | トレンチ型ｍｏｓ半導体装置 | |
| JP3779366B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000261005A (ja) | 半導体装置 | |
| JP4794546B2 (ja) | 半導体装置およびその製造方法 | |
| JPWO2006082617A1 (ja) | 半導体装置 | |
| JP2003273354A (ja) | 半導体装置およびその製造方法 | |
| JP4824385B2 (ja) | 半導体装置 | |
| US20070099373A1 (en) | Method for manufacturing an integrated semiconductor transistor device with parasitic bipolar transistor | |
| JP3768656B2 (ja) | 半導体装置 | |
| JP2007266267A (ja) | 半導体装置 | |
| JPH0582515A (ja) | 半導体装置およびその製造方法 | |
| JPH03169080A (ja) | 電界効果型トランジスタ | |
| EP1432041A3 (en) | Lateral-current-flow bipolar transistor with high emitter perimeter/area ratio |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |