JP6484304B2 - ショットキバリアダイオード - Google Patents

ショットキバリアダイオード Download PDF

Info

Publication number
JP6484304B2
JP6484304B2 JP2017154643A JP2017154643A JP6484304B2 JP 6484304 B2 JP6484304 B2 JP 6484304B2 JP 2017154643 A JP2017154643 A JP 2017154643A JP 2017154643 A JP2017154643 A JP 2017154643A JP 6484304 B2 JP6484304 B2 JP 6484304B2
Authority
JP
Japan
Prior art keywords
trench
layer
schottky
schottky barrier
barrier diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017154643A
Other languages
English (en)
Other versions
JP2017201724A (ja
Inventor
義輝 永井
義輝 永井
耕平 ▲槙▼田
耕平 ▲槙▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2017154643A priority Critical patent/JP6484304B2/ja
Publication of JP2017201724A publication Critical patent/JP2017201724A/ja
Application granted granted Critical
Publication of JP6484304B2 publication Critical patent/JP6484304B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

この発明は、ショットキバリアダイオードに関する。
ショットキバリアダイオードは、半導体層と、半導体層に接するショットキメタルとを含む。半導体層とショットキメタルとの界面にショットキバリアが形成される。特許文献1には、ショットキバリアダイオードの複数の構造例が開示されている。本願発明と対比すべき構造例は次のとおりである。第1の構造例(特許文献1の図11(a))は、プレーナ型と呼ばれているものであり、半導体層の平坦な表面上にショットキメタルが形成されている。第2の構造例(特許文献1の図11(c))は、トレンチ拡散型と呼ばれているものであり、半導体層内に間隔を開けて柱状の不純物拡散層が形成され、半導体層の表面上にショットキメタルが形成されている。不純物拡散層の領域外(トレンチ外)の半導体層表面とショットキメタルとの間にショットキ接合が形成される。第3の構造例(特許文献1の図2)は、トレンチMOS型と呼ばれているものであり、半導体層の表層部に間隔を開けて形成されたトレンチの内壁に酸化膜が形成され、その酸化膜に接するようにポリシリコンがトレンチ内に埋め込まれている。そして、ポリシリコンおよびトレンチ外の半導体層に接するようにショットキメタルが形成されている。トレンチ外の半導体層表面とショットキメタルとの界面がショットキ接合となる。
特許第3691736号公報
特許文献1に開示された構成は、いずれも、ショットキ接合面の面積が少なく、そのため、定格電流を大きくしたり、順方向電圧(VF)を低くしたりすることが困難であった。
より具体的には、プレーナ型のショットキバリアダイオードにおいて、大電流を流すためには、ショットキ接合面の面積を大きくする必要がある。しかし、そのためには、チップサイズが大きくなってしまうため、小型で定格電流の大きいショットキバリアダイオードを実現できない。プレーナ型のショットキバリアダイオードにおいて順方向電圧を低くしたい場合にもショットキ接合面の面積を大きくする必要があるから、同じ問題に直面する。
トレンチ拡散型およびトレンチMOS型のショットキバリアダイオードにおいては、トレンチ外の半導体層表面にショットキ接合面が形成されている。そのため、ショットキ接合面の面積を大きくするためには、プレーナ型のショットキバリアダイオードよりも、一層大きなチップサイズを必要とする。
そこで、この発明は、小さなチップサイズでもショットキ接合面の面積を大きくすることができるショットキバリアダイオードを提供する。
この発明のショットキバリアダイオードは、表面に複数の凹部を備えた第1の半導体層であって、前記表面に垂直な方向から見た第1方向視において前記複数の凹部を挟んで前記表面から前記第1の半導体層の内部に亘って形成されたガードリングを備えた第1の半導体層と、前記第1方向視において前記複数の凹部を挟んで前記第1の半導体層上に形成された第1の絶縁層と、前記複数の凹部の内外と前記第1の絶縁層とに跨って形成された第1の金属層と、前記第1の金属層上に形成された第2の金属層と、を備え、前記複数の凹部および前記ガードリングの各々の断面形状は、前記第1の半導体層の表面から当該各々の底に至るまで湾曲しており、前記第1の金属層の端部と前記第2の金属層の端部とは、前記第1の絶縁層上において面一に並んでいて、逆方向バイアス時には、隣接する前記凹部の間に形成されたメサ部の空乏層が当該メサ部の上面をカバーして当該メサ部外の領域まで広がることにより、前記凹部の底部付近の空乏層が厚くなり、かつ、前記メサ部内の空乏層の下面は、前記凹部の底部付近に位置するものの、前記凹部の底面よりも浅い位置にあり、前記メサ部内の空乏層は、前記凹部の底部付近の空乏層より厚い(請求項1)。前記ショットキバリアダイオードは、前記第1の半導体層の裏面側に接する第2の半導体層を備えてもよい(請求項2)。前記ショットキバリアダイオードは、前記第1の半導体層の裏面側に形成された第3の金属層を備えてもよい(請求項3)。前記第1方向視において、前記複数の凹部は直線状で並列に配置されていてもよい(請求項4)。
図1は、本発明の一実施形態に係るショットキバリアダイオードを一部破断して斜め上から示す模式的な斜視図である。 図2は、図1に示すショットキバリアダイオードの模式的な断面図である。 図3Aは、ショットキバリアダイオードの模式的な要部断面図であって、順方向バイアスを印加している状態を示している。図3Bは、ショットキバリアダイオードの模式的な要部断面図であって、逆方向バイアスを印加している状態を示している。 図4Aは、第1の比較例に係るプレーナ型ダイオードの模式的な要部断面図であって、順方向バイアスを印加している状態を示している。図4Bは、プレーナ型ダイオードの模式的な要部断面図であって、逆方向バイアスを印加している状態を示している。 図5Aは、第2の比較例に係るトレンチMOS型ダイオードの模式的な要部断面図であって、順方向バイアスを印加している状態を示している。図5Bは、トレンチMOS型ダイオードの模式的な要部断面図であって、逆方向バイアスを印加している状態を示している。 図6Aは、第3の比較例に係るトレンチ拡散型ダイオードの模式的な要部断面図であって、順方向バイアスを印加している状態を示している。図6Bは、トレンチ拡散型ダイオードの模式的な要部断面図であって、逆方向バイアスを印加している状態を示している。 図7Aは、図1に示すショットキバリアダイオードの要部の模式的な断面図である。図7Bは、図7Aにおいて、トレンチの幅を大きくした状態を示す。図7Cは、図7Aにおいて、トレンチの間隔(ピッチ)を広げた状態を示す。図7Dは、図7Aにおいて、トレンチの間隔を狭めた状態を示す。 図8Aは、第1の変形例に係るショットキバリアダイオードを斜め上から見た模式的な斜視図であって、一部を破断して示している。 図8Bは、第2の変形例に係るショットキバリアダイオードを斜め上から見た模式的な斜視図であって、一部を破断して示している。 図8Cは、第3の変形例に係るショットキバリアダイオードを斜め上から見た模式的な斜視図であって、一部を破断して示している。 図8Dは、第4の変形例に係るショットキバリアダイオードを斜め上から見た模式的な斜視図であって、一部を破断して示している。 図8Eは、第5の変形例に係るショットキバリアダイオードを斜め上から見た模式的な斜視図であって、一部を破断して示している。 図8Fは、第6の変形例に係るショットキバリアダイオードを斜め上から見た模式的な斜視図であって、一部を破断して示している。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係るショットキバリアダイオードを斜め上から見た模式的な斜視図であって、説明の便宜上、各部を異なる切断面で破断して示している。図2は、図1に示すショットキバリアダイオードを一平面で切断したときの模式的な断面図である。
本発明の一実施形態に係るショットキバリアダイオード1は、図1での姿勢を便宜的に基準姿勢とすると、たとえば、平面視四角形のチップ状に形成されている。平面視におけるショットキバリアダイオード1の四辺のそれぞれの長さは、たとえば、数mm程度である。
図1および図2に示すように、ショットキバリアダイオード1は、n型(たとえば、n型不純物濃度が1×1018〜1×1021cm−3)のシリコン基板2を備えている。シリコン基板2の裏面には、その全域を覆うようにカソード電極3が形成されている。カソード電極3は、n型のシリコンとオーミック接触する金属(たとえば、Au、ニッケル(Ni)シリサイド、コバルト(Co)シリサイドなど)からなる。
シリコン基板2の表面には、シリコン基板2よりも低濃度のn型(たとえば、n型不純物濃度が1×1015〜1×1017cm−3)のエピタキシャル層4(半導体層)が積層されている。エピタキシャル層4の厚さは、たとえば、2μm〜20μmである。
エピタキシャル層4の表面には、酸化シリコン(SiO)からなるフィールド絶縁膜5が積層されている。フィールド絶縁膜5の厚さは、たとえば、1000Å以上、好ましくは、7000Å〜40000Åである。なお、フィールド絶縁膜5は、窒化シリコン(SiN)など、他の絶縁物からなっていてもよい。
フィールド絶縁膜5には、エピタキシャル層4の中央部を露出させる開口6(図2参照)が形成されている。エピタキシャル層4の中央部の表層部には、複数のトレンチ7が、エピタキシャル層4を表面から掘り下げることで形成されている。各トレンチ7は、所定方向に沿って延びる縦溝である。トレンチ7の底面は、エピタキシャル層4の表面に沿って平坦である。そのため、各トレンチ7の断面は、略矩形状である。この実施形態では、7つのトレンチ7が、所定の間隔を隔てて平行に延びている。そのため、これらのトレンチ7は、平面視でストライプ状に形成されている(図1参照)。たとえば、トレンチ7の一対の側壁面は、エピタキシャル層4の表面の法線方向(エピタキシャル4の厚さ方向)とほぼ平行であってもよい。この場合、エピタキシャル層4の中央部の表面積は、トレンチ7が形成されていない場合に比較して、トレンチ7の側壁面の分だけ大きくなっている。
エピタキシャル層4の表層部において、隣接するトレンチ7に挟まれた部分には、メサ部8が形成されている。トレンチ7が略矩形状の断面を有する場合、それに応じて、メサ部8は、略矩形状の断面を有する。各メサ部8は、隣接する一対のトレンチ7の底面の各一側縁から、たとえばほぼ垂直に立ち上がる一対の側壁面(トレンチ7の側壁面)と、それらの一対の側壁面間を結合する天面(エピタキシャル層4の表面)とを有している。
エピタキシャル層4上には、アノード電極9が形成されている。アノード電極9は、フィールド絶縁膜5の開口6内を埋め尽くし、フィールド絶縁膜5における開口6の周縁部10を覆うように、当該開口6の外方へ張り出している。すなわち、フィールド絶縁膜5の周縁部10は、エピタキシャル層4およびアノード電極9により、全周にわたってその上下両側から挟まれている。フィールド絶縁膜5の周縁部10を覆うアノード電極9の、フィールド絶縁膜5の開口6端からのはみ出し量Xは、たとえば、10μm以上、好ましくは、10μm〜100μmである。
アノード電極9は、フィールド絶縁膜5の開口6内でエピタキシャル層4に接合されたショットキメタル11と、このショットキメタル11に積層されたコンタクトメタル12とを含む多層構造(この実施形態では2層構造)を有している。
ショットキメタル11は、n型のシリコンとの接合によりショットキ接合を形成する金属(たとえば、チタン(Ti)やモリブデン(Mo)やパラジウム(Pd)など)からなる。本実施形態では、Tiを用いている。ショットキメタル11は、トレンチ7の内壁面(底面および一対の側壁面)を含むエピタキシャル層4の表面に接するように形成されている。そのため、ショットキメタル11は、全てのトレンチ7の内壁面およびトレンチ7外においてエピタキシャル層4の表面に接している。また、ショットキメタル11は、各トレンチ7の内壁面の全域を覆い、かつ、トレンチ7外にまで連続して延びている。つまり、ショットキメタル11は、開口6から露出されているエピタキシャル層4の表面に対して、その全域を完全に覆うように接合されている。この実施形態では、ショットキメタル11は、トレンチ7の底面に接する底面部11aと、トレンチ7の側壁面(メサ部8の側壁面)に接する側面部11bと、メサ部8の天面に接する天面部11cとを含む。
この場合、図2に示すように、ショットキメタル11とエピタキシャル層4の表面との接合面(ショットキ接合面)Sは、開口6内の領域において、太線で示すように、凹凸状の断面を有するように形成されている。そのため、エピタキシャル層4の表面(図2において水平方向に延びている部分)をその法線方向に沿って見下した平面視におけるエピタキシャル層4の見かけ上の面積よりも、ショットキ接合面Sの面積が大きくなる。より具体的には、ショットキ接合面Sは、トレンチ7の底面に接する底面部S1と、トレンチ7の側壁面(メサ部8の側壁面)に接する側面部S2と、メサ部8の天面に接する天面部S3とを含む。トレンチ7が略矩形の断面を有する場合には、トレンチ7が形成されていない場合に比較して、側面部S2の分だけ、ショットキ接合面Sの面積を大きくできる。
エピタキシャル層4に接合されるショットキメタル11は、エピタキシャル層4を構成するシリコン半導体との間に、たとえば、0.52eV〜0.9eVのショットキバリア(電位障壁)を形成する。また、ショットキメタル11の厚さは、この実施形態では、たとえば、0.02μm〜0.2μmである。
コンタクトメタル12は、アノード電極9において、ショットキバリアダイオード1の最表面に露出して、ボンディングワイヤなどが接合される部分である。コンタクトメタル12は、たとえば、アルミニウム(Al)からなる。コンタクトメタル12の厚さは、この実施形態では、ショットキメタル11よりも大きく、たとえば、0.5μm〜5μmである。コンタクトメタル12は、各トレンチ7の内壁面を覆っているショットキメタル11に接するように各トレンチ7に埋め込まれている。つまり、コンタクトメタル12は、ショットキメタル11の底面部11a、一対の側面部11bおよび天面部11cに接している。そのため、コンタクトメタル12は、各トレンチ7のショットキメタル11に接する側において、凹凸状の断面を有するように形成されている。一方、コンタクトメタル12においてショットキメタル11に接する側とは反対側の表面は、エピタキシャル層4の表面(トレンチ7の内壁面を除く)に沿って平坦である。
ショットキメタル11がTiからなる場合、ショットキメタル11と、Alからなるコンタクトメタル12との間には、窒化チタン(TiN)層が介在されているとよい。TiN層は、ショットキメタル11のTiとコンタクトメタル12のAlとを接着させるとともに、TiとAlとの間での導電性を確保し、さらに、TiおよびAlの相互拡散を抑制するバリア層として機能する。このようなバリア層は、コンタクトメタル12の材料がショットキメタル11へと拡散することを抑制または防止することにより、ショットキ接合面Sを保護する。
ショットキバリアダイオード1の最表面には、表面保護膜(図示せず)が形成されていてもよい。その場合、表面保護膜の中央部には、コンタクトメタル12を露出させる開口が形成されているとよい。ボンディングワイヤなどの外部接続部材は、この開口を介してコンタクトメタル12に接合される。
エピタキシャル層4の表層部には、ショットキメタル11に接するようにp型拡散層からなるガードリング13が形成されている。ガードリング13は、平面視において、フィールド絶縁膜5の開口6の内外に跨るように、開口6の輪郭に沿って形成されている。したがって、ガードリング13は、開口6の内方へ張り出し、開口6内のショットキメタル11の終端部である外縁部14に接する内側部分15と、開口6の外方へ張り出し、フィールド絶縁膜5の周縁部10を挟んでアノード電極9(周縁部10上のショットキメタル11)に対向する外側部分16とを有している。ガードリング13のエピタキシャル層4の表面からの深さは、たとえば、0.5μm〜8μmである。
開口6の内外に跨って形成されたガードリング13は、フィールド絶縁膜5の周縁部10とショットキメタル11との境界部分をエピタキシャル層4側から覆っている。ガードリング13が無いと、ショットキバリアダイオード1に逆バイアスが印加されたとき、境界部分に電界が集中し、リークが発生しやすくなる。この実施形態の構造では、前記境界部分をガードリング13が覆っていることから、逆バイアス印加時にガードリング13から広がる空乏層によって電界集中を緩和でき、それに応じてリークを抑制できる。これにより、ショットキバリアダイオード1の耐圧が向上する。
このショットキバリアダイオード1を作製するためには、まず、n型シリコン基板2上に、n型のシリコンからなるエピタキシャル層4を成長させる。ここで、n型不純物としては、たとえば、P、Asを用いることができる。
次いで、図示しないレジストパターンをマスクとする異方性のエッチングにより、トレンチ7が形成される。すなわち、レジストマスクは、エピタキシャル層4において開口6に位置する領域内に、たとえば、ストライプ状の開口パターンを有している。この開口パターン内において、エピタキシャル層4が表面から選択的に掘り下げられることにより、トレンチ7が形成される。
次いで、エピタキシャル層4の表層部においてトレンチ7が形成された領域より外側の領域に対して、選択的にp型不純物(たとえば、B)がイオン注入される。次いで、アニール処理することにより、p型不純物が活性化され、p型拡散層からなるガードリング13がエピタキシャル層4中に形成される。
次いで、エピタキシャル層4上に、SiOからなるフィールド絶縁膜5が形成される。
次いで、図示しないレジストパターンをマスクとしてフィールド絶縁膜5がエッチングされることにより、エピタキシャル層4の中央部およびガードリング13の一部を露出させる開口6が形成される。
次いで、スパッタ法により、エピタキシャル層4およびフィールド絶縁膜5の表面にTiが堆積されてTi層が形成される。このTi層をフォトリソグラフィによってパターニングすることによって、ショットキメタル11が形成される。ショットキメタル11は、ガードリング13に接し、かつ、開口6内のエピタキシャル層4の表面(各トレンチ7の内壁面を含む)の全域を覆うように形成される。
次いで、スパッタ法により、ショットキメタル11の上にAlが堆積され、このAl層をフォトリソグラフィによってパターニングすることによって、コンタクトメタル12が形成される。
次いで、スパッタ法により、シリコン基板2の裏面に、カソード電極3が形成される。
以上により、ショットキバリアダイオード1が完成する。
図3Aおよび図3Bは、ショットキバリアダイオードの模式的な要部断面図である。
ストライプ状に形成された断面略矩形のトレンチ7は、深さD、幅WおよびピッチPによって規定される。深さDは、エピタキシャル層4の表面(最表面)の法線方向におけるエピタキシャル層4の表面からトレンチ7の底面までの距離である。幅Wは、各トレンチ7の一対の対向する側壁面の対向間隔である。対向間隔とは、具体的には、トレンチ7の並び方向(トレンチ7の長手方向に直交し、エピタキシャル層4の主面に平行な方向)における当該一対の側壁面間の距離である。ピッチPは、隣接するトレンチ7の中心の間隔である。ピッチPは、トレンチ7の中心間の距離である。
次に、比較例に係るショットキバリアダイオードについて説明する。比較例に係るショットキバリアダイオードとして、プレーナ型ダイオード21(第1の比較例)、トレンチMOS型ダイオード31(第2の比較例)およびトレンチ拡散型ダイオード41(第3の比較例)を説明する。
図4Aおよび図4Bは、第1の比較例に係るプレーナ型ダイオードの模式的な要部断面図である。図5Aおよび図5Bは、第2の比較例に係るトレンチMOS型ダイオードの模式的な要部断面図である。図6Aおよび図6Bは、第3の比較例に係るトレンチ拡散型ダイオードの模式的な要部断面図である。
第1〜第3の比較例において、前述したショットキバリアダイオード1で説明した部分と対応する部分には、同一の参照符号を付し、その説明を省略する。
図4Aおよび図4Bに示すプレーナ型ダイオード21では、エピタキシャル層4の表面において開口6(図2参照)から露出した部分には、トレンチ7等の凹部が形成されておらず、この部分は、全域にわたって平坦である。このように平坦なエピタキシャル層4の表面を覆うようにショットキメタル11が形成されている。この場合、平面視におけるエピタキシャル層4の見かけ上の面積と、太線で示したショットキ接合面Sの面積とは実質的に等しい。
図5Aおよび図5Bに示すトレンチMOS型ダイオード31では、エピタキシャル層4の表層部に間隔を開けてトレンチ32が形成されている。各トレンチ32の内壁には、酸化膜33が形成され、その酸化膜33に接するようにポリシリコン34がトレンチ32内に埋め込まれている。そして、ポリシリコン34およびトレンチ32外のエピタキシャル層4の表面に接するようにショットキメタル11が形成されている。この場合、ショットキ接合面Sは、太線で示すように、エピタキシャル層4の表面においてトレンチ32外の部分である。そのため、ショットキ接合面Sの面積は、平面視におけるエピタキシャル層4の見かけ上の面積よりも小さい。
図6Aおよび図6Bに示すトレンチ拡散型ダイオード41では、エピタキシャル層4の表層部に間隔を開けて柱状の不純物拡散層42が形成され、エピタキシャル層4の表面上にショットキメタル11が形成されている。この場合、不純物拡散層42とエピタキシャル層4との界面がpn接合となっている。ショットキ接合面Sは、エピタキシャル層4の表面において不純物拡散層42外の部分である。そのため、ショットキ接合面Sの面積は、平面視におけるエピタキシャル層4の見かけ上の面積よりも小さい。
平面視におけるエピタキシャル層4の見かけ上の面積を各ダイオードで一定とすると、ショットキ接合面Sの面積は、本発明の一実施形態のショットキバリアダイオード1が最も大きい。プレーナ型ダイオード21(第1の比較例)のショットキ接合面Sの面積は、トレンチMOS型ダイオード31(第2の比較例)およびトレンチ拡散型ダイオード41(第3の比較例)のそれぞれのショットキ接合面Sの面積よりも大きい。
次に、アノード−カソード間に順方向または逆方向にバイアスを印加したときの各ダイオードの動作原理について説明する。一例として、順方向バイアスは、0.5Vであり、逆方向バイアスは、30Vである。図3A〜図6Bのそれぞれに図示された白抜きの矢印は、バイアスを印加したときの電流の流れを示している。
本発明の一実施形態に係るショットキバリアダイオード1に、順方向バイアスを印加したときの様子は、図3Aに図解的に示されている。断面が凹凸状のショットキ接合面Sにおいて、エピタキシャル層4の表面(トレンチ7の内壁面を除く)、各トレンチ7の側壁面(底面以外の内壁面)部分および底面のそれぞれから、カソード電極3へ向かって順方向に電流が流れる。
プレーナ型ダイオード21において順方向バイアスを印加すると、図4Aに示すように、平坦なショットキ接合面Sからカソード電極3へ向かって電流が流れる。本発明の一実施形態に係るショットキバリアダイオード1は、プレーナ型ダイオード21よりも、ショットキ接合面Sの面積が大きいので、順方向に電流を多く流せる(図3A参照)。また、ショットキ接合面Sの面積が大きい分、ショットキバリアダイオード1では、順方向電圧を低くすることができる。
トレンチMOS型ダイオード31に順方向バイアスを印加すると、図5Aに示すように、トレンチ32外に形成されているショットキ接合面Sから、カソード電極3へ向かって順方向に電流が流れる。プレーナ型ダイオード21よりもトレンチMOS型ダイオード31の方が、ショットキ接合面Sの面積が小さいので、順方向へ流せる電流が少ない。
トレンチ拡散型ダイオード41に順方向バイアスを印加すると、図6Aに示すように、不純物拡散層42外に形成されているショットキ接合面Sから、カソード電極3へ向かって順方向に電流が流れる。プレーナ型ダイオード21よりもトレンチ拡散型ダイオード41の方が、ショットキ接合面Sの面積が小さいので、順方向へ流せる電流が少ない。なお、トレンチMOS型ダイオード31とは異なり、トレンチ拡散型ダイオード41では、不純物拡散層42の底面から若干量の電流がカソード電極3へ向かって流れる。
次に、各ダイオードに逆方向バイアスを印加する場合について説明する。
図3B、図4B、図5Bおよび図6Bに示すように、各ダイオードでは、エピタキシャル層4の表層部に、ショットキ接合面Sから空乏層50が広がる。空乏層50の境界は、破線で示されている。
本発明の一実施形態に係るショットキバリアダイオード1の場合、図3Bに示すように、空乏層50は、凹凸状のショットキ接合面Sに従ってショットキ接合面Sから凹凸状に広がる。空乏層50は、トレンチ7の間のメサ部8では厚く、トレンチ7の底部付近では薄くなっている。図3Bの例では、メサ部8の空乏層50はメサ部8内の領域に収まっており、トレンチ7の底部付近の空乏層50に対してほとんど影響を及ぼしていない。逆方向バイアスを印加したときにリーク電流が生じるとすれば、リーク電流は、各トレンチ7の底部付近の薄い空乏層50を通ってアノード電極9側へ流れる。つまり、リーク電流特性は、トレンチ7の底部付近の空乏層50の厚さに依存する。トレンチ7の底部における空乏層50の厚さは、トレンチ7の寸法(幅W、深さDおよびピッチP)を変化させることによって調整できる。これにより、次に説明するプレーナ型ダイオード21程度のリーク電流特性を実現できる。
プレーナ型ダイオード21の場合、図4Bに示すように、空乏層50は、平坦なショットキ接合面Sに沿っており、その厚みはほぼ均一である。したがって、逆方向バイアスを印加したときにリーク電流が生じるとすれば、リーク電流は、空乏層50の全域をほぼ均一に通ってアノード電極9側へ流れる。
トレンチMOS型ダイオード31の場合、図5Bに示すように、空乏層50は、各トレンチ32から広がって、各トレンチ32を取り囲む。したがって、逆方向バイアスを印加したときにリーク電流が生じるとすれば、リーク電流は、隣接するトレンチ32から広がる空乏層50の間の狭窄された領域を通ってアノード電極9側へ流れる。
トレンチ拡散型ダイオード41の場合、図6Bに示すように、空乏層50は、各不純物拡散層42から広がり、各不純物拡散層42を取り囲む。したがって、逆方向バイアスを印加したときにリーク電流が生じるとすれば、リーク電流は、隣接する不純物拡散層42から広がる空乏層50の間の狭窄された領域を通ってアノード電極9側へ流れる。
トレンチMOS型ダイオード31およびトレンチ拡散型ダイオード41では、隣接するトレンチ32から広がる空乏層50、または隣接する不純物拡散層42から広がる空乏層50によって、逆バイアス時の電流経路が狭窄される。そのため、リーク電流を少なくすることができる。
このように、本発明の一実施形態に係るショットキバリアダイオード1では、プレーナ型ダイオード21、トレンチMOS型ダイオード31およびトレンチ拡散型ダイオード41のいずれよりも大きな順方向電流(低い順方向電圧)を実現でき、かつ、プレーナ型ダイオード21と同程度の逆方向特性(リーク電流特性)を実現できる。
図7Aは、図1に示すショットキバリアダイオードの要部の模式的な断面図である。図7Bは、図7Aにおいて、トレンチの幅Wを大きくした状態を示す。図7Cは、図7Aにおいて、トレンチの間隔(ピッチP)を広げた状態を示す。図7Dは、図7Aにおいて、トレンチの間隔を狭めた状態を示す。
図7Aにおけるトレンチ7の寸法を基準として、図7Bに示すように、深さDおよびピッチPが一定のまま、幅Wだけを大きくする。これにより、空乏層50全体に占める、トレンチ7の底部付近の薄い空乏層50の割合が高くなる。この場合、トレンチ7の底面の面積が大きいので、順方向バイアス時により大きな電流を流したり、より順方向電圧を低くしたりすることができる。しかし、幅Wがあまり大きいと、逆方向バイアスのリーク電流が多くなるおそれがある。
次に、図7Aにおけるトレンチ7の寸法を基準として、図7Cに示すように、深さDおよび幅Wが一定のまま、メサ部8の幅だけを大きくする。この場合、各メサ部8において空乏層50が薄くなる。したがって、逆方向バイアス時には、トレンチ7の底部付近だけでなく、各メサ部8においてもリーク電流が流れるおそれがあるから、図7Aの場合よりも、リーク電流が増えてしまうおそれがある。
一方、図7Aにおけるトレンチ7の寸法を基準として、図7Dに示すように、深さDおよび幅Wが一定のまま、メサ部8の幅だけを小さくする。すると、各メサ部8の空乏層50が、メサ部8内の領域を満たし、さらにメサ部8よりもカソード電極3側の領域まで広がる。これにより、メサ部8の空乏層50がトレンチ7の底部付近の空乏層に影響を及ぼす。すなわち、トレンチ7の底部付近の空乏層50が厚くなる。そのため、逆方向バイアス時のリーク電流は、トレンチ7の底部付近の空乏層50に阻まれるので、少なくなる。
また、図7Dでは、幅Wが一定のまま、メサ部8の幅だけを小さくすることによって、トレンチ7の数が増えるので、トレンチ7の幅Wを広げる場合と同様に、トレンチ7の底面積の総和を大きくできる。これにより、順方向バイアス時により大きな電流を流すことができ、順方向電圧をより低くできる。
つまり、深さDおよび幅Wが最適値にある状態でメサ部8の幅を小さくすれば、順方向バイアス時において大きな電流を流したり、順方向電圧を低くしたりしつつ、逆方向バイアス時におけるリーク電流の低減を図ることができる。
この場合、具体的には、メサ部8の幅は、0.2μm〜1.0μmであることが好ましい。深さDは、0.1μm〜1.0μmであることが好ましく、0.5μm〜0.6μmであるとさらに好ましい。よって、深さDに対するメサ部8の幅の比(メサ部8の幅を深さDで割った値)は、0.2(=0.2/1.0)以上10(=1.0/0.1)以下の範囲であることが好ましく、0.33(=0.2/0.6)以上2(=1.0/0.5)以下であることがさらに好ましい。また、幅Wは、0.5μm程度であることが好ましい。
以上のように、このショットキバリアダイオード1では、エピタキシャル層4の表層部に複数のトレンチ7が形成されており、そのトレンチ7の内壁面を含むエピタキシャル層4の表面にショットキメタル11が接している。そのため、エピタキシャル層4の表面をその法線方向に沿って見下した平面視におけるエピタキシャル層4の表面の見かけ上の面積よりもショットキ接合面Sの面積を大きくすることができる。すなわち、トレンチ7の内壁面およびトレンチ7外のエピタキシャル層4の表面(メサ部8の表面)にショットキ接合面Sを形成することができる。これらの面積の合計は、平面視におけるエピタキシャル層4の見かけ上の面積よりも大きい。これにより、小チップサイズであっても、大面積のショットキ接合面Sを有するショットキバリアダイオード1が実現される。その結果、定格電流の大きなショットキバリアダイオード1や、順方向電圧の低いショットキバリアダイオード1を、小型のチップサイズで実現できる。
また、ショットキ接合面Sから広がる空乏層50は、隣接するトレンチ7間に形成されたメサ部8付近では厚く、トレンチ7底部付近では薄くなる。メサ部8付近の厚い空乏層50は、逆方向バイアス印加時のリーク電流の低減に寄与する。
図7Cに示すように、トレンチ7間のメサ部8の幅が広いと、メサ部8の空乏層50は、メサ部8内の領域に収まる。このとき、トレンチ7底部付近の空乏層50が薄くなるから、トレンチ7底部付近では、逆方向バイアス時のリーク電流が多くなるおそれがある。さらに、ショットキ接合面Sの面積の増加も少ないため、順方向電圧の低減量が少ない。
一方、図7Dに示すように、トレンチ7間のメサ部8の幅が狭いと、メサ部8の空乏層50がメサ部8外の領域まで広がるので、トレンチ7底部付近の空乏層50が厚くなる。これにより、逆方向バイアス時のリーク電流を抑制できる反面、メサ部8の直列抵抗が大きくなるから、電流増加および順方向電圧低減の効果が減少する。そこで、メサ部8の幅を、前述した0.2μm〜1.0μmの範囲とすることによって、トレンチ7底部付近の空乏層50の厚さを適切な値とすることができる。具体的には、同チップサイズのプレーナ型(ショットキバリア)ダイオード21(図4Aおよび図4B参照)よりも大きな電流を流すことができ、順方向電圧を低くすることができ、かつ逆方向リーク電流を同程度に抑制できる。また、トレンチ7において、底面だけでなく、底面以外の内壁面の底部付近からも電流が流れるので、この内壁面を極力大きく確保すれば、より大きな電流を流して順方向電圧を低くできる。そのために、トレンチ7間のピッチPを狭くしてトレンチ7の数を増やすとよい。
また、トレンチ7が深いとメサ部8の空乏層50は容易にはメサ部8を満たさないから、トレンチ7底部の空乏層50が薄くなる。トレンチ7が浅いとメサ部8の空乏層50は容易にメサ部8を満たしてメサ部8外の領域に広がるから、トレンチ7底部の空乏層50が厚くなる。そこで、トレンチ7の深さDを、前述した0.1μm〜1.0μmの範囲とすることによって、トレンチ7底部付近の空乏層50の厚さを適切な値とすることができる。具体的には、同チップサイズのプレーナ型ダイオード21(図4Aおよび図4B参照)よりも大きな電流を流すことができ、順方向電圧を低くすることができ、かつ逆方向リーク電流を同程度に抑制できる。
また、この実施形態では、複数のトレンチ7がストライプ状に形成されている(図1参照)。トレンチ7をストライプ状に形成すると、その製造過程において、トレンチ7のピッチPおよび幅W(図3A参照)を正確に制御することができる。これにより、設計どおりのデバイス特性を得やすくなる。
図8A〜図8Fは、第1〜第6の変形例に係るショットキバリアダイオードを斜め上から見た模式的な斜視図であって、一部の構成を破断して示している。図8A〜図8Fでは、図1と同様に、説明の便宜上、各部の切断面をずらして示している。
図8Aでは、トレンチ7が直交する二方向のそれぞれに沿って形成されている。すなわち、トレンチ7は、平面視で格子状となるように形成されている。この場合、エピタキシャル層4の表層部に形成されるトレンチ7の内壁面の総面積が増えるので、ショットキ接合面Sの面積を一層大きくすることができる。
図8Bでは、ストライプ状に形成されたトレンチ7の断面が、底へ向かって細くなる略逆三角形状に形成されている。この構成でも、ショットキ接合面Sの面積が、エピタキシャル層4の平面視における見かけ上の面積よりも大きくなる。
図8Cでは、ストライプ状に形成されたトレンチ7の断面が、底へ向かって円弧状に窪んだ半円形状に形成されている。この構成でも、ショットキ接合面Sの面積が、エピタキシャル層4の平面視における見かけ上の面積よりも大きくなる。さらに、図8Cの構成を図8Aの構成に倣って変形し、断面円弧状のトレンチ7を格子状に形成してもよい。
図8Dでは、略逆三角形状の断面を有するトレンチ7が平面視で格子状となるように形成されている。そして、隣り合うトレンチ7は、連続している。この構成でも、ショットキ接合面Sの面積が、エピタキシャル層4の平面視における見かけ上の面積よりも大きくなる。なお、断面逆三角形状のトレンチ7を縦横に間隔を開けて格子状に形成してもよい。
図8Eでは、部分球面状のトレンチ7が縦横に連続して形成されている。この構成でも、ショットキ接合面Sの面積が、エピタキシャル層4の平面視における見かけ上の面積よりも大きくなる。
図8Fでは、エピタキシャル層4の表面から略半球状に窪む複数のトレンチ7が、エピタキシャル層4の表面において所定の間隔を隔てて形成されている。図8Fで示すトレンチ7は、二次元的に離散配置された穴形状に形成されている。この構成でも、ショットキ接合面Sの面積が、エピタキシャル層4の平面視における見かけ上の面積よりも大きくなる。
以上、本発明の実施形態を説明したが、本発明は、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
1 ショットキバリアダイオード
4 エピタキシャル層
7 トレンチ
8 メサ部
11 ショットキメタル
D 深さ

Claims (4)

  1. 表面に複数の凹部を備えた第1の半導体層であって、前記表面に垂直な方向から見た第1方向視において前記複数の凹部を挟んで前記表面から前記第1の半導体層の内部に亘って形成されたガードリングを備えた第1の半導体層と、
    前記第1方向視において前記複数の凹部を挟んで前記第1の半導体層上に形成された第1の絶縁層と、
    前記複数の凹部の内外と前記第1の絶縁層とに跨って形成された第1の金属層と、
    前記第1の金属層上に形成された第2の金属層と、
    を備え、
    前記複数の凹部および前記ガードリングの各々の断面形状は、前記第1の半導体層の表面から当該各々の底に至るまで湾曲しており、
    前記第1の金属層の端部と前記第2の金属層の端部とは、前記第1の絶縁層上において面一に並んでいて、
    逆方向バイアス時には、隣接する前記凹部の間に形成されたメサ部の空乏層が当該メサ部の上面をカバーして当該メサ部外の領域まで広がることにより、前記凹部の底部付近の空乏層が厚くなり、かつ、前記メサ部内の空乏層の下面は、前記凹部の底部付近に位置するものの、前記凹部の底面よりも浅い位置にあり、前記メサ部内の空乏層は、前記凹部の底部付近の空乏層より厚い、ショットキバリアダイオード。
  2. 前記第1の半導体層の裏面側に接する第2の半導体層を備える、請求項1に記載のショットキバリアダイオード。
  3. 前記第1の半導体層の裏面側に形成された第3の金属層を備える、請求項1または2に記載のショットキバリアダイオード。
  4. 前記第1方向視において、前記複数の凹部は直線状で並列に配置されている、請求項1〜3のいずれか一項に記載のショットキバリアダイオード。
JP2017154643A 2017-08-09 2017-08-09 ショットキバリアダイオード Active JP6484304B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017154643A JP6484304B2 (ja) 2017-08-09 2017-08-09 ショットキバリアダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017154643A JP6484304B2 (ja) 2017-08-09 2017-08-09 ショットキバリアダイオード

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015246622A Division JP2016096351A (ja) 2015-12-17 2015-12-17 ショットキバリアダイオード

Publications (2)

Publication Number Publication Date
JP2017201724A JP2017201724A (ja) 2017-11-09
JP6484304B2 true JP6484304B2 (ja) 2019-03-13

Family

ID=60264703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017154643A Active JP6484304B2 (ja) 2017-08-09 2017-08-09 ショットキバリアダイオード

Country Status (1)

Country Link
JP (1) JP6484304B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7165322B2 (ja) * 2018-03-30 2022-11-04 Tdk株式会社 ショットキーバリアダイオード
JP7258668B2 (ja) 2019-06-13 2023-04-17 三菱電機株式会社 半導体装置、及び、半導体装置の製造方法
CN112086501A (zh) * 2019-06-13 2020-12-15 彩优微电子(昆山)有限公司 具有高静电防护能力的二极管及其形成方法
JP7118945B2 (ja) * 2019-12-06 2022-08-16 株式会社豊田中央研究所 ダイオード

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283771A (ja) * 1996-04-12 1997-10-31 Fuji Electric Co Ltd ショットキーバリアダイオード
JP2002368231A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2017201724A (ja) 2017-11-09

Similar Documents

Publication Publication Date Title
US10559658B2 (en) Schottky barrier diode
JP7059555B2 (ja) 半導体装置
JP6296445B2 (ja) ショットキーバリアダイオード
JP7059556B2 (ja) 半導体装置
JP6484304B2 (ja) ショットキバリアダイオード
JP5550589B2 (ja) 半導体装置
JP7135445B2 (ja) 半導体装置
US20150171199A1 (en) Semiconductor device
JP5995518B2 (ja) 半導体装置および半導体装置の製造方法
JP6411258B2 (ja) 半導体装置
JP7155641B2 (ja) 半導体装置
JP7420485B2 (ja) 炭化珪素半導体装置およびその製造方法
US20220013666A1 (en) Semiconductor device
JP2008251925A (ja) ダイオード
JP2006295062A (ja) 半導体装置
JP4623259B2 (ja) ショットキバリアを有する半導体装置
JP3914852B2 (ja) ダイオード素子とトランジスタ素子
JP7388027B2 (ja) 炭化珪素半導体装置
JP2023118911A (ja) 半導体装置
JP7067698B2 (ja) 半導体装置
JP6984347B2 (ja) 半導体装置
JP3489567B2 (ja) 半導体素子
TWI688100B (zh) 寬帶隙半導體裝置
JP2016096351A (ja) ショットキバリアダイオード
JP4133548B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170828

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190109

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190215

R150 Certificate of patent or registration of utility model

Ref document number: 6484304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250