KR20160121719A - 전계완화형 플로팅 메탈링을 가진 sic쇼트키 다이오드 및 그 제조방법 - Google Patents

전계완화형 플로팅 메탈링을 가진 sic쇼트키 다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR20160121719A
KR20160121719A KR1020150050865A KR20150050865A KR20160121719A KR 20160121719 A KR20160121719 A KR 20160121719A KR 1020150050865 A KR1020150050865 A KR 1020150050865A KR 20150050865 A KR20150050865 A KR 20150050865A KR 20160121719 A KR20160121719 A KR 20160121719A
Authority
KR
South Korea
Prior art keywords
metal
floating
layer
metal ring
film
Prior art date
Application number
KR1020150050865A
Other languages
English (en)
Inventor
강태영
경신수
김경환
Original Assignee
가천대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가천대학교 산학협력단 filed Critical 가천대학교 산학협력단
Priority to KR1020150050865A priority Critical patent/KR20160121719A/ko
Publication of KR20160121719A publication Critical patent/KR20160121719A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L21/2033—
    • H01L21/2053—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 일 측면에 따르면, 고농도 N+형 SIC wafer 기판 위에 저농도 N-형 SIC 에피택시층을 적층 형성하는 단계; 상기 N+형 SIC wafer 기판 하부에 제1 금속을 증착하여 하부 접촉 금속 전극막을 형성하는 단계; 상기 N-형 SIC 에피택시층 상부에 하나의 마스크에 의하여 제2 금속을 증착하여 쇼트키 접촉 금속막 및 플로팅 메탈링의 하부층을 형성하는 단계; -상기 쇼트키 접촉 금속막은 중앙에 위치하고, 상기 플로팅 메탈링의 하부층은 상기 쇼트키 접촉 금속막의 양측 단부에 일정 간격을 가지고 복수 개가 형성되는 것을 특징으로 함.- 상기 쇼트키 접촉 금속막 상부에 제3 금속을 증착하여 상부 메탈 전극막을 형성하고, 상기 플로팅 메탈링의 하부층 상부에 플로팅 메탈링의 상부층을 형성하는 단계; 및 상기 상부 메탈 전극막 상부에 제3 금속을 증착하여 상부 전극 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법이 제공된다.

Description

전계완화형 플로팅 메탈링을 가진 SIC쇼트키 다이오드 및 그 제조방법 {Sillicon carbide schottky diode having floating metal ring for decreasing electric field intensity and manufacturing method thereof}
본 발명은 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 및 그 제조방법에 관한 기술이다.
쇼트키 다이오드는 금속과 반도체가 접촉된 구조로서 그 전압-전류 특성이 정류성(整流性)을 나타내는 것, 즉 어느 방향의 전압에 대하여는 전류가 흐르기 쉽고 역방향의 전압에 대하여는 전류가 거의 흐르지 않는 쇼트키 접합을 이용한 다이오드이다.
쇼트키 접합이 정류성을 나타내는 것은 금속과 반도체의 함수가 달라서 접합부에 전위장벽이 생기기 때문이다. 예를 들면, 금속과 n형 반도체의 접합에서 금속의 함수가 반도체의 그것보다 클 때에는 접합부에 전자에 대한 전위장벽이 생겨 쇼트키 접합이 된다. 이 접합에 금속 측과 접촉되는 반도체 측에 대하여 양 전압을 걸면 전위장벽이 낮아져서 n형 반도체 중의 전자가 금속으로 흐르기 때문에 전류가 흐른다.
쇼트키 배리어(Schottky barrier)형 다이오드는 p-n접합 대신 반도체 표면에 금속막을 증착, 도금 등의 방법으로 부착시켜서 만든 쇼트키형의 장벽을 통해서 반도체 속에 캐리어를 주입시킨다. 순방향 전압-전류 특성에서의 전류가 크게 상승하기 시작하는 전압의 값을 금속막의 종류에 따라 다르게 할 수 있다
쇼트키 다이오드의 특징은 전류가 주로 다수 캐리어에 의하여 운반되며, 소수 캐리어는 거의 관여하지 않는다는 것이다. 이 때문에 소수(少數) 캐리어의 축적이 안되며 p-n 접합에 비하여 응답속도가 빠른 다이오드를 얻을 수 있다.
쇼트키 다이오드 소자는 쇼트키 접촉 금속막과 반도체층 간의 쇼트키 접합이 이루어졌을 때, 표면의 불순물의 농도에 의해 전극막의 가장자리에 강한 전계가 형성되는 전계집중 현상이 발생된다.
이런 경우, 전극의 가장자리에 전계가 집중되어 이론적인 항복값만큼 내압을 확보할 수 없는 경우가 발생된다.
종래에는 이러한 전계 집중을 방지하여 이론적인 항복값에 가까운 전압을 확보하기 위해 전극의 종단 부분에 산화막과 같은 절연막을 이용한 전계판(Field Plate) 구조를 이용하여 집중된 전계를 분산시키는 종단 연장 구조를 적용하는 방법이 채택되어 왔다.
도 1은 종래의 SIC 쇼트키 다이오드의 구조를 도시한 것이다.
도 1의 SIC 쇼트키 다이오드 소자(300)는 상부 쇼트키 접촉 금속막(350)과 저농도 n형 에피택시층(330) 간의 쇼트키 접합이 이루어졌을 때, 전극막의 가장자리에 전계 집중 현상을 억제하기 위하여 전계판 구조(A)를 형성한 것이다.
도 1의 전계판 구조(A)를 참조하면, 상부 쇼트키 접촉 금속막(350)의 종단에 산화막층(340)을 형성하되, 직접적인 쇼트키 접합이 일어나지 않는 산화막층(340) 의 상부측 일부가 쇼트키 접촉 금속막(350)의 일부를 겹쳐서 형성되게 형성된다.
그리고 이러한 전계판 구조(A)는 전계 분산을 위하여 산화막층(340)과 접하는 에피택시층(330)에 일정 간격으로 형성된 복수의 정션 영역(345)을 포함한다.
복수의 정션 영역(345)은 산화막층(340)을 형성하기 전에 에피택시층(330)에 반도체 이온을 주입하는 임플란트 공정으로 형성된다.
이러한 전계판 구조(A)로 형성된 산화막층(340)에 의하여 쇼트키 접촉 금속막(350)의 공핍층 경계의 전계는 완만한 경사형태를 이루게 된다.
도 1과 같은 전계판 구조(A)는 쇼트키 접촉 금속막(350)의 가장자리에서 전계가 집중되는 것을 완화해주게 되고 소자의 내전압 특성을 향상시키게 된다. 이렇게 산화막층(340)을 전계판 구조로 사용하는 경우에는 산화막층(340)의 특성, 두께 그리고 산화막층(340)과 쇼트키 접촉 금속막(350)이 겹치는 부분의 넓이에 의해 전계집중 완화 효과가 달라진다.
도 1에서 참조번호 360은 상부 알루미늄 메탈, 320은 서브 기판, 310은 하부 접촉금속막을 각각 나타낸다.
한편, 도 1과 같이 Silicon Carbide를 사용한 SIC 쇼트키 다이오드 소자에서 Junction Edge Termination을 구현하기 위해서는 Implant 공정이 사용되어야 한다.
그런데 Implant공정 시 Wafer 표면에 Implant Damage가 발생하게 되며, 이를 방지하기 위해 고온 열처리하는 공정이 추가된다.
이때 고온 stress로 인한 Wafer Broken이 발생할 수 있는 문제점이 제기된다.
한편, 상기 전계판 구조를 활용하기 위해서는 충분히 두껍고 막질이 우수한 산화막을 형성하는 것이 핵심 과제인데, 산화막 형성 시 고온 열산화를 이용하는 경우에 산화막의 성장속도가 느려서 두꺼운 산화막을 형성하기가 어려운 문제점이 있다.
또한, 탄화규소(SIC)를 이용한 쇼트키 다이오드의 경우, 두꺼운 열산화막을 성장시키는 대신 화학기상 증착법을 이용해 두꺼운 산화막을 증착시키는 방법도 사용된다. 이러한 화학기상 증착법을 이용해 증착시킨 산화막의 경우 열산화막에 비하여 계면에 포획된 전하(interface trap density)가 높고, 누설전류가 크다는 문제점이 제기된다.
이 분야의 배경기술은 대한민국 등록특허공보 제 10-0619603호에 게시된다.
대한민국 등록특허 제10-0619603(이중산화막을 갖는 고내압 탄화규소 쇼트키 다이오드 소자 및 그 제조방법)
본 발명은 쇼트키 메탈 형성 공정시 동시에 플로팅 메탈 공정을 수행하여 전계 완화 구조 및 공정 효율을 높일 수 있는 SIC 쇼트키 다이오드 및 그 제조방법을 제공하는 것이다.
본 발명의 목적은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 명확하게 이해될 수 있을 것이다.
본 발명의 일 측면에 따르면, 고농도 N+형 SIC wafer 기판 위에 저농도 N-형 SIC 에피택시층을 적층 형성하는 단계; 상기 N+형 SIC wafer 기판 하부에 제1 금속을 증착하여 하부 접촉 금속 전극막을 형성하는 단계; 상기 N-형 SIC 에피택시층 상부에 하나의 마스크에 의하여 제2 금속을 증착하여 쇼트키 접촉 금속막 및 플로팅 메탈링의 하부층을 형성하는 단계; - 상기 쇼트키 접촉 금속막은 중앙에 위치하고, 상기 플로팅 메탈링의 하부층은 상기 쇼트키 접촉 금속막의 양측 단부에 일정 간격을 가지고 복수 개가 형성되는 것을 특징으로 함.- 상기 쇼트키 접촉 금속막 상부에 제3 금속을 증착하여 상부 메탈 전극막을 형성하고, 상기 플로팅 메탈링의 하부층 상부에 플로팅 메탈링의 상부층을 형성하는 단계; 및 상기 상부 메탈 전극막 상부에 제3 금속을 증착하여 상부 전극 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법이 제공된다.
또한, 상기 N-형 SIC 에피택시층은 9.0㎛의 두께로 형성되며, N-형 불순물은 1E16 농도로 주입되는 것을 특징으로 한다.
또한, 상기 제2금속은 몰리브덴이고 상기 쇼트키 접촉 금속막 및 상기 플로팅 메탈링의 하부층은 3,000Å 두께로 형성되는 것을 특징으로 한다.
또한, 상기 제3금속은 알루미늄이고 상기 상부 메탈 전극막 및 상기 플로팅 메탈링의 상부층은 2,000Å 두께로 형성되는 것을 특징으로 한다.
또한, 상기 상부 메탈 전극막의 폭은 2,800㎛이며, 상기 상부 전극 패드의 폭은 1,800㎛로 형성되며, 상기 상부 전극 패드의 두께는 10,000㎛로 형성되는 것을 특징으로 한다.
또한, 상기 플로팅 메탈링은 상기 쇼트키 접촉 금속막의 양측 단부에 5개로 형성되는 것을 특징으로 한다.
또한, 상기 플로팅 메탈링은 0.5 ~ 1㎛ 간격을 가지며 5㎛ 폭으로 형성되는 것을 특징으로 한다.
본 발명의 또 다른 측면에 따르면, 고농도 N+형 SIC 기판; 상기 N+형 SIC 기판 위에 적층 형성되는 저농도 N-형 SIC 에피택시층; 상기 N+형 SIC 기판 하부에 제1 금속을 증착하여 형성된 하부 접촉 금속 전극막; 상기 N-형 SIC 에피택시층 상부에 제2 금속이 증착되어 형성된 쇼트키 접촉 금속막 및 플로팅 메탈링의 하부층; - 상기 쇼트키 접촉 금속막은 상기 SIC 에피택시층 위의 중앙에 위치하고, 상기 플로팅 메탈링의 하부층은 상기 쇼트키 접촉 금속막의 양측 단부에 일정 간격을 가지고 복수 개가 형성되는 것을 특징으로 함- 상기 쇼트키 접촉 금속막 상부에 제3 금속이 증착되어 형성된 상부 메탈 전극막 및 상기 플로팅 메탈링의 하부층 상부에 제3 금속을 증착하여 형성된 플로팅 메탈링의 상부층; 및 상기 상부 메탈 전극막 상부에 제3 금속을 증착하여 형성된 상부 전극 패드; 를 포함하는 것을 특징으로 하는 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드가 제공된다.
또한, 상기 제2금속은 몰리브덴이고 상기 제3금속은 알루미늄이며, 상기 쇼트키 접촉 금속막 및 상기 플로팅 메탈링의 하부층은 3,000Å 두께로 형성되고, 상기 상부 메탈 전극막 및 상기 플로팅 메탈링의 상부층은 2,000Å 두께로 형성되는 것을 특징으로 하는 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드
또한, 상기 플로팅 메탈링은 0.5 ~ 1㎛ 간격을 가지며 5㎛ 폭으로 형성된 것을 특징으로 한다.
본 발명의 일 실시 예에 따르면, 쇼트키 메탈 형성 공정시 동시에 플로팅 메탈링 공정을 수행하여 쇼트키 다이오드 제조에 따른 공정 효율을 높일 수 있다.
본 발명의 일 실시 예에 따르면 floating Metal Ring 구조에서는 종래와 같이 Implant를 사용하여 Junction 구조를 형성하지 않기 때문에 종래에 비하여 Implant 사용시 Wafer에 가해지는 Damage 및 고온 열처리 시 발생하는 Wafer 깨짐 현상을 방지할 수 있다.
또한, 종래의 SIC 쇼트키 다이오드 제조 공정에 비하여 Implant를 사용하는 구조보다 마스크 공정 단계가 적은 장점이 있어 공정 비용을 절감할 수 있다
도 1은 종래의 SIC 쇼트키 다이오드의 종단 구조를 도시한 것이다.
도 2는 본 발명의 일 실시 예에 따른 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드의 종단 구조를 도시한 것이다.
도 3은 본 발명의 일 실시 예에 따른 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법 중 에피택시층을 형성하는 단계를 도시한 것이다.
도 4는 본 발명의 일 실시 예에 따른 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법 중 하부 접촉 금속 전극막을 형성하는 단계를 도시한 것이다.
도 5는 본 발명의 일 실시 예에 따른 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법 중 상부 쇼트키 접촉 금속막 및 플로팅 메탈링의 하부층을 형성하는 단계를 도시한 것이다.
도 6은 본 발명의 일 실시 예에 따른 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법 중 상부 메탈 전극막 및 플로팅 메탈링의 상부층을 형성하는 단계를 도시한 것이다.
도 7은 본 발명의 일 실시 예에 따른 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법 중 상부 전극 패드를 형성하는 단계를 도시한 것이다.
도 8은 본 발명의 일 실시 예에 따른 제조 방법으로 제조된 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 웨이퍼의 평면 구조를 도시한 것이다.
도 9는 본 발명의 일 실시 예에 따라 제조된 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드에서 플로팅 메탈링의 간격에 따른 항복전압의 변화를 그래프로 도시한 것이다.
도 10은 본 발명의 일 실시 예에 따라 5개의 플로팅 메탈링을 형성한 SIC 쇼트키 다이오드의 전류에 따른 항복전압의 변화를 그래프로 도시한 것이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다.
그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도 2 는 본 발명의 일 실시 예에 따른 SIC 쇼트키 다이오드의 종단 구조를 도시한 것이다.
본 발명에 따른 SIC(Silicon Carbide) 쇼트키 다이오드 소자(100)는, 고농도 N+형 SIC 기판(120), SIC 기판(120) 위에 적층 형성되는 저농도 N-형 SIC 에피택시층(120)과, 저농도 N-형 SIC 에피택시층(120) 위에 적층 형성되는 쇼트키 접촉 금속막(150)과, 상기 쇼트키 접촉 금속막(150) 위에 형성되는 상부 메탈 전극막(160), 상부 메탈 전극막(160) 위에 형성되어 외부 리드선이 연결되는 상부 전극 패드(170) 및 상기 SIC 기판(120) 하부에 형성되는 하부 접촉 금속 전극막(110), 상기 쇼트키 접촉 금속막(150)의 종단에 일정 간격을 가지고 형성되는 복수개의 플로팅 메탈링(Floating metal ring, 210 ~ 230)을 포함한다.
상기 쇼트키 접촉 금속막(150)은 상기 SIC 에피택시층(120) 위의 중앙에 위치하고, 상기 플로팅 메탈링의 하부층은 상기 쇼트키 접촉 금속막의 양측 단부에 일정 간격을 가지고 복수 개가 형성되는 것을 특징으로 한다.
상기 쇼트키 접촉 전극막층(150, 160)의 종단에 일정 간격을 가지고 형성되는 복수개의 플로팅 메탈링(Floating metal ring)에 의하여, 쇼트키 전극층(150, 160)의 종단에서 발생되는 전계 집중 현상이 복수개의 플로팅 메탈링(Floating metal ring 210 ~ 230)으로 전계를 분산해 줌으로서, 전계를 완화시킬 수 있게 된다.
즉, 본 발명의 일 실시 예에 따르면, 쇼트키 전극층(150, 160)의 종단에 일정 간격을 가지고 형성되는 복수개의 플로팅 메탈링(Floating metal ring)으로 구성된 전계완화구조(E)에 의하여, 쇼트키 전극층(150, 160)의 가장자리의 전계를 복수 개의 플로팅 메탈링(Floating metal ring 210 ~ 230) 측으로 완만하게 완화시켜주게 되어 전계 집중 형상을 방지하고 SIC 쇼트키 소자의 내전압 특성을 향상시킬 수 있다.
또한, 본 발명의 일 실시 예에 따른 쇼트키 전극층(150, 160)(본 발명에서 쇼트키 전극층은 쇼트키 접촉 금속막(150)과, 상기 쇼트키 접촉 금속막(150) 위에 형성되는 상부 메탈 전극(160)을 포함하는 개념을 의미함)은 굴곡부가 없이 평탄한 금속막 구조를 가지게 된다.
도 3 내지 도 6은 본 발명의 일 실시 예에 따른 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법을 도시한 것이다.
도 3은 본 발명의 일 실시 예에 따른 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법 중 에피택시층을 형성하는 단계를 도시한 것이다.
도 3을 참조하면, 먼저 고농도 N+형 SIC wafer 기판(12) 위에 저농도 N-형 SIC 에피택시층(13)을 적층 형성한다.
본 발명의 일 실시 예에 따르면, 저농도 N-형 탄화규소 에피택시층(13)은 9.0㎛의 두께로 형성되며, N-형 불순물은 1E16 농도로 주입된다.
도 4는 본 발명의 일 실시 예에 따른 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법 중 하부 접촉 금속 전극막을 형성하는 단계를 도시한 것이다.
도 4를 참조하면, SIC 에피택시층(13)을 적층 형성하는 단계 이후에 뒤집어서 SIC wafer 기판(12)에 금속을 증착하여 하부 접촉 금속 전극막(11)을 형성한다. 즉, SIC wafer 기판(12) 하부에 하부 접촉 금속 전극막(11)을 형성한다.
본 발명의 일 실시 예에 따르면, 하부 접촉 금속 전극막(11)은 몰리브덴(Mo), 니켈(Ni)이나 알루미늄, 또는 알루미늄/티타늄(Al/Ti)의 합금을 증착하여 형성된다.
도 5는 본 발명의 일 실시 예에 따른 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법 중 상부 쇼트키 접촉 금속막 및 플로팅 메탈링의 하부층을 형성하는 단계를 도시한 것이다.
하부 접촉 금속 전극막(11)을 형성하는 단계 이후에 wafer를 다시 뒤집어서 에피택시층(13) 상부의 이물질을 제거한 후, 에피택시층(13) 상부에 하나의 마스크를 이용하여 쇼트키 접촉 금속막(15) 및 복수 개의 플로팅 메탈링의 하부층(24~29)을 형성한다.
상기 쇼트키 접촉 금속막(15)은 상기 SIC 에피택시층(12) 위의 중앙에 위치하고, 상기 플로팅 메탈링의 하부층(15-1)은 상기 쇼트키 접촉 금속막(15)의 양측 단부에 일정 간격을 가지고 복수 개가 형성되는 것을 특징으로 한다.
본 발명의 일 실시 예에 따르면, 하나의 마스크 공정으로 쇼트키 접촉 금속막 패턴 및 플로팅 메탈링 패턴을 형성한다. 즉, 쇼트키 접촉 금속막 공정과 함께 동시에 플로팅 메탈링 공정을 하나의 step로 수행할 수 있다.
도 5를 참조하면, 플로팅 메탈링의 하부층(15-1)은 쇼트키 접촉 금속막(15)의 양 단부에 일정 간격을 두고 복수 개 형성한다.
본 발명의 일 실시 예에 따르면, 쇼트키 접촉 금속막(15) 및 플로팅 메탈링의 하부층(15-1)은 SIC(탄화규소)와 쇼트키 접촉 효과를 형성할 수 있는 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 백금(Pt) 중의 어느 하나가 사용될 수 있다.
본 발명의 바람직한 실시 예에서 최적의 쇼트키 접촉 효과를 나타내기 위하여 쇼트키 접촉 금속막(15) 및 플로팅 메탈링의 하부층(15-1)은 몰리브덴(Mo)이 사용되며, 폭이 2800㎛, 두께는 3000Å 두께로 증착된다.
본 발명의 일 실시 예에 따르면, 쇼트키 전극막층(15, 16) 형성 공정시 동시에 플로팅 메탈 공정을 수행하여 전계 완화 구조 공정을 채택함으로써, 1 Step으로 Schottky 전극막층(15, 16) 및 Floating Metal Ring(30~34)을 증착할 수 있다.
도 6은 본 발명의 일 실시 예에 따른 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법 중 상부 메탈 전극막 및 플로팅 메탈링의 상부층을 형성하는 단계를 도시한 것이다.
쇼트키 접촉 금속막(15) 및 플로팅 메탈링의 하부층을 형성하는 단계 이후에 쇼트키 접촉 금속막(15) 및 플로팅 메탈링의 하부층(15-1) 상부에 상부 메탈 전극막(16) 및 플로팅 메탈링의 상부층(16-1)을 형성한다.
이때, 쇼트키 접촉 금속막 및 플로팅 메탈링의 하부층을 형성하는 단계 시에 사용된 것과 동일한 패턴의 마스크를 이용하여 상부 메탈 전극막(16) 및 플로팅 메탈링의 상부층(16-1)을 형성하게 된다.
본 발명의 일 실시 예에 따른 플로팅 메탈링(30 ~34)은 플로팅 메탈링의 하부층(15-1) 상부에 플로팅 메탈링의 상부층 (16-1)을 적층하여 완성된다.
한편, 본 발명의 바람직한 실시 예에서 플로팅 메탈링(30~34)의 간격은 0.5 ~ 1㎛이며 플로팅 메탈링(30~34)의 폭은 5㎛로 형성된다.
본 발명의 일 실시 예에 따른 상부 메탈 전극막(16) 및 플로팅 메탈링의 상부층은 전도율이 비교적 좋은 AL메탈을 폭 2800㎛, 두께 2000Å로 증착하여 형성된다.
도 7은 본 발명의 일 실시 예에 따른 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법 중 상부 전극 패드를 형성하는 단계를 도시한 것이다.
상부 메탈 전극막(16) 및 플로팅 메탈링의 상부층(16-1)을 형성하는 단계 이후에 상부 메탈 전극막(16)의 중앙부위에 마스크 패턴을 이용하여 리드 와이어 본딩을 원활하게 할 수 있도록 상부 전극 패드(17)를 형성한다.
본 발명의 바람직한 실시 예에 따른 상부 전극 패드(17)는 본딩을 원활하게 하기 위하여 AL메탈을 폭 1800㎛, 두께는 10,000Å 로 증착하여 형성된다.
도 8은 본 발명의 일 실시 예에 따른 제조 방법으로 제조된 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 웨이퍼의 평면 구조를 도시한 것이다.
본 발명의 일 실시 예에 따라 제조된 SIC 쇼트키 다이오드 웨이퍼는 정사각형 패턴으로 형성되며, 일변의 폭이 3000㎛ 크기로 형성된다.
또한, 정사각형 패턴으로 형성되는 상부 전극 패드(17)의 일측 폭(b)은 1,800㎛이고, 쇼트키 접촉 금속막(150) 위에 형성되는 상부 메탈 전극막(160)의 일측 폭은 2,800㎛로 형성된다.
도 9는 본 발명의 일 실시 예에 따라 제조된 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드에서 플로팅 메탈링의 간격에 따른 항복전압의 변화를 그래프로 도시한 것이다.
도 9를 참조하면, 본 발명의 일 실시 예에 따른 다양한 실험 예에서 전계완화형 플로팅 메탈링의 간격이 2㎛에서는 약 550V에 항복전압이 형성되었고, 전계완화형 플로팅 메탈링의 간격이 5㎛에서는 약 600V, 전계완화형 플로팅 메탈링의 간격이 6㎛에서는 약 500V에서 항복전압이 형성된다.
따라서, 도 9로부터 최적의 항복전압을 가지며 가장 바람직한 전계완화형 플로팅 메탈링의 간격은 5㎛인 것으로 실험되었다.
한편, 본 발명의 바람직한 실시 예에서 플로팅 메탈링(30~34)의 간격은 0.5㎛이며 플로팅 메탈링(30~34)의 폭은 5㎛로 형성된다.
본 발명의 일 실시 예에 따른 다양한 실험 결과 플로팅 메탈링은 최소 5개 이상 형성되어야 하는 것으로 실험되었다.
즉, 플로팅 메탈링이 5개 이상에서는 항복전압이 600V 이상에서 형성된다.
플로팅 메탈링이 4개 이하에서는 항복전압이 600V 미만으로 형성된다. 플로팅 메탈링이 6개 이상에서는 600V 이상의 항복전압이 형성되나, 더 이상의 증진 효과가 나타나지 않으므로 본 발명의 바람직한 실시 예에서 플로팅 메탈링은 5개로 형성하는 방법이 가장 경제적인 구조로 실험되었다.
도 10은 본 발명의 일 실시 예에 따라 5개의 플로팅 메탈링을 형성한 SIC 쇼트키 다이오드의 전류에 따른 항복전압의 변화를 그래프로 도시한 것이다.
도 10을 참조하면, 플로팅 메탈링(30~34)의 폭은 5㎛로 형성하고, 5개의 플로팅 메탈링을 형성한 SIC 쇼트키 다이오드는 전체 전류 범위에서 안정적으로 600V의 항복전압을 유지하는 것을 알 수 있다.
본 발명의 일 실시 예에 따르면, 쇼트키 금속을 이용하여 전계 완화 구조를 형성함으로써, 전계 집중을 방지하는 구조의 공정 단가를 절감할 수 있다.
본 발명의 일 실시 예에 따르면, 쇼트키 메탈 형성 공정시 동시에 플로팅 메탈링 공정을 수행하여 쇼트키 다이오드 제조에 따른 공정 효율을 높일 수 있다.
본 발명의 일 실시 예에 따르면 Floating Metal Ring 구조에서는 종래와 같이 Implant를 사용하여 Junction 구조를 형성하지 않기 때문에 종래에 비하여 Implant 사용시 Wafer에 가해지는 Damage 및 고온 열처리 시 발생하는 Wafer 깨짐 현상을 방지할 수 있다.
또한, 종래의 SIC 쇼트키 다이오드 제조 공정에 비하여 Implant를 사용하는 구조보다 마스크 공정 사용이 적은 장점이 있어 공정 비용을 절감할 수 있다.
10: SIC 쇼트키 다이오드 웨이퍼
11, 110: 하부 접촉 금속 전극막
12, 120: SIC 기판
13, 130: SIC 에피택시층
16, 160: 상부 메탈 전극막
17, 170: 상부 전극 패드
30~34, 210~230: 플로팅 메탈링
110: SIC 쇼트키 다이오드

Claims (11)

  1. 고농도 N+형 SIC wafer 기판 위에 저농도 N-형 SIC 에피택시층을 적층 형성하는 단계;
    상기 N+형 SIC wafer 기판 하부에 제1 금속을 증착하여 하부 접촉 금속 전극막을 형성하는 단계;
    상기 N-형 SIC 에피택시층 상부에 하나의 마스크에 의하여 제2 금속을 증착하여 쇼트키 접촉 금속막 및 플로팅 메탈링의 하부층을 형성하는 단계;
    - 상기 쇼트키 접촉 금속막은 중앙에 위치하고, 상기 플로팅 메탈링의 하부층은 상기 쇼트키 접촉 금속막의 양측 단부에 일정 간격을 가지고 복수 개가 형성되는 것을 특징으로 함.
    상기 쇼트키 접촉 금속막 상부에 제3 금속을 증착하여 상부 메탈 전극막을 형성하고, 상기 플로팅 메탈링의 하부층 상부에 플로팅 메탈링의 상부층을 형성하는 단계; 및
    상기 상부 메탈 전극막 상부에 제3 금속을 증착하여 상부 전극 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법
  2. 제1항에 있어서,
    상기 N-형 SIC 에피택시층은 9.0㎛의 두께로 형성되며, N-형 불순물은 1E16 농도로 주입되는 것을 특징으로 하는 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법
  3. 제1항에 있어서,
    상기 제2금속은 몰리브덴이고 상기 쇼트키 접촉 금속막 및 상기 플로팅 메탈링의 하부층은 3,000Å 두께로 형성되는 것을 특징으로 하는 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법
  4. 제1항에 있어서,
    상기 제3금속은 알루미늄이고 상기 상부 메탈 전극막 및 상기 플로팅 메탈링의 상부층은 2,000Å 두께로 형성되는 것을 특징으로 하는 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법
  5. 제4항에 있어서,
    상기 상부 메탈 전극막의 폭은 2,800㎛이며, 상기 상부 전극 패드의 폭은 1,800㎛로 형성되며, 상기 상부 전극 패드의 두께는 10,000㎛로 형성되는 것을 특징으로 하는 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법
  6. 제1항에 있어서,
    상기 플로팅 메탈링은 상기 쇼트키 접촉 금속막의 양측 단부에 5개로 형성되는 것을 특징으로 하는 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법
  7. 제6항에 있어서,
    상기 플로팅 메탈링은 0.5 ~ 1㎛ 간격을 가지며, 폭은 5㎛로 형성되는 것을 특징으로 하는 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드 제조 방법
  8. 고농도 N+형 SIC 기판;
    상기 N+형 SIC 기판 위에 적층 형성되는 저농도 N-형 SIC 에피택시층;
    상기 N+형 SIC 기판 하부에 제1 금속을 증착하여 형성된 하부 접촉 금속 전극막;
    상기 N-형 SIC 에피택시층 상부에 제2 금속이 증착되어 형성된 쇼트키 접촉 금속막 및 플로팅 메탈링의 하부층;
    - 상기 쇼트키 접촉 금속막은 중앙에 위치하고, 상기 플로팅 메탈링의 하부층은 상기 쇼트키 접촉 금속막의 양측 단부에 일정 간격을 가지고 복수 개가 형성되는 것을 특징으로 함 -
    상기 쇼트키 접촉 금속막 상부에 제3 금속이 증착되어 형성된 상부 메탈 전극막 및 상기 플로팅 메탈링의 하부층 상부에 제3 금속을 증착하여 형성된 플로팅 메탈링의 상부층; 및
    상기 상부 메탈 전극막 상부에 제3 금속을 증착하여 형성된 상부 전극 패드;
    를 포함하는 것을 특징으로 하는 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드
  9. 제8항에 있어서,
    상기 제2금속은 몰리브덴이고 상기 제3금속은 알루미늄이며,
    상기 쇼트키 접촉 금속막 및 상기 플로팅 메탈링의 하부층은 3,000Å 두께로 형성되고, 상기 상부 메탈 전극막 및 상기 플로팅 메탈링의 상부층은 2,000Å 두께로 형성되는 것을 특징으로 하는 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드
  10. 제7항에 있어서,
    상기 플로팅 메탈링은 상기 쇼트키 접촉 금속막의 양측 단부에 5개로 형성되는 것을 특징으로 하는 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드
  11. 제10항에 있어서,
    상기 플로팅 메탈링은 0.5 ~ 1㎛ 간격을 가지며 폭은 5㎛로 형성된 것을 특징으로 하는 전계완화형 플로팅 메탈링을 가진 SIC 쇼트키 다이오드
KR1020150050865A 2015-04-10 2015-04-10 전계완화형 플로팅 메탈링을 가진 sic쇼트키 다이오드 및 그 제조방법 KR20160121719A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150050865A KR20160121719A (ko) 2015-04-10 2015-04-10 전계완화형 플로팅 메탈링을 가진 sic쇼트키 다이오드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150050865A KR20160121719A (ko) 2015-04-10 2015-04-10 전계완화형 플로팅 메탈링을 가진 sic쇼트키 다이오드 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20160121719A true KR20160121719A (ko) 2016-10-20

Family

ID=57251396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150050865A KR20160121719A (ko) 2015-04-10 2015-04-10 전계완화형 플로팅 메탈링을 가진 sic쇼트키 다이오드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20160121719A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785785A (zh) * 2020-08-03 2020-10-16 中国科学院长春光学精密机械与物理研究所 Sbd器件结构及其制备方法
KR20200125185A (ko) * 2019-04-26 2020-11-04 홍익대학교 산학협력단 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100619603B1 (ko) 2005-01-07 2006-09-11 한국전기연구원 이중산화막을 갖는 고내압 탄화규소 쇼트키 다이오드 소자및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100619603B1 (ko) 2005-01-07 2006-09-11 한국전기연구원 이중산화막을 갖는 고내압 탄화규소 쇼트키 다이오드 소자및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200125185A (ko) * 2019-04-26 2020-11-04 홍익대학교 산학협력단 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법
CN111785785A (zh) * 2020-08-03 2020-10-16 中国科学院长春光学精密机械与物理研究所 Sbd器件结构及其制备方法

Similar Documents

Publication Publication Date Title
JP6425659B2 (ja) ショットキーダイオード及びショットキーダイオードの製造方法
EP2754181B1 (en) Schottky diode
US7851881B1 (en) Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode
JP5582058B2 (ja) エピタキシャル基板および半導体素子
US8664665B2 (en) Schottky diode employing recesses for elements of junction barrier array
KR101012532B1 (ko) 반도체 장치 및 그 제조 방법
US8618582B2 (en) Edge termination structure employing recesses for edge termination elements
US20140138705A1 (en) Super surge diodes
WO2018010545A1 (zh) 一种异质结终端的碳化硅功率器件及其制备方法
JP6107435B2 (ja) 半導体装置及びその製造方法
JP6477106B2 (ja) 半導体装置
CN110313071B (zh) 半导体装置
JP5439417B2 (ja) 半導体整流装置
JP2009076866A (ja) ショットキーバリアダイオード
JP4282972B2 (ja) 高耐圧ダイオード
JP2016208030A (ja) 半導体素子及びその製造方法
JP5346430B2 (ja) 半導体装置及びその製造方法
CN212365972U (zh) 融合pn肖特基二极管
KR20160121719A (ko) 전계완화형 플로팅 메탈링을 가진 sic쇼트키 다이오드 및 그 제조방법
JP6589278B2 (ja) 半導体素子および半導体素子の製造方法
US9236433B2 (en) Semiconductor devices in SiC using vias through N-type substrate for backside contact to P-type layer
JP2009004566A (ja) 半導体装置および半導体装置の製造方法
JP6178181B2 (ja) 半導体装置及びその製造方法
JP6758987B2 (ja) 半導体装置
JP2015029099A (ja) 窒化ガリウム系ダイオード及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application