CN105390549A - 半导体器件和用于制造半导体器件的方法 - Google Patents

半导体器件和用于制造半导体器件的方法 Download PDF

Info

Publication number
CN105390549A
CN105390549A CN201510538292.9A CN201510538292A CN105390549A CN 105390549 A CN105390549 A CN 105390549A CN 201510538292 A CN201510538292 A CN 201510538292A CN 105390549 A CN105390549 A CN 105390549A
Authority
CN
China
Prior art keywords
groove
edge termination
aciculiform
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510538292.9A
Other languages
English (en)
Inventor
O.布兰克
F.希尔勒
R.西米尼克
叶俐君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN105390549A publication Critical patent/CN105390549A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Abstract

本发明涉及半导体器件和用于制造半导体器件的方法。一种半导体器件包括半导体衬底结构，该半导体衬底结构包括单元区和围绕单元区的边缘终止区。进一步它包括从半导体衬底结构的表面到达衬底结构中的在单元区内的多个针形单元沟槽，以及在半导体衬底结构的表面处的围绕单元区的边缘终止区内的边缘终止沟槽。

Description

半导体器件和用于制造半导体器件的方法
技术领域
实施例涉及用于增加贯穿强度或减少半导体器件的导通电阻的措施并且特别地涉及半导体器件和用于制造半导体器件的方法。
背景技术
许多电子器件例如用于作为功率开关的应用被期望具有减少的区域特定的导通电阻（area-specificonresistance）以最小化静态功耗。具有沟槽内的绝缘场板用于电荷载流子补偿的补偿器件在针对低和中等贯穿电压（高到300V）的许多领域中是流行的。许多已知的解决方案具有条带设计。发展的目的是在没有退化开关特征的情况下并且在没有太大增加生产成本的情况下优化这个参数。
发明内容
实施例涉及半导体器件，该半导体器件包括半导体衬底结构，该半导体衬底结构包括单元区和围绕该单元区的边缘终止区。多个针形单元沟槽位于单元区内，其从半导体衬底结构的表面到达半导体衬底结构中，并且边缘终止沟槽位于半导体衬底结构的表面处在围绕单元区的边缘终止区内。
依据实施例，半导体器件包括半导体衬底结构，该半导体衬底结构包括单元区和边缘终止区。边缘终止区围绕单元区。在边缘终止区内的针形沟槽行在半导体衬底结构的表面处围绕单元区。多个场板结构延伸在针形沟槽行的针形沟槽中。场板结构在沟槽内通过延伸贯穿针形沟槽行的绝缘材料结构与半导体衬底结构绝缘。
依据实施例，半导体器件包括半导体衬底结构，该半导体衬底结构包括单元区和围绕该单元区的边缘终止区。至少一个单元沟槽位于单元区内，其从半导体衬底结构的表面到达衬底结构中。至少一个边缘终止沟槽位于半导体衬底结构的表面处在围绕单元区的边缘终止区内并且绝缘层在沟槽内。在至少一个单元沟槽内的绝缘层比在至少一个边缘终止沟槽内的绝缘层更薄。
附图说明
在下面仅作为示例并且参考附图将描述设备和/或方法的一些实施例，在附图中：
图1示出带有边缘终止结构的半导体器件的拐角截面的顶视图；
图2a示出到达半导体衬底结构中的条形沟槽的垂直横截面；
图2b示出到达半导体衬底结构中的针形沟槽的垂直横截面；
图3a示出边缘沟槽内的具有厚场氧化物的边缘终止结构的横截面；
图3b示出针对图3a的结构的场强分布；
图3c示出图3a中的结构的贯穿特征；
图4a示出边缘沟槽和仅一个居间沟槽内的具有厚场氧化物的边缘终止结构的横截面；
图4b示出针对图4a的结构的场强分布；
图4c示出图4a中的结构的贯穿特征；
图5a示出带有边缘终止沟槽的对角线的半导体器件的拐角截面的顶视图；
图5b示出带有栅格适配的边缘终止沟槽的半导体器件的拐角截面的顶视图；
图6a示出在边缘终止区中带有针形沟槽的行的半导体器件的拐角截面的顶视图；
图6b示出带有不同厚度场氧化物的边缘终止结构的顶视图；
图7a示出边缘终止沟槽中的带有较厚绝缘层的半导体器件的拐角截面的顶视图；
图7b示出带有不同厚度场板结构的边缘终止结构的顶视图；并且
图8示出用于形成半导体器件的方法的流程图。
具体实施方式
现在参考在其中图解一些示例实施例的附图将更完全地描述各种示例实施例。在附图中，为了清楚起见可以放大线、层和/或区的厚度。
所以，尽管进一步实施例能够是各种修改和替换形式，但是其一些示例实施例作为示例在附图中示出并且将在本文中详细描述。然而应该理解不意图将示例实施例限制到公开的特定形式，而是相反地示例实施例要覆盖落在公开内容的范围内的所有修改、等价物、和替换方式。贯穿附图的描述，相似的数字指的是相似或类似的元件。
将理解当元件被称为被“连接”或“耦合”到另一个元件时，它能够被直接连接或耦合到另一个元件或可以存在居间元件。相比之下，当元件被称为被“直接连接”或“直接耦合”到另一个元件时，不存在居间元件。用来描述元件之间的关系的其它词语应该以相似的方式（例如，“在…之间”对“直接在…之间”、“相邻”对“直接相邻”等等）来解释。
在本文中使用的术语仅为了描述特定实施例的目的并且不意图是进一步示例实施例的限制。如在本文中使用的，单数形式“一（a）”、“一个（an）”和“该（the）”也意图包含复数形式，除非上下文另外清楚地指示。将进一步理解当在本文中使用时术语“包括（comprise）”、“包括着（comprising）”、“包含（include）”、和/或“包含着（including）”指定陈述的特征、整数、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其群组的存在或添加。
除非另外限定，在本文中使用的所有术语（包含技术和科学术语）具有与示例实施例所属的领域的普通技术人员通常理解的相同的含义。将进一步理解术语（例如，在常用字典中限定的那些）应该被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不被以理想化或过度正式的意思来解释，除非在本文中明确地这样限定。
图1以顶视图示出半导体器件10在表面上的拐角部分，该半导体器件10具有半导体衬底结构11、单元区12（阴影）和边缘终止区13、多个针形沟槽14（对所有其它示范性）和边缘终止沟槽15。
依据实施例，半导体器件10包括：半导体衬底结构11，包括单元区12和围绕单元区12的边缘终止区13；单元区12内的多个针形单元沟槽14，其从半导体衬底结构11的表面到达半导体衬底结构11中；和半导体衬底结构11的表面处的围绕单元区12的边缘终止区13内的边缘终止沟槽15。
通过实施用于构建适合的边缘终止结构的措施，可以增加贯穿强度并且可以减少导通电阻。
半导体器件10比如可以通过能够形成用于单元和边缘终止区的沟槽的任何半导体处理技术来实施。换句话说，半导体器件10比如可以是基于硅的半导体结构、基于碳化硅的半导体结构、基于砷化镓的半导体结构、或基于氮化镓的半导体结构。
半导体器件10可以主要或仅包括沟槽布置或可以包括进一步电元件或电路（例如，用于控制沟槽布置的控制单元或功率供给单元）。
沟槽布置包括在单元区12和边缘终止区13之上分布的多个沟槽结构。进一步，比如多个针形沟槽的沟槽结构可以包括晶体管结构，比如场效应晶体管结构。这些晶体管结构比如可以每个包括源极区域、漂移区域、本体区域、源极区域和/或栅极或沟槽的至少部分（或所有）共享公共漏极层和/或公共漂移层，但是可以包括分离的本体区域、源极区域和栅极。
半导体衬底结构11可以是包括半导体材料或由半导体材料组成的结构。半导体衬底结构比如可以是外延半导体衬底或体衬底（例如，半导体晶片的部分）或可以包括在体衬底上形成的外延半导体层。外延半导体衬底可以包括比体衬底显著更低的掺杂浓度（例如，大于十分之一或大于百分之一）。半导体衬底结构11比如可以是基于硅的半导体衬底结构、基于碳化硅的半导体衬底结构、或基于砷化镓的半导体衬底结构。
半导体器件10的顶视图可以是来自位于半导体器件10的（主）表面上方的视点的视图。
半导体器件10的主表面（简略：表面）可以是朝向在半导体表面的顶上的金属层、绝缘层或钝化层的器件的半导体表面。与半导体结构的基本上垂直的边缘（例如，由半导体管芯与其它的分离产生）相比较，半导体结构的主表面可以是横向延伸的基本上水平的表面。半导体结构的主表面可以是基本上平坦的表面（例如，忽略归因于制造工艺和沟槽的半导体结构的不平坦）。换句话说，半导体器件10的主表面可以是半导体材料和半导体衬底结构的顶上的绝缘层、金属层或钝化层之间的界面。
换句话说，横向方向或横向扩展可以基本上与主表面平行来定向，并且垂直方向或垂直扩展可以基本上与主表面正交来定向。
从表面延伸或达到衬底结构中的沟槽可以被刻蚀并且可以垂直延伸到衬底结构的深度中到底点。沟槽通常也具有例如由光刻掩膜和下面的刻蚀工艺所限定的横向延伸。延伸到衬底结构中的沟槽的这个几何描述也包含其它生产方法。
针形沟槽可以是包括在一个横向方向上与另一个（例如，正交）横向方向上类似的延伸（例如，小于5倍、小于3倍、小于2倍）的沟槽。
条形沟槽可以是包括在一个横向方向上比另一个（例如，正交）横向方向上显著更大的延伸（例如，大于5倍、大于10倍或大于100倍）的沟槽。
存在至少两个区，首先是含有单元阵列或单元场的单元区，而单元区的单元可以包括具有用于执行半导体器件的基本目的的晶体管结构的有源单元。每个单元可以具有一个沟槽用于控制晶体管结构的沟道和/或电荷载流子补偿。单元区内的沟槽可以至少主要地（例如，多于沟槽的50%、多于沟槽的70%、多于沟槽的90%或所有沟槽）是针形。甚至在单元区内可以存在混合单元形式，像有源针形和条形沟槽的混合。
边缘终止区可以用作对有源单元区（朝向半导体衬底结构的边缘）的外部的电势垒。它可以引起电流路径从有源单元场到半导体器件边界的延长。在这个路径上的电流的流动或贯穿将是不期望的。边缘终止区也可以被称为外围区、边界区、边沿区和边缘区。
适合的边缘终止结构的存在可以为半导体器件提供高贯穿电压并且可以延长部件的寿命和可靠性。
导通电阻（或开态电阻或接通电阻）可以是当在半导体器件的接通状态下流动时电流遇到的电阻。电阻可以是区域特定的，例如在单元场的中间或单元场中比在边缘处更低。
除了在其中电阻主要取决于沟道的部分的非常低的击穿电压（<30V）的范围中之外，针对描述的器件的导通电阻可以主要地由漂移区（例如，台面）的贡献支配。为了实现区域特定的导通电阻的进一步显著减少，从条带到单元过渡的设计比如表示可能性。这样，不管同时补偿，能够增加硅横截面并且因而能够进一步减少漂移区对总体导通电阻的贡献。为了在器件中使用这样的单元结构，可能要求甚至更合适的边缘终止结构。
具有用于补偿的沟槽内的场板结构的用于器件的边缘终止结构可以通过提供沟槽作为在单元场周围的边界来实施。这个沟槽可以是闭合的，即没有间隙。以二维投影从顶来看，如果沟槽围绕单元区，则沟槽可以被称为闭合的。不必须每处都围绕它，像立方体的第五和第六侧将以三维方式围绕单元区。当然闭合的边缘终止沟槽（没有间隙）可以在单元区周围在横向侧上（二维）以及从表面向下到边缘终止沟槽的底的第三维度中以三维方式围绕单元区。例如，边缘终止沟槽可以围绕单元区的整个横向侧，这比如可以通过将边缘终止沟槽从表面延伸到至少单元沟槽的深度来实现。换句话说，比如，边缘终止沟槽可以是圆周的、周围的或圆形的。
在漂移区中可能驻留不期望的自由电荷载流子，这可以不期望地减少贯穿强度。在特定电位（像源极、栅极或邻近半导通区域的电位）上具有绝缘场板结构的邻近沟槽可以帮助减少或束缚这些自由电荷载流子，因而增加贯穿强度同时具有相同或类似的导通电阻。
台面区是横向定位在沟槽之间的半导体区域。它也可以包括漂移区或漂移区的部分（例如，其中电荷载流子以垂直方向流动）。归因于台面区的掺杂，自由电荷载流子在这里是可获得的。如果这些能够被限制，例如通过补偿场板结构布置，与没有补偿场板结构相比能够在关系上实现台面/漂移区的更高掺杂，并且因而可以实现更低的导通电阻同时使贯穿电压保持相同或甚至增加。
在更大台面区中，更多掺杂或由掺杂引起的自由载流子可能必须要解决。特别地在从单元区到边缘终止区的过渡中，例如在从单元沟槽到周围边缘终止沟槽的拐角部分的对角线方向上在沟槽之间可以存在更大距离。与单元区相比，归因于现有的对角线，沿着对角线的积分电荷可以大于沿着正交方向的积分电荷。因此，两个区域可以具有不同的击穿电压，这能够在大偏离的情形下引起问题。
此外，可以使用在其中省略沟槽的外围边缘的开放设计或带有许多循环闭合外围边缘沟槽的设计。
在半导体器件的实施例中，场板结构可以在至少一个沟槽内部延伸并且场板通过沟槽内的绝缘层与半导体衬底结构绝缘。
场板结构可以是导通结构元件，例如特定形状中的材料，其伸出沟槽或延伸在沟槽内部并且具有场板的效应。它的形状不必须是板形，但是它能够是板形。场板结构的形状可以类似于相应的沟槽的形状。
比如，场板结构可以在边缘终止沟槽和多个针形沟槽的每个沟槽内部延伸。进一步，场板结构可以通过绝缘层与沟槽内的半导体衬底结构绝缘。比如，在多个针形单元沟槽内的绝缘层比边缘终止沟槽内的绝缘层更薄。比如，边缘终止沟槽内的场板结构可以比多个针形单元沟槽内的场板结构包括更小的垂直延伸（例如，从半导体衬底结构的表面垂直测量到半导体衬底结构中）。
在方面中预限定电压被施加到沟槽内的场板以强制电荷载流子补偿。
在方面中场板被连接到源极或居间电位，而居间电位可以是邻近无源沟槽的半导体衬底结构的电位。
无源沟槽可以是下述沟槽：该沟槽不包括栅极结构或不被连接到栅极电位和或源极注入被省去或不被连接到源极电位。
在方面中沟槽内的绝缘层包括作为材料的氧化物或由作为材料的氧化物制成。这个氧化物可以用作场氧化物。
在方面中绝缘层具有下述厚度：该厚度在沟槽的厚度或沟槽的最小或最大横向延伸的1%和40%之间。比如，绝缘层的厚度可以在0.1μm和4.5μm之间，在0.5μm和3μm之间，在0.7μm和0.9μm之间，或在0.7μm和1.5μm之间。厚度可以替选地是0.75μm或0.85μm或1.0μm。绝缘体厚度可以取决于目标击穿电压来选择。
在半导体器件的实施例中，边缘终止沟槽用绝缘材料全部填充。
这可以包含空气或空气泡的包含，这可以例如归因于制造工艺而发生。比如，在没有场板结构的情况下可以发生期望的效应，所以通过仅将绝缘材料填充到沟槽中可以使用可能的制造方法。
在方面中边缘终止沟槽延伸到衬底结构中到下述深度：该深度在边缘终止沟槽的厚度或最小或最大横向延伸的2倍和20倍之间。比如，沟槽可以延伸到衬底结构中4.5μm和6.0μm之间。深度可以替选地是5.0μm或5.5μm。
在方面中，边缘终止沟槽内部的绝缘层至少在更远离表面的一个位置处比在更接近表面的另一个位置处更厚。为了处理经常发生在沟槽的底部分处的场强的峰值，可以适合的是在这个点处加厚绝缘层。因而在底部分（在衬底结构内部位于更深，即更远离表面）处的厚度可以比接近表面的顶部分更大。不同布置可以是可能的，例如在顶部分处的特定厚度经由台阶改变到在底部分处的第二厚度。另一个布置能够是厚度从表面到底的连续增加。
比如，在贯穿整个延伸沟槽（近似地）具有相同宽度的这个情形下，场板结构在绝缘层的厚度增加的地方将必须相应地变得更小。
在方面中，半导体衬底结构内的一种导电类型掺杂的漂移区带和衬底结构内的相同导电类型的更高掺杂区域（例如，垂直场效应晶体管的背侧漏极接触区）或衬底结构内的相对导电类型的更高掺杂区域（例如，绝缘栅双极晶体管的背侧集电极区）之间存在场停止层。漂移区带可以具有低掺杂，而背侧接触区具有高掺杂。场停止层可以位于中间并且具有邻近区带之间的掺杂。进一步，可以在背侧处施加漏极层。
在半导体器件的实施例中，多个针形单元沟槽的沟槽是有源针形单元沟槽，其包括用于控制场效应晶体管结构的邻近沟道的栅极结构。
在方面中场效应晶体管结构适合于MOSFET（金属氧化物半导体场效应晶体管）、功率MOSFET或IGBT（绝缘栅双极晶体管）的需要。这些可以是下述器件：该器件期望具有低导通电阻和/或高贯穿电压，这可以由提出的边缘终止沟槽的布置来支持。
在方面中边缘终止沟槽围绕单元的阵列而没有间隙。尽管可想象的通常周围边缘沟槽包括中间间隙，但是这个方面提出以具有闭合的周围间隙。这可以确保在单元区周围的每个位置处导向器件结构的外部的场强被横向减少。
比如，具有半导体衬底结构、至少一个表面和沟槽（从表面延伸到衬底结构中）的半导体器件内的半导体结构可以包括单元的阵列。至少一个单元包括定位在带有至少一个条形边缘终止沟槽的单元的阵列的外部/周围的边缘终止沟槽结构和针形单元沟槽。半导体结构可以在半导体衬底结构上被处理，该半导体衬底结构是一层固体物质，用作对施加用于结构的其它材料（例如，掺杂）的基础或基底。半导体衬底结构的材料可以是从用于半导体结构的材料选择出的一个。晶片可以是适合的半导体衬底结构。
在方面中，针形沟槽包括在一个方向上的横向延伸，该一个方向上的横向延伸小于在正交方向上的延伸的2倍。
图2b示出针形沟槽的横切界面，该针形沟槽垂直延伸到衬底结构25中，从而形成沟槽和衬底结构之间的外形232。这个外形可以在沟槽的横向方向上是弯曲的/圆的。进一步，沟槽可以包括场板结构242，该场板结构242也可以具有针形形式。可选地，场板结构的形状可以与针形沟槽的形状相同（例如，两者都是圆的）。另外它们也能够是不同的（例如，圆的沟槽和方形场板形状）。
针形沟槽可以包括到达沟槽中的绝缘21（独立于它们的形状之外）并且晶体管结构22可以由沟槽和半导体衬底结构的邻近部分形成，该邻近部分相应地包含掺杂区。
针形沟槽可以显现为通常与表面正交的收聚到表面中的针。从上方看形状可以是圆的、椭圆的、方形的、六边形的或多边形的。针形沟槽比如比它的宽度（横向方向）更深地延伸到衬底结构中。
在半导体器件的实施例中，针形沟槽包括在一个方向上的最大横向延伸，该一个方向上的最大横向延伸小于在另一个方向上的最小横向延伸的2倍。
在方面中边缘终止沟槽是条形沟槽。
条形沟槽可以具有在一个方向（沿着）上的最大横向延伸，该一个方向上的最大横向延伸是在另一个方向（跨过）上的最小横向延伸的10倍或100倍。条形沟槽可以是直的（沿着长侧在中间线上直的），至少可以显现为长结构（从上方看）。条形沟槽的横向壁可以是直的（除了制造偏离之外）或具有另一个形状，例如像在图2a中在底处那样弯曲。
图2a示出条形沟槽的横切界面，该条形沟槽垂直延伸到衬底结构25中，从而形成沟槽和衬底结构之间的外形231。这个外形可以在沟槽的方向（在这个图内到前右和背左）上是直的并且至少与描述的一样长。进一步，沟槽可以包括场板结构241，该板结构241也可以具有条形形式。在这个情形下，场板结构确实是场板。
在半导体器件的实施例中，边缘终止区包括在半导体衬底结构的表面处的围绕单元结构（没有间隙）的若干闭合的条形边缘终止沟槽。
为了加强一个条形边缘终止沟槽的效应，可以在单元区周围设计带有相同布局的至少一个额外沟槽。因而，两个或更多个横向场强势垒可以存在和/或可以增加到半导体器件的边缘的距离（有效电流路径）。
在方面中针形单元沟槽和边缘终止沟槽（例如，关于沟槽的深度和/或沟槽的距离）以雪崩发生在单元区（或单元的阵列）内的方式来设计。这样，半导体器件的性能可以由单元区设计而不是边缘终止设计来限制。
在方面中单元区（或单元的阵列）包括晶体管结构，而边缘终止区不包括晶体管结构。
除了周围的边缘终止沟槽之外，（无源）针形沟槽的至少一行可以是边缘终止区的部分。比如，如果结构（像提出的沟槽）不像单元区中的单元或沟槽那样含有栅极或源极结构或连接，则它可以是边缘终止区的部分。
在方面中，条形沟槽是边缘终止区的最外沟槽并且边缘终止沟槽区的至少一个内部分包括针形沟槽行。
而且，针形沟槽（像单元区内部的针形沟槽）可以促成边缘终止区。替代地或除了条形沟槽之外，针形沟槽行可以被设计具有与条形沟槽相同或类似的特征。针形沟槽可以具有中间空间或距离或另外交叠，因而贯穿交叠沟槽可选绝缘材料具有一个实体。
针形沟槽的额外行可以被布置与条形沟槽以及多行针形沟槽和条形沟槽的若干组合平行（从上方看）。在最平行的伸展内在一个（行）沟槽和另一个（行）沟槽之间高到20°或10°或5°的偏离仍可以算作平行。
在方面中仅一个边缘终止沟槽全部围绕单元区。这可以包含针形沟槽行不参与到边缘终止区。
在方面中边缘终止区正好包括位于外周围沟槽结构内部的针形沟槽的一个内行。
在方面中包括针形沟槽的两行的正好两个内沟槽结构位于外周围沟槽结构内部。
外周围沟槽可以是所描述的条形沟槽，而针形沟槽（具有边缘终止沟槽的特征）的一行或两行或更多行位于内部。也可以存在周围部。
在方面中至少一个边缘终止沟槽不包括场板或包括不被连接（到源极或类源极电位）的场板。
在方面中最外边缘终止沟槽不包括场板或包括不被连接（到源极或类源极电位）的场板。
在半导体器件的实施例中，最外边缘终止沟槽和最接近最外边缘终止沟槽的针形单元沟槽之间的横向距离大于最外边缘终止沟槽从半导体衬底结构的表面到半导体衬底结构中的延伸。
在方面中横向距离可以在最短距离处、在边缘终止区和单元区之间、从最外单元沟槽（结构）或单元区的外部、和/或从沟槽结构（例如，沟槽的针形行）或最外边缘终止沟槽或边缘终止区的内部、中间或外部（或组合）来测量。
外部可以是最外结构的中央（例如，沟槽的中间）或最外结构的外部部分（例如，面对相对区的沟槽的横向表面）。
在方面中至少一个（或一行或所有）边缘终止沟槽的宽度大于单元区中的针形沟槽或最小、最大或平均沟槽的宽度。
在方面中至少一个边缘终止沟槽比多个单元沟槽不那么深地延伸到衬底结构中。
替选地，至少一个边缘终止沟槽比多个单元沟槽更深地延伸到衬底结构中。
在半导体器件的实施例中，边缘终止沟槽与多个单元沟槽基本上一样深地延伸到衬底结构中。
延伸（或垂直尺度）可以具有0.5μm、0.2μm、0.1μm、或0.01μm的偏离或小于（最浅、最深、平均）多个单元沟槽的深度的10%、5%或1%的偏离。
在方面中边缘终止沟槽可以（垂直）延伸到衬底结构的漏极区（例如，定位在半导体衬底结构的背侧处）中，该漏极区包括更高掺杂（浓度）以得到到金属漏极电极的欧姆接触。比如，边缘终止沟槽可以延伸到掺杂区，该掺杂区包括大于漂移区中的掺杂浓度的10倍（或大于漂移区中的掺杂浓度的100倍）的掺杂浓度。
图3a示出边缘沟槽结构的垂直横截面，其中沟槽31、32延伸到具有不同掺杂区351-356的衬底结构中。掺杂浓度从351到356增加，而单元区沟槽32具有它们的在掺杂区351内的底，该掺杂区351是半导体结构的漂移区。单元区沟槽32具有带有适合的掺杂区的晶体管结构33、22。存在3个边缘终止沟槽31，由此内是针形沟槽并且最外是条形沟槽（见横切）。最外沟槽的底34比内沟槽更深地延伸到衬底结构中。
比如，单元场内的沟槽也可以到达已经更高掺杂的区带如352中或甚至从衬底延伸到外延层（半导体衬底结构的外延层）中的场停止轮廓的下部分到达单元场内的沟槽。然而，沟槽比如不到达衬底区（半导体衬底结构的体衬底）。比如，具有比初始台面掺杂更高掺杂的漂移区的部分仍可以在击穿发生之前是可耗尽的。
这可以构建针对到半导体器件的边缘36的不期望贯穿的更强势垒，该边缘36归因于切割可能含有强缺陷。这些缺陷吸引电流路径以将背侧电位带到边缘36处的表面。最外边缘终止沟槽为可能的贯穿路径提供从横向侧的表面到有源单元区的延长距离。
图3b示出图3a中示出的结构中的在贯穿下的电场强度。漂移区和场板的电位之间的最大场强通常发生在沟槽的底处，其中邻近衬底结构具有最高掺杂浓度或绝缘层不那么大（归因于沟槽和它的场板的不同形式）。在最外边缘终止沟槽37处的最大场强针对带有3个边缘终止沟槽的这个布置具有特定水平。
图3c示出针对依据图3a的布置的最外边缘终止沟槽的两个不同场氧化物厚度和两个不同沟槽深度的三个可能的击穿特征曲线。在边缘终止区中的更浅沟槽以及更大场氧化物厚度可以将击穿电压偏移到更高值。
针对更深边缘沟槽的阻断强度的减少可以由关于导通电阻减少的包含场停止层的优化掺杂轮廓（更深的沟槽随后已经到达更高掺杂区中）引起。在击穿的情形下最大场强可以在针沟槽的底部分中找到。雪崩因此被定位在单元场的范围中，这可以改进雪崩电阻。
进一步在图3c中，x轴描绘施加的源极-漏极电压并且y轴描绘电流。线381、线382和线383示出针对不同场氧化物厚度和不同沟槽深度的特征线。比如，场氧化物厚度可以在0.5μm和1μm之间并且沟槽深度可以在3μm和8μm之间。
图4a再次示出边缘沟槽结构的垂直横截面，其中沟槽31、32延伸到具有相同的不同掺杂区351-356的衬底结构中。掺杂浓度从351到356增加，而单元区沟槽32具有它们的在掺杂区351内的底，该掺杂区351是半导体结构的漂移区。单元区沟槽32具有带有适合的掺杂区的晶体管结构33、22。仅存在两个边缘终止沟槽41，由此内是针形沟槽并且最外是条形沟槽（见横切）。最外沟槽的底44比内沟槽更深但是与图3a的最外边缘终止沟槽的底34一样深地延伸到衬底结构中。
图4b示出图4a中示出的结构中的在贯穿下的电场强度。与图3b的针对带有3个边缘终止沟槽的布置的特定水平相比较，在最外边缘终止沟槽47处的最大场强具有针对仅带有两个边缘终止沟槽的这个布置的更低水平。
图4c示出针对依据图4a的布置的最外边缘终止沟槽的不同场氧化物厚度和沟槽深度的三个可能的击穿特征曲线。
换句话说，特征曲线可以示出在边缘终止区中，在单元场和边缘终止沟槽之间的无源针形沟槽（不具有邻近本体区的沟槽）的数目也能够减少到一个沟槽。与图3b相比较，图4b中右侧47上的场分布示出在最外闭合边缘终止沟槽的场氧化物界面上的进一步减少的场峰值。
进一步在图4c中，x轴描绘施加的源极-漏极电压并且y轴描绘电流。线481、线482和线483示出针对不同场氧化物厚度和不同沟槽深度的特征线。比如，场氧化物厚度可以在0.5μm和1μm之间并且沟槽深度可以在3μm和8μm之间。
在半导体器件的实施例中，边缘终止沟槽包括长方形的、方形的、圆的、曲线的、六边形的和八边形的布局中的一个。
（周围）边缘终止沟槽的外、内或中间线通常需要在一些点（顶视图）处改变它的方向以围绕单元区。至少它必须包括总共360°（在平坦表面上-相应地在不平坦表面上多于这个）的拐角或弯曲。可能的布局是长方形设计，这表示直线（例如，带有小于20°、10°、5°或1°的偏离）和4个长方形拐角（例如，带有小于20°、10°、5°或1°的偏离）。
角度可以针对所有拐角相同。比如，一些布局具有不具有相同长度的直线，例如，八边形布局具有4个长直线和4个短直线，而后者接近半导体器件或单元区的拐角。而且，八边形布局上的角度可以稍微偏离于它平均值（在平坦表面上是45°）。布局的圆曲线、六边形或八边形线可以在边缘终止沟槽的内部、外部、或中间出现。
在半导体器件的实施例中，边缘终止沟槽主要地与半导体衬底结构的边缘平行来延伸并且包括在半导体衬底结构的拐角区处的对角线或弯折线。
相对于设计依据单元区的布局的边缘终止沟槽的布局，它也能够依据其它参数的布局（像衬底结构边缘）来设计。这可以包含器件或衬底结构的边界或切割线（当分开管芯时）、电设计边界或对边缘终止区的必要性具有影响的任何其它边界。
在半导体器件的实施例中，边缘终止沟槽的内布局线具有带有到相邻直线的35°和55°之间（例如，45°，包含10°、5°或1°偏离）的角度的对角直线，而对角直线面对单元区的拐角。
这比如可以导致下述可能性：台面宽度可以不那么大地不同，但是具有用于边缘终止沟槽的简单几何形式（这里：在拐角中具有对角线）。
图5a示出单元场51的拐角部分53中适配的条形边缘终止沟槽52的内布局线54。如果不存在适配，则内布局线的拐角将是长方形的，因而在拐角和拐角针形单元沟槽511之间具有更大台面宽度。为了减少这个宽度，在拐角区53中在布局线54上设计对角线。比如，针对具有八边形布局的针形沟槽，针对对角线的45°角度以确保在大多数点处的相同距离（台面宽度）56。比如，如果对角线531与面对拐角53的拐角针形沟槽511的形状的直线532（如果可获得）平行，则这可以发生。如果针形沟槽具有另一个布局（像例如六边形），则对角线531也可以例如以60°的角度平行布局。如果针形沟槽511的布局是圆的，则针对内布局线54的拐角部分53的圆/曲线设计可以是适合的。比如，圆形式提供对拐角53中的台面宽度56的基本上完美的等距离的可能性（除生产容差以外）。工艺本身比如也可以导致所有拐角的或多或少显著变圆。
在半导体器件的实施例中，面对单元区的边缘终止沟槽的内布局线以下述方式来设计：从内布局线的每个点到最近单元沟槽的轮廓的最近点的距离与边缘终止沟槽的内布局线和最近单元沟槽的轮廓的最近点之间的平均距离偏离小于20%。
其它可能的偏离是小于10%或5%。其它可能的偏离可以被用来省略圆线并且替代地具有角度。例如，为了具有条形沟槽到八边形针形沟槽的相等距离，条形沟槽的内布局线在八边形的拐角点是最近点的每处将是圆的/曲线的。为了省略曲线，可以可能的是针对内布局线遵循八边形的形状。
图5b示出适配到单元区51的针形沟槽的外形形状的条形边缘终止沟槽52的内布局线55，同时它们的沟槽在垂直行偏移彼此或换句话说以菱形或八边形栅格来定位。内布局线55遵循单元沟槽行，该单元沟槽行以基本上等于两个单元沟槽之间的正常台面宽度（=距离或平均台面宽度）的距离56偏移到单元区内。可能不可能的是以下述方式来设计线55：在它上的每个点具有到最近单元的外形的最接近点的相同距离，这理想地将在每处提供相同的台面宽度。这个可能的无能力比如可能归因于制造能力（刻蚀非常精细结构）或几何不可能性。例如，依据图，将可能的是具有从边缘终止沟槽52的左部分到达邻近单元沟槽之间的间隙的三角形尖端。
在半导体器件的实施例中，平行于表面的横截面中的多个针形单元沟槽内的场板的形状基本上是圆的、六边形的、八边形的或方形的。
提及的形状可以关于它的圆形式或形状的平均直径具有10%或5%的偏离。替选地，可以施加0.5μm、0.2μm、0.01μm的偏离。
在半导体器件的实施例中，多个沟槽以长方形的或偏移的或六边形的栅格或以依据场板的形状的栅格来对准。
多个沟槽可以包括仅多个针形单元沟槽或包括边缘终止区的至少部分，特别是针形形式的边缘终止沟槽。后者可以以与单元沟槽相同的栅格/样式来对准。额外的沟槽可以进一步是边缘终止区的部分，例如条形最外周围沟槽。
多个针形沟槽的偏移的布置或其它布置可以在中间（台面宽度）在它们的横向距离中具有较少偏离。这也可以取决于在针形沟槽顶视图中的形状。
依据实施例半导体器件包括：半导体衬底结构，该半导体衬底结构包括单元区和围绕单元区的边缘终止区；和半导体衬底结构的表面处的围绕单元区的边缘终止区内的针形沟槽行。多个场板结构延伸在针形沟槽行的针形沟槽中。场板结构通过延伸贯穿针形沟槽行的绝缘材料结构在沟槽内与半导体衬底结构绝缘。
图6a示出半导体器件的拐角部分，该半导体器件具有：半导体衬底结构61，该半导体衬底结构61具有单元区62（阴影）和边缘终止区63；针形沟槽65（对所有其它示范性）和将针形边缘终止沟槽与边缘终止结构组合的针形沟槽行64，其可以具有与条形沟槽相同或类似的特征。在一些情形下针形沟槽行可以更容易制造。
边缘终止区内的针形沟槽行可以是如以上提及的无源针形沟槽。
如果边缘终止沟槽包括针形沟槽，则制造工艺可以被简化，因为处理步骤可以是相同的或沟槽之间的偏离小于混合形沟槽。与例如条形沟槽相比较，针形沟槽可以通过能够减少绝缘厚度来具有更好的载流子电荷补偿能力。
比如，半导体器件内的半导体结构，该半导体器件具有：半导体衬底结构、至少一个表面、沟槽（从表面正交延伸到衬底结构中）和场板（在沟槽中的至少一个内部延伸）并且该场板通过绝缘层与半导体衬底结构绝缘，该半导体结构包括至少一个单元或单元的阵列，而至少一个单元包括单元沟槽和在单元或单元的阵列外部/周围定位的边缘终止沟槽结构，而边缘终止沟槽结构包括从表面延伸到衬底结构中的针形沟槽。
在半导体器件的实施例中，两个邻近针形沟槽外之间的最短横向距离在单元区内以及在边缘终止区内相同，其包含关于沟槽的直径的小于10%的偏离。偏移也可以小于5%或1%或绝对0.5μm、0.2μm、0.1μm、或0.01μm。
如果沟槽之间的距离相同并且沟槽的直径相同，则在制造期间可以发生简化。
在半导体器件的实施例中，边缘终止区的针形沟槽的绝缘层比单元区的针形沟槽的绝缘层更厚。
这也可以影响沟槽的直径。比如，如果第一沟槽的绝缘层比第二沟槽的绝缘层更厚，则第一沟槽在内部具有更薄的场板结构或它的直径更大。
在方面中绝缘层的厚度在边缘终止区内从内到最外针形沟槽增加。
在半导体器件的实施例中，针形沟槽行的相邻针形沟槽可以合并。
针形边缘终止沟槽可以交叠。这可以归因于沟槽的行上的相邻针形沟槽的延伸直径。另一个可能性是使行中的针形沟槽以到彼此更接近的距离来设置，所以发生交叠。
图6b示出具有4行64个针形沟槽的边缘终止区63和单元区62。绝缘层和直径增加到外部（右）。这样的增加可以是以台阶式或持续的。针形沟槽66的最外行64被合并并且能够被描述为一个单个沟槽，类似于条形沟槽。后者可以仅具有一个场板，而合并的针形沟槽包括若干场板结构，该若干场板结构通过延伸贯穿边缘终止区63的针形沟槽的行的绝缘材料结构在针形沟槽的行内与衬底结构以及彼此绝缘。
结合以上或以下描述的实施例提及更多细节和方面。图6a和/或6b中示出的实施例可以包括一个或多个可选额外特征，该一个或多个可选额外特征对应于结合以上或以下（例如，图1）描述的一个或多个实施例或提出的概念而提及的一个或多个方面。
依据实施例半导体器件包括：半导体衬底结构，包括单元区和围绕单元区的边缘终止区；从半导体衬底结构的表面到达衬底结构中的单元区内的至少一个单元沟槽；在半导体衬底结构的表面处的围绕单元区的边缘终止区内的至少一个边缘终止沟槽；和沟槽内的绝缘层。在至少一个单元沟槽内的绝缘层比在至少一个边缘终止沟槽内的绝缘层更薄。
这样，当生产沟槽结构时生产的方式可能更容易。
图7a示出具有至少一个针形沟槽74的单元区72和具有边缘终止沟槽71的边缘终止区73，该边缘终止沟槽71比针形单元沟槽更厚或具有比针形单元沟槽更厚的绝缘层。
在边缘终止区中的更厚的绝缘层可以通过在边缘终止沟槽处减少场强峰值来改进防止不期望的贯穿。
在半导体器件的实施例中，场板结构在至少内边缘终止沟槽和最外边缘终止沟槽内部延伸，并且场板通过边缘终止沟槽内的绝缘层与半导体衬底结构绝缘，并且场板结构的厚度从内到最外边缘终止沟槽减小。
图7b示出具有4行64个针形沟槽的边缘终止区63和单元区62。绝缘层和直径增加到外部（右）。与图6b相对，这里增加来自场板结构的直径/厚度的减小，而沟槽本身的直径可以保持恒定。
场板结构的厚度也可以从内部76到最外75以台阶式或持续地减小。
如果场板的效应（例如，电荷载流子补偿）在边缘处不是必须的，则替代地绝缘层比如可以增加。
在方面中边缘终止沟槽结构可以是条形71或针形，例如针形沟槽行64。
结合以上或以下描述的实施例提及更多细节和方面。图7a和/或7b中示出的实施例可以包括一个或多个可选额外特征，该一个或多个可选额外特征对应于结合以上或以下（例如，图1）描述的一个或多个实施例或提出的概念而提及的一个或多个方面。
图8示出在方面中用于形成半导体器件的方法80，该半导体器件包括：半导体衬底结构，包括单元区和围绕单元区的边缘终止区；从半导体衬底结构的表面到达衬底结构中的单元区内的多个针形单元沟槽；和在半导体衬底结构的表面处的围绕单元区的边缘终止区内的边缘终止沟槽。
结合以上或以下描述的实施例提及更多细节和方面。图8中示出的实施例可以包括一个或多个可选额外动作，该一个或多个可选额外动作对应于结合以上或以下（例如，图1）描述的一个或多个实施例或提出的概念而提及的一个或多个方面。
一些实施例涉及边缘终止结构和单元布局，该边缘终止结构具有厚场氧化物，该厚场氧化物用于带有通过针形沟槽内的场板的补偿的功率MOSFET。
如果所描述的半导体器件中的一些（可以是（功率）MOSFET）配有更高的击穿电压，则可能要求在场板周围的更厚的氧化物和更深的沟槽。这将增加这样的结构内的应力并且可能导致在制造期间不期望的晶片弯曲。然而为了提供用于更高击穿电压的部件，通过定位在更低掺杂的额外漂移区带下方的补偿结构也能够增加阻断能力。如果部件内的垂直电压降将进一步增加，则这样的部分补偿的结构可能要求复杂的边缘结构，尽管在表面处的掺杂仍非常高。作为措施，在边缘终止沟槽下方的用于增加阻断能力的可耗尽p区域可以被实现或在用于下一个沟槽的场板的上pn结构处分接电位，由此电位能够逐渐地增加到外部，在场板连接到源极的情况下这将是不可能的，比如因为对于出现的电位差场氧化物将太薄。
可以对带有周围的边缘终止沟槽的可实现的边缘结构来考虑：模拟示出与条形单元相比较针形单元可以对相同的阻断能力要求更低的场氧化物厚度，同时带有台面区的更高掺杂和另外等同的器件几何形状（沟槽深度、台面宽度）。
对于100V针沟槽单元，比如在300nm和600nm之间的场氧化物的厚度在500nm和1μm之间的台面宽度和4e15和1e17之间的掺杂处可以是适合的。能够设计用于条形单元的场氧化物，它以给定台面宽度和掺杂提供阻断能力。对所有调研的场氧化物厚度可以允许的给定掺杂。比如，可以得到500nm和1μm之间的（要被选择的）场氧化物的厚度。
比如，提出的半导体器件可以具有在单元场中的针沟槽、充当终止结构的围绕单元场的闭合环和在周围沟槽中的更大的绝缘体厚度，如在单元场的针沟槽中那样。进一步，所有的沟槽可以（至少）具有布置在沟槽中的场板电极。
在方面中，用于补偿部件的边缘结构被提出有借助于有源单元阵列中的针形沟槽中的场板的补偿，其包括下面特征中的一个或多个：
-可以通过围绕单元阵列的连续边缘终止沟槽来形成边缘。
-在边缘终止沟槽中的场氧化物的厚度可以比单元阵列内的场氧化物的厚度更大。
-在边缘终止区内的沟槽宽度可以比单元内的沟槽宽度更大。
进一步方面可以是出自下面选择中的一个或多个：
-边缘终止沟槽可以比单元沟槽更深。
-边缘终止沟槽可以具有有角/方形形状。
-边缘终止沟槽可以在拐角区对角线地来实施以实现沿着沿各侧的等同对角线的外围台面的相同宽度。
-在拐角中的边缘终止沟槽可以包括比沿着各侧的在外围台面的对角线处的更小的宽度。
-可以实施多个圆周边缘终止沟槽。
-边缘终止和单元阵列沟槽的深度可以等同。
-单元阵列和外围区可以具有相同的台面宽度。
-边缘终止沟槽可以被连接到源极电位，但是例如也可能被连接到邻近p型区并且因此可以处于更高的电位。
-可以不使用圆沟槽，但是可以使用可以延伸的带有更大厚度场氧化物的针形沟槽。氧化物能够接连地延伸更远到外部并且也可以交叠并且因而形成圆周沟槽。
-场电极可以到外部更薄。归因于弯折线的更小半径，在氧化物中的场强可以增加并且类似于更厚的场氧化物更高的电压可以被吸收。
-单元可以被定位在正交栅格上并且可以被带有厚场氧化物的周围边缘终止沟槽围绕，其包含相应的大的沟槽宽度。
-用于通过减小补偿沟槽之间的对角线来增加掺杂的不同的布局想法可以存在。可以使用这样的单元设计“不对准”。
-可以使用场板沟槽的（圆的、六边形的、八边形的或方形的）形状。
一些实施例涉及功率半导体器件。换句话说，依据以上描述的一个或多个实施例或描述的概念的半导体器件可以包括大于100V（例如，在100V和10000V之间，或大于500V、大于1000V或大于4000V）的阻断电压。
当在计算机或处理器上运行计算机程序时，示例实施例可以进一步提供具有用于执行以上方法中的一个的程序代码的计算机程序。本领域技术人员将容易地意识到可以通过编程的计算机来执行各种以上描述的方法的步骤。在本文中，一些示例实施例也意图覆盖程序存储器件，例如数字数据存储介质，其是机器或计算机可读的并且对机器可运行的或计算机可运行的指令的程序编码，其中所述指令执行以上描述的方法的动作中的一些或所有。程序存储器件可以是例如数字存储器、磁存储介质诸如磁碟和磁带、硬盘、或光可读数字数据存储介质。进一步示例实施例也意图覆盖被编程以执行以上描述的方法的动作的计算机、或被编程以执行以上描述的方法的动作的（场）可编程逻辑阵列（（F）PLA）或（场）可编程门阵列（（F）PGA）。
描述和附图仅仅图解公开内容的原理。因而将会被认识到的是本领域技术人员将能够设计各种布置，该布置尽管在本文中没有明确地描述或示出，但是体现本公开内容的原理并且被包含在其精神和范围内。此外，在本文中列举的所有示例主要明确意图于只为了教学的目的以辅助读者理解公开内容的原理和由（一个或多个）发明者贡献的概念以推动本领域，并且本文列举的所有示例被理解为没有被局限于这样特定列举的示例和条件。另外，在本文中列举公开内容的原理、方面和实施例的所有陈述以及其特定实施例意图涵盖其等价物。
被指示为“用于…的装置”（执行特定功能）的功能块将被理解为包括被配置成分别执行某个功能的电路的功能块。因此，“用于某物的装置”也可以被理解为“被配置成或适合某物的装置”。被配置成执行特定功能的装置因此不暗示这样的装置必须正在执行功能（在给定的时间时刻）。
在附图中示出的各种元件的功能，包含被标为“装置”、“用于提供传感器信号的装置”、“用于产生传输信号的装置”等等的任何功能块，可以通过专用的硬件诸如“信号提供器”、“信号处理单元”、“处理器”、“控制器”等等以及能够运行与合适的软件关联的软件的硬件的使用而被提供。另外，任何在本文中被描述为“装置”的实体可以对应于或被实施为“一个或多个模块”、“一个或多个器件”、“一个或多个单元”等等。当由处理器提供时，该功能可以由单个专用的处理器提供，由单个共享的处理器提供，或由多个个别处理器（其中的一些可以被共享）提供。另外，术语“处理器”或“控制器”的明确使用不应该被理解成专门指的是能够运行软件的硬件，并且可以不言明地包含而没有限定数字信号处理器（DSP）硬件、网络处理器、专用集成电路（ASIC）、场可编程门阵列（FPGA）、用于存储软件的只读存储器（ROM）、随机访问存储器（RAM）、和非易失储存器。其它硬件（传统的和/或定制的）也可以被包含。
应该被本领域技术人员认识到在本文中任何框图表示图解的体现公开内容的原理的电路的概念视图。类似地，将被认识到任何流程图表、流程图、状态转换图、伪码等等表示各种过程，所述过程可以基本上被表示在计算机可读介质中并且被计算机或处理器这样运行，无论这样的计算机或处理器是否被明确地示出。
此外，下文的权利要求被结合进具体实施方式，其中每项权利要求可以作为单独的实施例自身而成立。当每项权利要求可以作为单独的实施例自身而成立时，要被指出的是尽管从属权利要求可以在权利要求中指的是与一项或多项其它权利要求的特定组合，其它实施例也可以包含带有每个其它从属或独立权利要求主题的从属权利要求的组合。在本文中提出这样的组合除非陈述不意图于特定的组合。此外，意图于也把权利要求的特征包含到任何其它独立权利要求，即使这个权利要求没有直接从属于所述独立权利要求。
要被进一步指出的是在说明书中或在权利要求书中公开的方法可以被具有用于执行这些方法的分别动作中的每一个的装置的器件实施。
进一步地，要被理解的是在说明书中或在权利要求书中公开的多个动作或功能的公开内容可以不被理解为在特定的次序内。因此，多个动作或功能的公开内容将不局限这些到特定的次序，除非这样的动作或功能出于技术原因是不可互换的。此外，在一些实施例中，单个动作可以包含或可以被分断成多个子动作。这样的子动作除非明确被排除可以被包含并且可以是这个单个动作的公开内容的部分。

Claims (20)

1.一种半导体器件，包括：
半导体衬底结构，包括单元区和围绕所述单元区的边缘终止区；
在所述单元区内的多个针形单元沟槽，从所述半导体衬底结构的表面到达所述半导体衬底结构中；以及
所述半导体衬底结构的表面处的围绕所述单元区的所述边缘终止区内的边缘终止沟槽。
2.依据权利要求1的所述半导体器件，其中场板结构在至少一个沟槽内部延伸并且场板通过绝缘层在沟槽内与所述半导体衬底结构绝缘。
3.依据权利要求1的所述半导体器件，其中场板结构在所述多个针形单元沟槽中的每个沟槽和所述边缘终止沟槽内部延伸并且所述场板结构通过绝缘层在沟槽内与所述半导体衬底结构绝缘，其中所述多个针形单元沟槽内的所述绝缘层比所述边缘终止沟槽内的所述绝缘层更薄。
4.依据权利要求1的所述半导体器件，其中所述多个针形单元沟槽中的沟槽是有源针形单元沟槽，每个有源针形单元沟槽包括用于控制场效应晶体管结构的邻近沟道的栅极结构。
5.依据权利要求1的所述半导体器件，其中针形沟槽包括在一个方向上的最大横向延伸，所述在一个方向上的最大横向延伸小于在另一个方向上的最小横向延伸的2倍。
6.依据权利要求1的所述半导体器件，其中所述边缘终止沟槽包括所述半导体衬底结构的表面处的围绕所述单元区的若干闭合条形边缘终止沟槽。
7.依据权利要求1的所述半导体器件，其中在最外边缘终止沟槽和最接近所述最外边缘终止沟槽的有源针形单元沟槽之间的横向距离大于所述最外边缘终止沟槽从所述半导体衬底结构的表面到所述半导体衬底结构中的延伸。
8.依据权利要求1的所述半导体器件，其中所述边缘终止沟槽与所述多个针形单元沟槽基本上一样深地延伸到所述半导体衬底结构中。
9.依据权利要求1的所述半导体器件，其中所述边缘终止沟槽包括长方形的、方形的、圆的、曲线的、六边形的和八边形的布局中的一个。
10.依据权利要求1的所述半导体器件，其中所述边缘终止沟槽主要地与所述半导体衬底结构的边缘平行来延伸并且在所述半导体衬底结构的拐角区处包括对角线或弯折线。
11.依据权利要求1的所述半导体器件，其中所述边缘终止沟槽的内布局线具有到相邻直线的35°和55°之间的对角直线，而所述对角直线面对所述单元区的拐角。
12.依据权利要求1的所述半导体器件，其中面对所述单元区的所述边缘终止沟槽的内布局线以下述方式来设计：从所述内布局线的每个点到最近单元沟槽的外形的最近点的距离与所述边缘终止沟槽的内布局线和所述最近单元沟槽的外形的最近点之间的平均距离偏离小于20%。
13.依据权利要求1的所述半导体器件，其中与表面平行的横截面中的所述多个针形单元沟槽内的所述场板的形状基本上是圆的、六边形的、八边形的或方形的。
14.依据权利要求1的所述半导体器件，其中多个沟槽以长方形的、偏移的或六边形的栅格来对准。
15.半导体器件，包括：
半导体衬底结构，包括单元区和围绕所述单元区的边缘终止区；以及
所述半导体衬底结构的表面处的围绕所述单元区的所述边缘终止区内的针形沟槽行，其中多个场板结构延伸在所述针形沟槽行的针形沟槽中，其中所述场板结构通过延伸贯穿所述针形沟槽行的绝缘材料结构在沟槽内与所述半导体衬底结构绝缘。
16.依据权利要求15的所述半导体器件，其中两个邻近针形沟槽的外部之间的最短横向距离在所述单元区以及在所述边缘终止区内相同，包含关于沟槽的直径的小于10%的偏离。
17.依据权利要求15的所述半导体器件，其中所述边缘终止区的针形沟槽的绝缘层比所述单元区的针形沟槽的绝缘层更厚。
18.依据权利要求15的所述半导体器件，其中所述针形沟槽行被合并。
19.一种半导体器件，包括：
半导体衬底结构，包括单元区和围绕所述单元区的边缘终止区；
所述单元区内的至少一个单元沟槽，从所述半导体衬底结构的表面到达所述半导体衬底结构中；
所述半导体衬底结构的表面处的围绕所述单元区的所述边缘终止区内的至少一个边缘终止沟槽；以及
所述沟槽内的绝缘层，
其中在所述至少一个单元沟槽内的绝缘层比在所述至少一个边缘终止沟槽内的绝缘层更薄。
20.依据权利要求19的所述半导体器件，其中场板结构在至少内边缘终止沟槽和最外边缘终止沟槽内部延伸并且场板通过所述边缘终止沟槽内的绝缘层与所述半导体衬底结构绝缘；并且
所述场板结构的厚度从所述内边缘终止沟槽到所述最外边缘终止沟槽减小。
CN201510538292.9A 2014-08-28 2015-08-28 半导体器件和用于制造半导体器件的方法 Pending CN105390549A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014112338.7A DE102014112338A1 (de) 2014-08-28 2014-08-28 Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE102014112338.7 2014-08-28

Publications (1)

Publication Number Publication Date
CN105390549A true CN105390549A (zh) 2016-03-09

Family

ID=55311799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510538292.9A Pending CN105390549A (zh) 2014-08-28 2015-08-28 半导体器件和用于制造半导体器件的方法

Country Status (4)

Country Link
US (3) US20160064477A1 (zh)
KR (1) KR101740808B1 (zh)
CN (1) CN105390549A (zh)
DE (1) DE102014112338A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6656897B2 (ja) * 2015-11-20 2020-03-04 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102016103384B4 (de) 2016-02-25 2024-02-08 Infineon Technologies Austria Ag Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet
US11127822B2 (en) * 2016-02-26 2021-09-21 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
DE102016108934B4 (de) * 2016-05-13 2021-12-09 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
DE102016108943B4 (de) 2016-05-13 2019-03-07 Infineon Technologies Austria Ag Verfahren zum Bilden von Halbleiterbauelementen, Halbleiterbauelemente und Leistungshalbleiterbauelemente
DE102016115759B4 (de) * 2016-08-25 2018-06-28 Infineon Technologies Austria Ag Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
JP2019165182A (ja) * 2018-03-20 2019-09-26 株式会社東芝 半導体装置
JP7242485B2 (ja) 2019-09-13 2023-03-20 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030209757A1 (en) * 2002-03-28 2003-11-13 Ralf Henninger Semiconductor component with an increased breakdown voltage in the edge area
US7655975B2 (en) * 2004-10-29 2010-02-02 Infineon Technologies Ag Power trench transistor
CN102856380A (zh) * 2011-06-27 2013-01-02 力士科技股份有限公司 一种沟槽式金属氧化物半导体场效应管
US20130207227A1 (en) * 2012-02-09 2013-08-15 Vishay-Siliconix Mosfet termination trench

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488236A (en) 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
US5424231A (en) 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
AU3724197A (en) 1996-07-19 1998-02-10 Siliconix Incorporated High density trench dmos transistor with trench bottom implant
US6570185B1 (en) 1997-02-07 2003-05-27 Purdue Research Foundation Structure to reduce the on-resistance of power transistors
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6194741B1 (en) 1998-11-03 2001-02-27 International Rectifier Corp. MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance
EP1170803A3 (en) 2000-06-08 2002-10-09 Siliconix Incorporated Trench gate MOSFET and method of making the same
DE10038177A1 (de) 2000-08-04 2002-02-21 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterschaltelement mit zwei Steuerelektroden
JP4088033B2 (ja) 2000-11-27 2008-05-21 株式会社東芝 半導体装置
GB0122120D0 (en) 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in MOS transistors
DE10262121B4 (de) * 2002-03-28 2012-03-22 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
JP4903055B2 (ja) 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
US8692322B2 (en) * 2006-02-17 2014-04-08 Alpha And Omega Semiconductor Incorporated Flexible Crss adjustment in a SGT MOSFET to smooth waveforms and to avoid EMI in DC-DC application
US9252251B2 (en) * 2006-08-03 2016-02-02 Infineon Technologies Austria Ag Semiconductor component with a space saving edge structure
DE102006046853B4 (de) * 2006-10-02 2010-01-07 Infineon Technologies Austria Ag Randkonstruktion für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
DE102007061191B4 (de) 2007-12-17 2012-04-05 Infineon Technologies Austria Ag Halbleiterbauelement mit einem Halbleiterkörper
US7674678B2 (en) * 2008-05-05 2010-03-09 Infineon Technologies Austria Ag Method for producing a transistor component having a field plate
DE102008052259A1 (de) * 2008-10-18 2010-04-22 Mahle International Gmbh Filtereinrichtung
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US9419129B2 (en) * 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US8564052B2 (en) 2009-11-20 2013-10-22 Force Mos Technology Co., Ltd. Trench MOSFET with trenched floating gates in termination
JP5580150B2 (ja) * 2010-09-09 2014-08-27 株式会社東芝 半導体装置
US8587059B2 (en) * 2011-04-22 2013-11-19 Infineon Technologies Austria Ag Transistor arrangement with a MOSFET
US8884360B2 (en) * 2012-02-24 2014-11-11 Infineon Technologies Austria Ag Semiconductor device with improved robustness
US8558308B1 (en) * 2012-06-14 2013-10-15 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device using a contact implant and a metallic recombination element and semiconductor
US9583578B2 (en) * 2013-01-31 2017-02-28 Infineon Technologies Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
JP6062269B2 (ja) * 2013-01-31 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9123559B2 (en) * 2013-05-31 2015-09-01 Infineon Technologies Ag Method for producing a semiconductor component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030209757A1 (en) * 2002-03-28 2003-11-13 Ralf Henninger Semiconductor component with an increased breakdown voltage in the edge area
US7655975B2 (en) * 2004-10-29 2010-02-02 Infineon Technologies Ag Power trench transistor
CN102856380A (zh) * 2011-06-27 2013-01-02 力士科技股份有限公司 一种沟槽式金属氧化物半导体场效应管
US20130207227A1 (en) * 2012-02-09 2013-08-15 Vishay-Siliconix Mosfet termination trench

Also Published As

Publication number Publication date
KR101740808B1 (ko) 2017-05-26
US20180166543A1 (en) 2018-06-14
KR20160026756A (ko) 2016-03-09
DE102014112338A1 (de) 2016-03-03
US10164025B2 (en) 2018-12-25
US20190097005A1 (en) 2019-03-28
US20160064477A1 (en) 2016-03-03
US10453931B2 (en) 2019-10-22

Similar Documents

Publication Publication Date Title
CN105390549A (zh) 半导体器件和用于制造半导体器件的方法
US8957502B2 (en) Semiconductor device
US8748982B2 (en) High breakdown voltage semiconductor device
JP6369173B2 (ja) 縦型半導体装置およびその製造方法
WO2015145929A1 (ja) 半導体装置
US9881997B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR102404114B1 (ko) 슈퍼정션 반도체 장치 및 그 제조 방법
CN111370485B (zh) 沟槽型垂直双扩散金属氧化物半导体场效应晶体管
US11456389B2 (en) Deep trench surrounded MOSFET with planar MOS gate
US10930797B2 (en) Schottky barrier diode and method of manufacturing the same
US20140183559A1 (en) Semiconductor device and method for fabricating the same
KR20150066596A (ko) 반도체 장치
JP5482701B2 (ja) 半導体素子
JP2019087611A (ja) スイッチング素子とその製造方法
EP3025373B1 (en) Mos-bipolar device
US9142644B2 (en) Semiconductor device and method for fabricating the same
JPWO2014162498A1 (ja) トレンチゲート電極を利用するｉｇｂｔ
CN108010963B (zh) 具有减小的饱和电压的竖直沟道半导体器件
KR101360070B1 (ko) 반도체 소자 및 그 제조 방법
US20140183554A1 (en) Schottky barrier diode and method of manufacturing the same
CN104992963B (zh) 超结结构的半导体器件及其制造方法、光刻版
US10319851B2 (en) Semiconductor device and method for manufacturing same
US9490337B2 (en) Semiconductor device and method for fabricating the same
CN111146285A (zh) 半导体功率晶体管及其制造方法
WO2023115872A1 (zh) Igbt器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160309