KR20150066596A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20150066596A
KR20150066596A KR1020157013114A KR20157013114A KR20150066596A KR 20150066596 A KR20150066596 A KR 20150066596A KR 1020157013114 A KR1020157013114 A KR 1020157013114A KR 20157013114 A KR20157013114 A KR 20157013114A KR 20150066596 A KR20150066596 A KR 20150066596A
Authority
KR
South Korea
Prior art keywords
region
semiconductor substrate
impurity concentration
conductivity type
depth
Prior art date
Application number
KR1020157013114A
Other languages
English (en)
Inventor
사토루 가메야마
Original Assignee
도요타 지도샤（주）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요타 지도샤（주） filed Critical 도요타 지도샤（주）
Publication of KR20150066596A publication Critical patent/KR20150066596A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 명세서가 개시하는 제 1 반도체 장치는, 애노드 영역과, 캐소드 영역을 갖는 반도체 기판을 구비하고 있다. 애노드 영역은, 반도체 기판의 표면으로부터 제 1 깊이가 되는 위치에 제 1 도전형의 불순물 농도의 최대값을 갖는 제 1 도전형의 제 1 영역과, 제 1 깊이보다 반도체 기판의 표면측의 제 2 깊이가 되는 위치에 제 1 도전형의 불순물 농도의 최대값을 갖는 제 1 도전형의 제 2 영역과, 제 1 영역과 제 2 영역 사이에 형성되고, 제 1 도전형의 불순물 농도가 반도체 기판의 표면의 1/10 이하인 제 3 영역을 포함한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 명세서에 기재된 기술은, 반도체 장치에 관한 것이다.
다이오드의 소자 구조를 갖는 반도체 장치에서는, 애노드 영역의 설계는, 내압, 고속성, 저손실성 등의 특성에 영향을 준다. 예를 들어, 일본 공개특허공보 2004-88012호 (특허문헌 1) 에서는, 고속성 및 저손실성을 향상시키기 위해서, 캐소드 영역으로의 홀 주입량을 저감시키는 기술을 개시하고 있다. 구체적으로는, 특허문헌 1 에는, 애노드 영역의 p 형의 불순물의 도즈량을 저감시켜 캐소드 영역으로의 홀 주입량을 저감시키기 위해서, 반도체 기판의 표면에 노출되는 얕은 고농도의 p 층과, 반도체 기판의 표면에 노출되는 깊은 저농도의 p 층을 반도체 기판의 평면 방향에 교대로 배치하고 있다.
일본 공개특허공보 2004-88012호
일본 공개특허공보 2004-88012호에 기재되어 있는 바와 같이, 캐소드 영역으로의 홀 주입량을 저감시키기 위해서 애노드 영역의 p 형의 불순물의 도즈량을 저감시키면, 내압이 저하된다. 애노드 영역의 깊이나 불순물 농도, 불순물의 도즈량은, 반도체 장치의 내압의 확보를 위해 제한된다. 종래의 반도체 장치에서는, 내압의 확보와 홀 주입량의 저감을 양립하는 것이 곤란하다.
본 명세서가 개시하는 제 1 반도체 장치는, 애노드 영역과, 캐소드 영역을 갖는 반도체 기판을 구비하고 있다. 애노드 영역은, 반도체 기판의 표면으로부터 제 1 깊이가 되는 위치에 제 1 도전형의 불순물 농도의 최대값을 갖는 제 1 도전형의 제 1 영역과, 제 1 깊이보다 반도체 기판의 표면측의 제 2 깊이가 되는 위치에 제 1 도전형의 불순물 농도의 최대값을 갖는 제 1 도전형의 제 2 영역과, 제 1 영역과 제 2 영역 사이에 형성되고, 제 1 도전형의 불순물 농도가 반도체 기판의 표면의 1/10 이하인 제 3 영역을 포함한다.
상기 제 1 반도체 장치에 의하면, 제 1 영역과 제 2 영역 사이에, 제 1 도전형의 불순물 농도가 충분히 낮은 제 3 영역을 포함하기 때문에, 제 1 영역이 홀 주입량에 영향을 주는 것을 억제할 수 있다. 내압을 확보하기 위해서 제 1 영역의 제 1 도전형의 불순물 농도를 높게 함과 함께, 홀 주입량을 억제하기 위해서 제 2 영역의 제 1 도전형의 불순물을 낮게 할 수 있고, 내압의 확보와 홀 주입량의 저감을 양립할 수 있다.
상기 제 1 반도체 장치에서는, 제 3 영역은, 제 2 도전형의 불순물을 함유하는 영역이어도 된다. 나아가서는, 제 3 영역의 적어도 일부는, 반도체 기판의 표면에 노출되어 있고, 반도체 기판의 표면 전극과 쇼트키 접합하고 있어도 된다.
상기 반도체 장치에서는, 제 1 영역의 제 1 깊이가 되는 위치의 불순물 농도는, 1 × 1016 atoms/㎤ 이하인 것이 바람직하다.
본 명세서가 개시하는 제 2 반도체 장치는, 다이오드 영역과, IGBT 영역을 동일한 반도체 기판에 구비하고 있다. 다이오드 영역은, 애노드 영역과, 캐소드 영역을 포함한다. 애노드 영역은, 반도체 기판의 표면으로부터 제 1 깊이가 되는 위치에 제 1 도전형의 불순물 농도의 최대값을 갖는 제 1 도전형의 제 1 영역과, 제 1 깊이보다 반도체 기판의 표면측의 제 2 깊이가 되는 위치에 제 1 도전형의 불순물 농도의 최대값을 갖는 제 1 도전형의 제 2 영역을 포함한다. IGBT 영역은, 제 1 도전형의 바디 영역과, 제 2 도전형의 드리프트 영역과, 제 2 도전형의 이미터 영역과, 제 1 도전형의 콜렉터 영역을 포함하고, 바디 영역은, 반도체 기판의 표면으로부터 제 1 깊이가 되는 위치에 제 1 도전형의 불순물 농도의 제 1 극대값을 갖고, 또한, 제 1 깊이보다 반도체 기판의 표면측이 되는 위치에 제 1 도전형의 불순물 농도의 제 2 극대값을 갖는다.
상기 제 2 반도체 장치에 의하면, 제 1 반도체 장치와 동일하게, 내압을 확보하기 위해서 제 1 영역의 제 1 도전형의 불순물 농도를 높게 함과 함께, 홀 주입량을 억제하기 위해서 제 2 영역의 제 1 도전형의 불순물을 낮게 할 수 있다. 또한, 제 1 영역과 제 2 영역 사이에, 제 1 도전형의 불순물 농도가 충분히 낮은 제 3 영역을 포함하기 때문에, 제 1 영역이 홀 주입량에 영향을 주는 것을 억제할 수 있다. 또한, IGBT 영역에서는, 제 1 극대값을 갖는 영역에 있어서 내압이 확보됨과 함께, 제 2 극대값을 갖는 영역에 있어서, IGBT 동작시에 홀을 효율적으로 인발할 수 있다.
도 1 은 실시예 1 에 관련된 반도체 장치의 평면도이다.
도 2 는 도 1 의 II-II 선 단면도이다.
도 3 은 도 1 의 반도체 장치의 애노드 영역에 있어서의 불순물 농도 분포를 개념적으로 나타내는 도면이다.
도 4 는 실시예 1 의 반도체 장치의 제조 방법을 설명하는 도면이다.
도 5 는 실시예 1 의 반도체 장치의 제조 방법을 설명하는 도면이다.
도 6 은 실시예 1 의 반도체 장치의 제조 방법을 설명하는 도면이다.
도 7 은 실시예 1 의 반도체 장치의 제조 방법을 설명하는 도면이다.
도 8 은 변형예에 관련된 반도체 장치의 종단면도이다.
도 9 는 변형예에 관련된 반도체 장치의 평면도이다.
도 10 은 변형예에 관련된 반도체 장치의 평면도이다.
도 11 은 실시예 2 에 관련된 반도체 장치의 종단면도이다.
도 12 는 도 11 의 반도체 장치의 애노드 영역에 있어서의 불순물 농도 분포를 개념적으로 나타내는 도면이다.
도 13 은 실시예 2 의 반도체 장치의 제조 방법을 설명하는 도면이다.
도 14 는 실시예 2 의 반도체 장치의 제조 방법을 설명하는 도면이다.
도 15 는 실시예 2 의 반도체 장치의 제조 방법을 설명하는 도면이다.
도 16 은 실시예 2 의 반도체 장치의 제조 방법을 설명하는 도면이다.
도 17 은 실시예 2 의 반도체 장치의 제조 방법을 설명하는 도면이다.
도 18 은 실시예 2 의 반도체 장치의 제조 방법을 설명하는 도면이다.
도 19 는 실시예 3 의 반도체 장치의 종단면도이다.
도 20 은 도 19 의 반도체 장치의 애노드 영역에 있어서의 불순물 농도 분포를 개념적으로 나타내는 도면이다.
도 21 은 도 19 의 반도체 장치의 바디 영역 및 그 근방에 있어서의 불순물 농도 분포를 개념적으로 나타내는 도면이다.
도 22 는 변형예에 관련된 반도체 장치의 종단면도이다.
실시예 1
도 1, 2 에 나타내는 바와 같이, 반도체 장치 (10) 는, 셀 영역 (11) 과 주변 영역 (12) 을 포함하는 반도체 기판 (100) 을 구비하고 있다. 또, 도 1 에 있어서는, 표면 전극 (132) 의 도시를 생략하고 있다.
반도체 기판 (100) 은, 그 이면 (z 축의 부 (負) 방향의 면) 에 노출되는 n 형의 캐소드층 (101) 과, 캐소드층 (101) 의 표면 (z 축의 정 (正) 방향의 면) 에 형성된 n 형의 드리프트층 (102) 을 구비하고 있다. 캐소드층 (101) 및 드리프트층 (102) 은, 캐소드 영역을 구성하고 있다. 캐소드층 (101) 은, 이면 전극 (131) 과 접하고 있다. 셀 영역 (11) 에서는, 드리프트층 (102) 의 표면에 애노드 영역 (120) 이 구비되어 있고, 애노드 영역 (120) 은, 드리프트층 (102) 의 표면에 접하는 제 1 영역 (103) 과, 반도체 기판 (100) 의 표면에 노출되는 제 2 영역 (105) 과, 제 1 영역 (103) 과 제 2 영역 (105) 사이에 형성된 제 3 영역 (104) 을 포함하고 있다. 제 2 영역 (105) 은, 표면 전극 (132) 에 접하고 있다. 주변 영역 (12) 에서는, 드리프트층 (102) 의 표면에, p 형의 FLR 층 (111, 112) 이 구비되어 있다. FLR 층 (111) 의 표면은, 반도체 기판 (100) 의 중앙측에 있어서 표면 전극 (132) 에 접하고, 주변측에 있어서 절연막 (133) 에 접하고 있다. FLR 층 (111, 112) 은, 반도체 장치 (10) 의 주변 내압 구조이다. 주변 내압 구조의 형태는, FLR 층에 한정되지 않고, 리서프층 등의 종래 공지된 구조를 사용할 수 있다.
도 3 은, 애노드 영역 (120) 의 깊이 방향의 p 형의 불순물 농도 분포를 나타내는 도면이다. 세로축은 반도체 기판 (100) 의 깊이 방향의 위치를 나타내고 있다. A1 은 제 2 영역 (105) 의 상단의 위치이고, B1 은 제 2 영역 (105) 과 제 3 영역 (104) 의 경계의 위치이고, C1 은 제 3 영역 (104) 과 제 1 영역 (103) 의 경계의 위치이고, D1 은 제 1 영역 (103) 과 드리프트층 (102) 의 경계의 위치이다. 참조 번호인 173, 175 는, 각각 제 1 영역 (103), 제 2 영역 (105) 의 p 형의 불순물 농도 분포를 나타내고 있다. 비교를 위해, 참조 번호 179 로서, 종래의 반도체 장치의 애노드 영역의 p 형의 불순물 농도 분포를 함께 도시하고 있다.
분포 (173) 의 p 형의 불순물 농도의 최대값은, 반도체 기판 (100) 의 표면으로부터 제 1 깊이에 위치하고, 분포 (175) 의 p 형의 불순물 농도의 최대값은, 반도체 기판 (100) 의 표면으로부터 제 2 깊이에 위치하고 있다. 제 1 영역 (103) 의 p 형의 불순물 농도의 최대값 (분포 (173) 의 피크 농도값) 은, 2 × 1016 atoms/㎤ 이다. 제 2 영역의 p 형의 불순물 농도는, 반도체 기판 (100) 의 표면 (즉, 깊이 A1) 에 있어서 가장 높고, 1 × 1017 atoms/㎤ 이다. 제 3 영역 (104) 의 p 형의 불순물 농도는, 1 × 1016 atoms/㎤ 보다 낮다. 제 3 영역 (104) 의 p 형의 불순물 농도는, 반도체 기판 (100) 의 표면 위치인 깊이 A1 에 있어서의 p 형의 불순물 농도의 1/10 이하이다.
종래의 반도체 장치에서는, 분포 (179) 와 같이, 애노드 영역의 p 형의 불순물 농도는, 반도체 기판의 표면 (깊이 A1) 을 최대로 하여, 깊어짐에 따라 낮아진다. 이 때문에, 반도체 장치의 내압을 확보하기 위해서, 애노드 영역의 캐소드 영역에 가까운 영역에서 p 형의 불순물 농도를 높게 하기 위해서는, 반도체 기판 표면의 p 형의 불순물 농도를 높게 할 필요가 있다. 반도체 기판 표면의 p 형의 불순물 농도가 높으면, 홀의 주입량이 많아져, 반도체 장치의 고속성 및 저손실성이 저하된다.
이것에 대하여, 반도체 장치 (10) 에서는, 제 1 영역 (103) 의 p 형의 불순물 농도의 분포 (173) 와, 제 2 영역 (105) 의 p 형의 불순물 농도의 분포 (175) 를 별개로 각각 독자적으로 설계할 수 있다. 내압을 높게 하기 위해서는 제 1 영역 (103) 의 p 형의 불순물 농도만을 적절히 높게 하면 되고, 아울러 제 2 영역 (105) 의 p 형의 불순물 농도를 높게 할 필요가 없다. 이것에 의해서, 제 2 영역 (105) 의 p 형의 불순물 농도를 충분히 낮게 할 수 있기 때문에, 홀 주입량을 억제할 수 있다. 또한, 반도체 장치 (10) 는, 제 1 영역 (103) 과 제 2 영역 (105) 사이에, p 형 불순물 농도가 낮은 제 3 영역 (104) 을 갖고 있다. 이 때문에, 제 1 영역 (103) 의 p 형의 불순물이 홀 주입량에 영향을 주는 것을 억제할 수 있다. 본 실시예와 같이, 제 3 영역 (104) 의 p 형의 불순물 농도가, 반도체 기판 (100) 의 표면 위치인 깊이 A1 에 있어서의 p 형의 불순물 농도의 1/10 이하이면, 제 1 영역 (103) 의 p 형의 불순물 농도가 홀 주입량에 영향을 주는 것을 충분히 억제할 수 있다.
반도체 장치 (10) 의 제조 방법에 대해서, 도 4 ∼ 6 을 참조하면서 설명한다. 또, 도 4 ∼ 6 에서는, 도 2 의 셀 영역 (11) 만을 도시하고 있고, 이들 도면을 사용하여, 셀 영역 (11) 에 애노드 영역 (120) 을 형성하는 공정만을 설명한다. 반도체 장치 (10) 의 그 밖의 구성은, 종래의 반도체 장치의 제조 방법과 동일한 방법에 의해서 형성할 수 있다.
먼저, 도 4 에 나타내는 바와 같이, 반도체 기판 (500) 을 준비한다. 반도체 기판 (500) 은, 이면측으로부터 순서대로, 캐소드층 (101) 이 되는 n+ 층 (501) 과, 드리프트층 (102) 이 되는 n 층 (502) 이 적층되어 있다. 이 상태에서, 도 4 에 나타내는 바와 같이, n 층 (502) 내의 반도체 기판 (500) 의 표면으로부터 제 2 깊이가 되는 위치에 p 형의 불순물 이온을 주입한다. 제 2 깊이는, 반도체 기판 (500) 의 거의 표면이 되는 위치이다. 이것에 의해서, 도 5 에 나타내는 바와 같이, p 형의 이온 주입층 (505) 을 형성한다. 또, n+ 층 (501) 은, 하기에 나타내는 반도체 장치 (10) 의 표면 구조를 형성하는 공정을 실시한 후, 반도체 기판 (500) 에 형성되어도 된다.
다음으로, 도 6 에 나타내는 바와 같이, n 층 (502) 내의 반도체 기판 (500) 의 표면으로부터 제 1 깊이가 되는 위치에 p 형의 불순물 이온을 주입하고, 도 7 에 나타내는 바와 같이, p 형의 이온 주입층 (503) 을 형성한다. 제 1 깊이는, 제 2 깊이보다 깊은 위치 (z 축의 부 방향의 위치) 이다. 또한, 이것에 의해서, 이온 주입층 (503) 과 이온 주입층 (505) 사이에, p 형의 불순물 농도가 낮은 중간층 (504) 이 형성된다. 도 7 에 나타내는 상태의 반도체 기판 (500) 을 어닐 처리하면, 도 2 에 나타내는 바와 같이, 제 1 영역 (103), 제 2 영역 (105), 제 3 영역 (104) 을 포함하는 애노드 영역 (120) 을 갖는 반도체 장치 (10) 를 제조할 수 있다.
(변형예)
실시예 1 에서는, 제 2 영역 (105) 이 제 3 영역 (104) 의 표면 전체를 덮고 있었지만, 이것에 한정되지 않는다. 예를 들어, 도 8, 9 에 나타내는 반도체 장치 (20) 와 같이, 셀 영역에 있어서, 제 3 영역 (204) 의 표면의 일부에 제 2 영역 (205) 이 형성되어 있어도 된다. 제 2 영역 (205) 은, 반도체 기판 (200) 의 표면을 평면에서 보았을 때, y 방향으로 신장되는 줄무늬상으로 형성되어 있다. 반도체 기판 (200) 의 표면에는, 제 2 영역 (205) 과 제 3 영역 (204) 이 노출되고, 표면 전극 (132) 과 접하고 있다. 제 2 영역 (205) 과 표면 전극 (132) 은 오믹 접합하고 있고, 제 3 영역 (204) 과 표면 전극 (132) 은 쇼트키 접합하고 있다. 또한, 도 10 에 나타내는 바와 같이, 반도체 기판 (210) 의 표면을 평면에서 보았을 때, 제 3 영역 (214) 의 표면에 원형상의 제 2 영역 (215) 이 분포하고 있어도 된다.
실시예 2
도 11 은, 실시예 2 에 관련된 반도체 장치 (30) 의 셀 영역의 종단면도를 나타내고 있다. 반도체 장치 (30) 는, 반도체 기판 (300) 을 구비하고 있다. 반도체 기판 (300) 은, 그 이면측으로부터 순서대로 적층된, n 형의 캐소드층 (301) 과, n 형의 드리프트층 (302) 과, p 형의 제 1 영역 (303) 과, n 형의 제 3 영역 (304) 과, p 형의 제 2 영역 (305) 을 구비하고 있다. 캐소드층 (301) 및 드리프트층 (302) 은, 캐소드 영역을 구성하고 있다. 제 1 영역 (303), 제 3 영역 (304) 및 제 2 영역 (305) 은, 애노드 영역 (320) 을 구성하고 있다. 캐소드층 (301) 은, 이면 전극 (131) 과 접하고 있고, 제 2 영역 (305) 은, 표면 전극 (132) 과 접하고 있다. 반도체 장치 (30) 의 그 밖의 구성은, 도 1 에 나타내는 반도체 장치 (10) 와 동일하므로, 설명을 생략한다.
도 12 는, 애노드 영역 (320) 의 깊이 방향의 불순물 농도 분포를 나타내는 도면이다. 세로축은 반도체 기판 (300) 의 깊이 방향의 위치를 나타내고 있다. A2 는 제 2 영역 (305) 의 상단의 위치이고, B2 는 제 2 영역 (305) 과 제 3 영역 (304) 의 경계의 위치이고, C2 는 제 3 영역 (304) 과 제 1 영역 (303) 의 경계의 위치이고, D2 는 제 1 영역 (303) 과 드리프트층 (302) 의 경계의 위치이다. 참조 번호인 373, 375 는, 각각 제 1 영역 (303), 제 2 영역 (305) 의 p 형의 불순물 농도 분포를 나타내고, 참조 번호 374 는, 제 3 영역 (304) 의 n 형의 불순물 농도 분포를 나타내고 있다.
분포 (373) 의 p 형의 불순물 농도의 최대값은, 반도체 기판 (300) 의 표면으로부터 제 1 깊이 (깊이 C2 와 D2 사이의 위치) 에 위치하고, 그 농도 분포를 나타내는 곡선은, 대략 제 1 영역 (303) 내에 확대되어 있다. 분포 (375) 의 p 형의 불순물 농도의 최대값은, 반도체 기판 (300) 의 표면으로부터 제 2 깊이 (본 실시예에서는 깊이 A1) 에 위치하고, 농도 분포를 나타내는 곡선은, 제 1 영역 (303) 까지 확대되어 있다. 분포 (374) 의 n 형의 불순물 농도의 최대값은, 반도체 기판 (300) 의 표면으로부터 제 3 깊이에 위치 (깊이 B2 와 C2 사이의 위치) 하고, 그 농도 분포를 나타내는 곡선은, 대략 제 3 영역 (304) 내에 확대되어 있다.
제 1 영역 (303) 의 p 형의 불순물 농도의 최대값 (분포 (373) 의 피크 농도값) 은, 2 × 1016 atoms/㎤ 이다. 제 2 영역의 p 형의 불순물 농도는, 반도체 기판 (300) 의 표면 (즉, 깊이 A2) 에 있어서 가장 높고, 1 × 1017 atoms/㎤ 이다. 제 3 영역 (304) 의 p 형의 불순물 농도는, 1 × 1016 atoms/㎤ 보다 낮다. 제 3 영역 (304) 의 p 형의 불순물 농도는, 반도체 기판 (300) 의 표면 위치인 깊이 A2 에 있어서의 p 형의 불순물 농도의 1/10 이하이다.
반도체 장치 (30) 의 제조 방법에 대해서, 도 13 ∼ 18 을 참조하면서 설명한다. 먼저, 도 13 에 나타내는 바와 같이, 반도체 기판 (550) 을 준비한다. 반도체 기판 (550) 은, 이면측으로부터 순서대로, 캐소드층 (301) 이 되는 n+ 층 (551) 과, 드리프트층 (302) 이 되는 n 층 (552) 이 적층되어 있다. 이 상태에서, 도 13 에 나타내는 바와 같이, n 층 (552) 내의 반도체 기판 (550) 의 표면으로부터 제 2 깊이가 되는 위치에 p 형의 불순물 이온을 주입한다. 제 2 깊이는, 반도체 기판 (550) 의 거의 표면이 되는 위치이다. 이것에 의해서, 도 14 에 나타내는 바와 같이, p 형의 이온 주입층 (555) 을 형성한다.
다음으로, 도 15 에 나타내는 바와 같이, 이온 주입층 (555) 내의 반도체 기판 (550) 의 표면으로부터 제 1 깊이가 되는 위치에 p 형의 불순물 이온을 주입하고, 도 16 에 나타내는 바와 같이, p 형의 이온 주입층 (553) 을 형성한다. 제 1 깊이는, 제 2 깊이보다 깊은 위치 (z 축의 부 방향의 위치) 이다.
다음으로, 도 17 에 나타내는 바와 같이, 이온 주입층 (555) 내의 제 1 깊이와 제 2 깊이의 사이가 되는 위치에 n 형의 불순물 이온을 주입하고, 도 18 에 나타내는 바와 같이, n 형의 이온 주입층 (554) 을 형성한다. 도 18 에 나타내는 상태의 반도체 기판 (550) 을 어닐 처리하면, 도 11 에 나타내는 바와 같이, 제 1 영역 (303), 제 2 영역 (305), 제 3 영역 (304) 을 포함하는 어닐층 (320) 을 갖는 반도체 장치 (30) 를 제조할 수 있다.
본 실시예와 같이, n 형의 이온 주입을 실시함으로써, 제 3 영역 (304) 을 형성해도 된다. 이 경우, 제 2 영역 (305) 에 최대값을 갖는 p 형의 불순물 농도의 분포는, 분포 (375) 에 나타내는 바와 같이 애노드 영역 (320) 전체에 확대되어 있어도 된다.
실시예 3
도 19 는, 실시예 3 에 관련된 반도체 장치 (70) 의 셀 영역의 종단면도를 나타내고 있다. 반도체 장치 (70) 는, IGBT 영역 (71) 과 다이오드 영역 (72) 이 형성된 반도체 기판 (700) 을 구비하고 있다. 반도체 기판 (700) 의 IGBT 영역 (71) 에는, 그 이면측으로부터 순서대로, p 형의 콜렉터층 (711) 과, n 형의 버퍼층 (712) 과, n 형의 드리프트층 (702) 과, p 형의 제 1 바디층 (713) 과, p 형의 제 2 바디층 (714) 이 적층되어 있다. 제 2 바디층 (714) 의 표면에, p 형의 바디 컨택트층 (715) 및 n 형의 이미터층 (716) 이 형성되고, 반도체 기판 (700) 의 표면에 노출되어 있다. 버퍼층 (712) 및 드리프트층 (702) 은, 다이오드 영역 (72) 까지 신장되어 있다. 반도체 기판 (700) 에는, 그 표면으로부터 제 1 바디층 (713) 및 제 2 바디층 (714) 을 관통하여 드리프트 영역 (702) 에 도달하는 트렌치 게이트 (741) 가 형성되어 있다. 트렌치 게이트 (741) 는, 그 측면에 있어서 이미터층 (716) 과 접하고 있다. 제 1 바디층 (713) 과, 제 2 바디층 (714) 과, 바디 컨택트층 (715) 은, IGBT 영역 (71) 에 있어서의 바디 영역으로서 기능한다.
다이오드 영역 (72) 에는, 그 이면측으로부터 순서대로, n 형의 캐소드층 (701) 과, 버퍼층 (712) 과, 드리프트층 (702) 과, p 형의 제 1 영역 (703) 과, n 형의 제 3 영역 (704) 이 적층되어 있다. 제 3 영역 (704) 의 표면의 일부에, p 형의 제 2 영역 (705) 이 형성되고, 반도체 기판 (700) 의 표면에 노출되어 있다. 다이오드 영역 (72) 의 캐소드 영역은, 캐소드층 (701) 과, 버퍼층 (712) 과, 드리프트층 (702) 에 의해서 구성되고, 애노드 영역 (720) 은, 제 1 영역 (703) 과, 제 2 영역 (705) 과, 제 3 영역 (704) 에 의해서 구성되어 있다. 반도체 기판 (700) 에는, 그 표면으로부터 제 2 영역 (704) 및 제 1 영역 (703) 을 관통하여 드리프트 영역 (702) 에 도달하는 더미 게이트 (742) 가 형성되어 있다.
제 2 영역 (705), 제 3 영역 (704), 바디 컨택트층 (715) 및 이미터층 (716) 은, 표면 전극 (732) 과 접하고 있다. 캐소드층 (701) 과 콜렉터층 (711) 은, 서로 인접하여 반도체 기판 (700) 의 이면에 노출되어 있고, 이면 전극 (731) 에 접하고 있다.
도 20 은, 애노드 영역 (720) 의 깊이 방향의 p 형의 불순물 농도 분포를 나타내는 도면이다. 세로축은 반도체 기판 (700) 의 깊이 방향의 위치를 나타내고 있다. A3 은 제 2 영역 (705) 의 상단의 위치이고, B3 은 제 2 영역 (705) 의 하단의 위치이고, C3 은 제 3 영역 (704) 과 제 1 영역 (703) 의 경계의 위치이고, D3 은 제 1 영역 (703) 과 드리프트층 (702) 의 경계의 위치이다. 참조 번호인 773, 775 는, 각각 제 1 영역 (703), 제 2 영역 (705) 의 p 형의 불순물 농도 분포를 나타내고 있다.
도 21 은, 바디 컨택트층 (715) 으로부터 제 1 바디층 (713) 까지의 깊이 방향의 p 형의 불순물 농도 분포를 나타내는 도면이다. 세로축은 반도체 기판 (700) 의 깊이 방향의 위치를 나타내고 있다. A4 는 바디 컨택트층 (715) 의 상단의 위치이고, B4 는 바디 컨택트층 (715) 의 하단의 위치이고, C4 는 제 2 바디층 (714) 과 제 1 바디층 (713) 의 경계의 위치이고, D4 는 제 1 바디층 (713) 과 드리프트층 (702) 의 경계의 위치이다. 참조 번호인 783, 784, 785 는, 각각 제 1 바디층 (713), 제 2 영역 (705) 의 p 형의 불순물 농도 분포를 나타내고 있다. 분포 (775) 와 분포 (785) 는, 동일 공정에 의해서 형성되어도 된다. 또한, 분포 (773) 와 분포 (783) 는, 동일 공정에 의해서 형성되어도 된다. 도 21 에 나타내는 바와 같이, IGBT 영역 (71) 의 바디 영역은, 반도체 기판 (700) 의 표면으로부터 제 1 깊이가 되는 위치에 p 형의 불순물 농도의 제 1 극대값 (분포 (783) 의 최대값) 을 갖고, 또한, 제 1 깊이보다 반도체 기판 (700) 의 표면측이 되는 위치에 p 형의 불순물 농도의 제 2 극대값 (분포 (775) 의 최대값) 을 갖는다. 제 1 극대값을 갖는 영역과 제 2 극대값을 갖는 영역 사이에는, p 형의 불순물 농도가 비교적 낮은 영역이 존재하고 있다.
본 실시예와 같이, 반도체 장치는, 다이오드 이외의 반도체 소자 구조를 그 일부에 포함하고 있어도 된다. 반도체 장치 (70) 는, IGBT 영역 (71) 과, 다이오드 영역 (72) 을 동일한 반도체 기판 (700) 에 포함하는 RC-IGBT 이다. RC-IGBT 에서는, 다이오드 영역 (72) 내의 드리프트층 (702) 내에, 캐리어의 라이프 타임을 저감시켜 스위칭 특성을 향상시키기 위해서, 라이프 타임 제어 영역 (예를 들어, 이온 조사 등에 의해서 형성되는 고농도로 결정 결함을 포함하는 영역) 을 형성하는 경우가 있다. 반도체 장치 (70) 에 의하면, 다이오드 영역 (72) 에 있어서, 애노드 영역으로부터 캐소드 영역으로의 홀 주입량을 저감시킬 수 있기 때문에, 라이프 타임 제어 영역의 라이프 타임 제어 기능을 저감시킬 수 있다. 라이프 타임 제어 기능을 저감시킴으로써, 라이프 타임 제어 영역에 기인하는 IGBT 영역 (71) 의 특성 악화를 억제하고, 리크 전류를 저감시킬 수 있다. 또한, IGBT 영역 (71) 에서는, 제 1 극대값을 갖는 영역 (제 1 바디층 (713)) 에 있어서 내압이 확보됨과 함께, 제 2 극대값을 갖는 영역 (바디 컨택트층 (715)) 에 있어서, IGBT 동작시에 홀을 효율적으로 인발할 수 있다. 제 1 극대값을 갖는 영역과 제 2 극대값을 갖는 영역 사이의 영역 (제 2 바디층 (714)) 의 불순물 농도를 조정함으로써, IGBT 동작시에 트렌치 게이트 (741) 를 따라 형성되는 n 형의 채널 제어를 실시할 수 있다.
(변형예)
IGBT 영역의 구성은, 실시예 3 에서 설명한 형태에 한정되지 않는다. 예를 들어, 도 22 에 나타내는 반도체 장치 (70a) 와 같이, 반도체 기판 (700a) 의 IGBT 영역 (71) 은, 이미터층 (716) 을 포함하는 영역 (71a) 과, 이미터층 (716) 을 포함하지 않는 영역 (71b) 을 포함하고 있어도 된다. 영역 (71b) 에서는, 게이트온시에 채널이 형성되지 않고, IGBT 영역 (71) 의 채널 밀도가 낮아지므로, 캐리어를 축적할 수 있다. 이 때문에, 반도체 장치 (70a) 에서는, 온 저항을 낮게 할 수 있다.
이상, 본 발명의 실시예에 대해서 상세하게 설명했지만, 이들은 예시에 불과하며, 특허 청구의 범위를 한정하는 것은 아니다. 특허 청구의 범위에 기재된 기술에는, 이상에 예시한 구체예를 여러 가지로 변형, 변경한 것이 포함된다.
본 명세서 또는 도면에 설명한 기술 요소는, 단독으로 또는 각종 조합에 의해서 기술적 유용성을 발휘하는 것이고, 출원시 청구항에 기재된 조합에 한정되는 것은 아니다. 또한, 본 명세서 또는 도면에 예시한 기술은 복수 목적을 동시에 달성할 수 있는 것이고, 그 중 하나의 목적을 달성하는 것 자체로 기술적 유용성을 갖는 것이다.

Claims (5)

  1. 애노드 영역과, 캐소드 영역을 갖는 반도체 기판을 구비한 반도체 장치로서,
    상기 애노드 영역은,
    상기 반도체 기판의 표면으로부터 제 1 깊이가 되는 위치에 제 1 도전형의 불순물 농도의 최대값을 갖는 제 1 도전형의 제 1 영역과,
    상기 제 1 깊이보다 상기 반도체 기판의 표면측의 제 2 깊이가 되는 위치에 상기 제 1 도전형의 불순물 농도의 최대값을 갖는 제 1 도전형의 제 2 영역과,
    상기 제 1 영역과 상기 제 2 영역 사이에 형성되고, 상기 제 1 도전형의 불순물 농도가 상기 반도체 기판의 표면의 1/10 이하인 제 3 영역을 포함하는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 3 영역은, 제 2 도전형의 불순물을 함유하는 영역인, 반도체 장치.
  3. 제 2 항에 있어서,
    상기 제 3 영역의 적어도 일부는, 상기 반도체 기판의 표면에 노출되어 있고, 상기 반도체 기판의 표면 전극과 쇼트키 접합하는, 반도체 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 영역의 상기 제 1 깊이가 되는 위치의 불순물 농도는, 1 × 1016 atoms/㎤ 이하인, 반도체 장치.
  5. 다이오드 영역과, IGBT 영역을 동일한 반도체 기판에 구비하고 있고,
    상기 다이오드 영역은, 애노드 영역과, 캐소드 영역을 포함하고,
    상기 애노드 영역은,
    상기 반도체 기판의 표면으로부터 제 1 깊이가 되는 위치에 제 1 도전형의 불순물 농도의 최대값을 갖는 제 1 도전형의 제 1 영역과,
    상기 제 1 깊이보다 상기 반도체 기판의 표면측의 제 2 깊이가 되는 위치에 상기 제 1 도전형의 불순물 농도의 최대값을 갖는 제 1 도전형의 제 2 영역을 포함하고,
    상기 IGBT 영역은, 제 1 도전형의 바디 영역과, 제 2 도전형의 드리프트 영역과, 제 2 도전형의 이미터 영역과, 제 1 도전형의 콜렉터 영역을 포함하고,
    상기 바디 영역은, 상기 반도체 기판의 표면으로부터 제 1 깊이가 되는 위치에 상기 제 1 도전형의 불순물 농도의 제 1 극대값을 갖고, 또한, 상기 제 1 깊이보다 상기 반도체 기판의 표면측이 되는 위치에 상기 제 1 도전형의 불순물 농도의 제 2 극대값을 갖는, 반도체 장치.
KR1020157013114A 2012-12-05 2012-12-05 반도체 장치 KR20150066596A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/081483 WO2014087499A1 (ja) 2012-12-05 2012-12-05 半導体装置

Publications (1)

Publication Number Publication Date
KR20150066596A true KR20150066596A (ko) 2015-06-16

Family

ID=50882949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157013114A KR20150066596A (ko) 2012-12-05 2012-12-05 반도체 장치

Country Status (7)

Country Link
US (1) US20150318385A1 (ko)
JP (1) JPWO2014087499A1 (ko)
KR (1) KR20150066596A (ko)
CN (1) CN104838503A (ko)
BR (1) BR112015012736A2 (ko)
DE (1) DE112012007200T5 (ko)
WO (1) WO2014087499A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015006059T5 (de) * 2015-01-27 2017-10-12 Mitsubishi Electric Corporation Halbleitervorrichtung
JP6610768B2 (ja) * 2016-02-23 2019-11-27 富士電機株式会社 半導体装置
JP6560141B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560142B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP6952631B2 (ja) * 2018-03-20 2021-10-20 株式会社東芝 半導体装置
JP7115000B2 (ja) * 2018-04-04 2022-08-09 富士電機株式会社 半導体装置
JP7250473B2 (ja) * 2018-10-18 2023-04-03 三菱電機株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116998A (ja) * 1996-10-14 1998-05-06 Toyota Motor Corp 半導体装置およびその製造方法
DE19713962C1 (de) * 1997-04-04 1998-07-02 Siemens Ag Leistungsdiode (FCI-Diode)
KR100510096B1 (ko) * 1997-10-31 2006-02-28 실리코닉스 인코퍼레이티드 트렌치-게이트형 파워 mosfet
JP4006879B2 (ja) * 1999-04-07 2007-11-14 富士電機ホールディングス株式会社 ショットキーバリアダイオードおよびその製造方法
JP2003163357A (ja) * 2001-11-26 2003-06-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2007266134A (ja) * 2006-03-27 2007-10-11 Toyota Central Res & Dev Lab Inc 半導体装置
JP5443670B2 (ja) * 2007-02-20 2014-03-19 株式会社豊田中央研究所 半導体装置とその製造方法
JP4333782B2 (ja) * 2007-07-05 2009-09-16 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP5206096B2 (ja) * 2008-04-25 2013-06-12 トヨタ自動車株式会社 ダイオードとそのダイオードを備えている半導体装置
WO2010143288A1 (ja) * 2009-06-11 2010-12-16 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
WO2014087499A1 (ja) 2014-06-12
DE112012007200T5 (de) 2015-08-20
JPWO2014087499A1 (ja) 2017-01-05
BR112015012736A2 (pt) 2017-07-11
CN104838503A (zh) 2015-08-12
US20150318385A1 (en) 2015-11-05

Similar Documents

Publication Publication Date Title
US10418441B2 (en) Semiconductor device and method for manufacturing the semiconductor device
US10157986B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP5787853B2 (ja) 電力用半導体装置
TWI453919B (zh) 用於快速開關的帶有可控注入效率的二極體結構
KR20150066596A (ko) 반도체 장치
CN108074924B (zh) 半导体装置
KR101764618B1 (ko) 반도체장치 및 그 제조방법
US20150228717A1 (en) Method for manufacturing semiconductor device and semiconductor device
JPWO2018030444A1 (ja) 半導体装置および半導体装置の製造方法
CN110085671B (zh) 半导体装置及其制造方法
US9373710B2 (en) Insulated gate bipolar transistor
CN109314130B (zh) 绝缘栅极功率半导体器件以及用于制造这种器件的方法
JP2019087611A (ja) スイッチング素子とその製造方法
JP6903222B2 (ja) 炭化珪素半導体装置およびその製造方法
US8581298B2 (en) Semiconductor device
CN111129135B (zh) 半导体装置
JP2020031155A (ja) 半導体装置
US9059237B2 (en) Semiconductor device having an insulated gate bipolar transistor
KR101710220B1 (ko) 바이폴라 펀치 쓰루 반도체 디바이스 및 그 반도체 디바이스의 제조 방법
JP2017191817A (ja) スイッチング素子の製造方法
JP2012182391A (ja) 半導体装置
JP6665713B2 (ja) 半導体装置
CN108305893B (zh) 半导体装置
JP6939300B2 (ja) 半導体装置
US10109749B2 (en) Semiconductor device and semiconductor device manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
WITB Written withdrawal of application