KR101710220B1 - 바이폴라 펀치 쓰루 반도체 디바이스 및 그 반도체 디바이스의 제조 방법 - Google Patents

바이폴라 펀치 쓰루 반도체 디바이스 및 그 반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR101710220B1
KR101710220B1 KR1020120063300A KR20120063300A KR101710220B1 KR 101710220 B1 KR101710220 B1 KR 101710220B1 KR 1020120063300 A KR1020120063300 A KR 1020120063300A KR 20120063300 A KR20120063300 A KR 20120063300A KR 101710220 B1 KR101710220 B1 KR 101710220B1
Authority
KR
South Korea
Prior art keywords
ions
anode
depth
layer
wafer
Prior art date
Application number
KR1020120063300A
Other languages
English (en)
Other versions
KR20120138689A (ko
Inventor
스벤 마티아스
Original Assignee
에이비비 슈바이쯔 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이비비 슈바이쯔 아게 filed Critical 에이비비 슈바이쯔 아게
Publication of KR20120138689A publication Critical patent/KR20120138689A/ko
Application granted granted Critical
Publication of KR101710220B1 publication Critical patent/KR101710220B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

캐소드 측면 (13) 상의 제 1 도전형의 드리프트 층 (2) 과 애노드 측면 (14) 상의 제 2 도전형의 애노드 층 (3) 을 갖는 바이폴라 다이오드 (1) 가 제공된다. 애노드 층 (3) 은 확산된 애노드 콘택층 (5) 및 이중 확산된 애노드 버퍼층 (4) 을 포함한다. 애노드 콘택층 (5) 은 최대 5㎛의 깊이까지 배열되고, 애노드 버퍼층 (4) 은 18 내지 25㎛의 깊이까지 배열된다. 애노드 버퍼층 (4) 은 5㎛의 깊이에서 8.0*1015 내지 2.0 * 1016 cm-3의 도핑 농도를 갖고 15㎛의 깊이에서 1.0*1014 내지 5.0 * 1014 cm-3의 도핑 농도를 가짐으로써 (스플릿 C 및 D), 디바이스의 우수한 소프트성 및 낮은 누설 전류를 유발한다. 스플릿 A 및 B는 종래 기술의 다이오드들의 애노드 층 도핑 농도들을 나타내는데, 이들은 또한 모든 깊이들에 걸쳐 더 낮은 도핑 농도를 가짐으로써, 열악한 소프트성을 유발하는 높은 누설 전류 또는 강화된 도핑 농도를 야기한다.

Description

바이폴라 펀치 쓰루 반도체 디바이스 및 그 반도체 디바이스의 제조 방법{BIPOLAR PUNCH-THROUGH SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SUCH A SEMICONDUCTOR DEVICE}
본 발명은 파워 일렉트로닉스 분야에 관한 것이고, 보다 상세하게는 청구항1에 따른 바이폴라 다이오드의 제조 방법 및 청구항 14의 전제부에 따른 그러한 바이폴라 다이오드에 관한 것이다.
종래 기술의 다이오드는 캐소드 측면 상의 (n-) 도핑된 드리프트 층과 캐소드 측면 반대쪽의 애노드 측면 상의 p 도핑된 애노드 층을 포함한다. 도핑된 애노드 층의 상면 상에, 애노드 전극으로서 작용하는 금속층이 배열된다. 캐소드 측면 상에 (n+) 고도핑된 캐소드 층이 배열된다. (n+) 고도핑된 캐소드 층의 상면 상에 캐소드 전극의 형태로 금속층이 배열된다.
이러한 디바이스들은 애노드 콘택층에 대한 일 이온 확산 및 애노드 버퍼층에 대한 다른 이온 확산을 수행함으로써 형성되며, 상기 방법에 의해 애노드 버퍼층에 대한 제 1 이온들이 주입되고 약 20㎛ 의 깊이로 웨이퍼 내부로 깊게 확산되며, 이 후 제 2 이온들이 주입되고 약 5㎛의 깊이로 확산된다.
도 11은 고도핑되고 얕은 애노드 콘택층 및 더 깊게 확산되지만 저도핑된 애노드 버퍼층을 포함하는 종래 기술의 p 도핑된 애노드 층 (스플릿 A 및 B) 의 도핑 프로파일을 나타낸다. 애노드 콘택층의 최대 도핑 농도는 5 * 1018 cm-3이다.
또한, 애노드 버퍼층은 누설 전류에 대해 최적화될 수 있으며, 이를 위해 5㎛의 낮은 깊이에서 높은 도핑 농도가 필요한데, 즉 5㎛의 깊이에서 1*1016 cm-3 보다 높은 도핑 농도가 이러한 디바이스들 (스플릿 B) 에 사용된다. 이러한 5㎛에서의 높은 도핑 농도는, 15㎛의 더 큰 깊이에서의 도핑 농도가 또한 7.2 * 1014 cm-3만큼 높다는 결과를 갖는다. 이것은 애노드 버퍼층에 대해 단일 확산을 사용하는 것으로부터의 결과이다. 그러나, 15㎛에서의 높은 도핑 농도는 디바이스의 소프트 턴 오프 (soft turn off) 에 대해 단점을 갖는다.
이에 따라, 디바이스의 소프트 턴오프에 대해 최적화되고, 깊지만 저도핑된 애노드 버퍼층을 필요로 하며, 15㎛ 깊이에서 1.5 * 1014 cm-3의 낮은 도핑 농도를 가짐으로써 달성되는 다른 디바이스들 (스플릿 A) 이 제작된다. 그러나, 이것은 단지 5㎛에서 도핑 농도를 4 * 1015 cm-3 로 또한 낮춤으로써 달성될 수 있는데, 이 값 역시 누설 전류에 대해서는 불리하다.
상기 종래 기술의 디바이스들에 의하면, 도핑 농도 프로파일의 곡률에 영향을 미치는 것이 가능하지 않으므로, 하나의 디바이스에서 누설 전류와 소프트성 (softness) 를 동시에 최적화하는 것은 불가능하다.
본 발명의 목적은 종래 기술의 방법들에 의해 달성할 수 있는 것보다 우수한 소프트성 및 적은 누설 전류를 갖는 바이폴라 다이오드를 제조하는 방법을 제공하는 것이다.
이 목적은 청구항1에 기재된 바이폴라 다이오드의 제조 방법 및 청구항 14에 기재된 바이폴라 다이오드에 의해 달성된다.
캐소드 측면 상의 제 1 도전형의 드리프트 층과 상기 캐소드 측면 반대쪽의 애노드 측면 상의 제 2 도전형의 애노드 층을 갖는 바이폴라 다이오드를 제조하는 발명의 방법이 제공되며, 상기 제 2 도전형은 상기 제 1 도전형과 상이하다. 상기 애노드 층은 애노드 콘택층과 애노드 버퍼층을 포함한다. 상기 방법은,
(a) 제 1 도전형의 저도핑된 웨이퍼를 제공하는 단계로서, 상기 웨이퍼는 제 1 측면과 상기 제 1 측면 반대쪽의 제 2 측면을 가지며, 최종 다이오드에서 변경되지 않는 도핑 농도의 상기 웨이퍼의 그 부분이 상기 드리프트 층을 형성하는, 상기 웨이퍼를 제공하는 단계,
(b) 상기 제 2 측면 상의 상기 웨이퍼에 제 1 이온들을 제공하는 단계,
(c) 상기 제 1 이온들을 상기 웨이퍼 내부로 제 1 깊이까지 확산시키는 단계,
(d) 상기 제 2 측면 상의 상기 웨이퍼에 제 2 이온들을 제공하는 단계,
(e) 전체 노핑 농도가 5㎛의 제 2 깊이에서 8.0*1015 내지 2.0 * 1016 cm-3이고, 15㎛의 제 3 깊이에서 1.0*1014 내지 5.0 * 1014 cm-3로 달성되도록, 상기 제 1 및 제 2 이온들을 상기 웨이퍼 내부로 확산시킴으로써 상기 애노드 버퍼층을 형성하는 단계,
(f) 상기 제 2 측면 상의 상기 웨이퍼에 제 3 이온들을 제공하는 단계; 및
(g) 상기 제 3 이온들을 상기 웨이퍼 내부로 최대 5㎛의 제 4 깊이까지 확산시킴으로써 상기 애노드 콘택층을 형성하는 단계,
를 상기 순서대로 포함하고,
상기 모든 깊이들은 상기 제 2 측면으로부터 측정된다.
애노드 콘택층과 적어도 이중 확산된 애노드 버퍼층으로 이루어진 삼중 애노드 층을 적용함으로써, 5㎛의 얕은 깊이에서 도핑 농도 프로파일이 강화될 수 있으며, 15㎛에서도 여전히 깊고 낮게 확산될 수 있다. 이로써, 본 발명의 디바이스들은 디바이스 성능에 관하여 더 낮은 누설 전류 및 더 소프트한 턴오프 거동을 제공한다.
도 11에 나타낸 도핑 농도 프로파일은 다음의 도즈들에 의해 달성된다.
스플릿 A 스플릿 B 스플릿 C 스플릿 D
제 1 이온도즈 5*1012 cm-2 15*1012 cm-2 5*1012 cm-2 5*1012 cm-2
제 2 이온도즈 --- --- 1*1013 cm-2 5*1012 cm-2
제 3 이온도즈 5*1014 cm-2 5*1014 cm-2 5*1014 cm-2 5*1014 cm-2
역회복 (다이오드 턴오프) 동안의 Vrmax 3101 V 4720 V 3434 V 3225 V
Ireverse 평균 누설 전류 1 mA 0.78 A 0.79 A 0.88 A
도 13은 더 낮은 깊이들에 대하여 도 11의 도핑 농도 프로파일을 보다 상세하게 나타낸다. 또한, 블록킹 동안의 전계가 개략적으로 나타난다. 전계가 제 2 측면에 매우 근접하는 경우, 전계는 더 높은 누설 전류를 생성하는 조사 결함들의 존 (5 내지 7㎛ 의 깊이 - 그래프에서는 도시되지 않음) 을 관통한다. 이에 따라, 공간 전하 영역이 (제 2 측면으로부터) 작은 깊이로 연장하는 것에 대한 스플릿 A는 디바이스들 중 가장 큰 누설 전류를 갖는다. 종래 기술의 스플릿 B와 본 발명의 스플릿 C는 동일한 낮은 누설 전류에 관하여 나타내는 반면, 스플릿 D는 약간 더 높은 누설 전류를 갖지만, 스플릿 B 및 C의 누설 전류들에 훨씬 더 근접한다. 또한, 이 결과는 도 12에 의해 확인되는데, 도 12에서는 주어진 누설 전류를 갖는 다이오드를 가질 확률을 나타낸다. 그래프에 있어서 스플릿 A는 멀리 우측 상에, 즉 높은 누설 전류의 측 상에 있는 반면, 스플릿 B, C 및 D는 훨씬 낮은 누설 전류를 갖는다.
도 15 내지 도 18은 다이오드들의 턴 오프 동안 누설 전류 측정들 및 역회복 전압을 나타낸다 : 스플릿 A, B, C 및 D. 도면들에서, 흑색선 (좌측으로 화살표를 갖는 원으로 표시됨) 은 전압을 나타내는 반면, 회색선은 전류를 나타낸다 (우측으로 화살표를 갖는 원으로 표시됨). 도 15는, 스플릿 A (작고 높은 깊이에서 낮은 도핑 농도) 가 소프트 턴 오프 거동 (최대 3101V) 이지만 높은 누설 전류를 나타내는 것을 나타낸다 (또한, 도 12 참조).
한편, 도 16은 낮고 큰 깊이에서 높은 도핑 농도를 갖는 디바이스를 나타내지만, 그 디바이스는 스내피 (snappy) 하고 높은 역회복 전압을 갖는다. 다음의 도 17 및 도 18은 본 발명의 다이오드들 (스플릿 C 및 스플릿 D) 을 나타내며, 이들 모두는 소프트성 및 누설 전류에 관하여 우수한 특성들을 나타내어 이들 특성들 중 하나가 다른 특성을 희생시키지 않는다.
본 발명의 다이오드들은 2.5kV 이상의 브레이크다운 전압을 갖는 다이오드들에 특히 이롭다.
본 발명의 다이오드는 IGCT (Integrated gate commutated thyristor) 에서의 프리 휠링 (free-wheeling) 또는 클램핑 (clamping) 다이오드로서 또는 IGBT (insulated gate bipolar transistor) 애플리케이션들에서의 프리 휠링 다이오드로서 사용될 수 있다.
본 발명의 청구물의 보다 바람직한 실시형태들은 종속 청구항들에서 개시된다.
본 발명의 청구물은 첨부된 도면들을 참조하여 다음의 본문에서 보다 상세하게 설명된다.
도 1 내지 도 7은 발명의 반도체 디바이스를 제조하는 제조 단계들을 나타낸다.
도 8은 발명의 다이오드에 대한 단면도를 나타낸다.
도 9는 결함층을 갖는 발명의 다이오드에 대한 단면도를 나타낸다.
도 10은 캐소드 층을 갖는 발명의 다이오드에 대한 단면도를 나타낸다.
도 11은 발명의 다이오드들 및 종래 기술의 다이오드들의 도핑 농도 프로파일들을 나타낸다.
도 12는 주어진 누설 전류에 따라 다이오드 타입을 갖는 것에 대한 확률 곡선들을 나타낸다.
도 13은 도 11에 따른 다이오드들의 도핑 프로파일들을 보다 상세하게 나타낸다.
도 14는 발명의 다이오드들 및 종래 기술의 다이오들의 도핑 농도 프로파일들을 나타내며, 여기서 확산들은 상이한 확산 시간으로 수행된다.
도 15 내지 도 18은 발명의 다이오드들 및 종래 기술의 다이오드들에 대한 누설 전류 및 역회복 전압 대 시간을 나타낸다.
도 19는 본 발명에 따른 다른 다이오드의 에지 종단을 나타낸다.
도 20은 본 발명에 따른 다른 다이오드의 에지 종단을 나타낸다.
도면들에서 사용된 참조 부호들 및 그 의미는 참조 부호들의 리스트에서 요약된다. 일반적으로, 유사한 또는 유사한 기능의 부분들은 동일한 참조 부호들이 부여된다. 설명된 실시형태들은 본 발명을 예시하며 한정하지는 않는다.
도 1 내지 도 8은 발명의 바이폴라 다이오드 (1) 를 제조하는 방법을 나타낸다. 다이오드 (1) 는 캐소드 측면 (13) 상의 (n-) 도핑된 드리프트 층 (2) 과 캐소드 측면 (13) 반대쪽의 애노드 측면 (14) 상의 p 도핑된 애노드 층 (3) 을 갖는다. 애노드 층 (3) 은 애노드 콘택층 (5) 및 애노드 버퍼층 (4) 을 포함한다.
방법은,
(a) (n-) 저도핑된 웨이퍼 (10) 를 제공하는 단계로서, 웨이퍼 (10) 는 제 1 측면 (11) (캐소드 측면 (13)) 과 제 1 측면 (11) 반대쪽의 제 2 측면 (12) (애노드 측면 (14)) 을 가지며, 최종 다이오드에서 변경되지 않는 도핑 농도의 웨이퍼의 그 부분이 드리프트 층 (2) 을 형성하는, 상기 웨이퍼 (10) 를 제공하는 단계 (도 1),
(b) p 도핑된 애노드 버퍼층 (4) 의 형성을 위해 제 2 측면 (12) 상의 웨이퍼 (10) 에 제 1 이온들 (42) 을 제공하는 단계 (도 2),
(c) 제 1 이온들 (42) 을 웨이퍼 (10) 내부로 제 1 깊이까지, 예시적으로 적어도 13㎛ 까지 확산시키는 단계 (도 3),
(d) p 도핑된 애노드 버퍼층 (4) 의 형성을 위해 제 2 측면 (12) 상의 웨이퍼 (10) 에 제 2 이온들 (44) 을 제공하는 단계 (도 4),
(e) 전체 노핑 농도가 5㎛의 제 2 깊이에서 8.0*1015 내지 2.0 * 1016 cm-3이고, 15㎛의 제 3 깊이에서 1.0*1014 내지 5.0 * 1014 cm-3로 달성되도록, 제 1 및 제 2 이온들 (42, 44) 을 웨이퍼 (10) 내부로 확산시킴으로써 애노드 버퍼층 (4) 을 형성하는 단계 (도 5);
(f) 애노드 콘택층 (5) 의 형성을 위해 제 2 측면 (12) 상의 웨이퍼 (10) 에 제 3 이온들 (52) 을 제공하는 단계 (도 6), 및
(g) 제 3 이온들 (52) 을 웨이퍼 (10) 내부로 최대 5㎛의 제 4 깊이까지 확산시킴으로써 애노드 콘택층 (5) 을 형성하는 단계 (도 7),
를 상기 순서대로 포함하고,
모든 깊이들은 제 2 측면 (12) 으로부터, 즉 애노드 콘택층 (5) 의 애노드 측면 표면으로부터 측정된다.
단계 (b) 및 (d) 에서, 제 1 및 제 2 이온들 (42, 44) 은 동일한 파티클 종이도록 예시적으로 선택된다. 또한, 제 3 이온들은 동일한 파티클 종일 수 있지만, 또한 다른 이온들이 사용될 수도 있다. 예를 들어, B, Al 또는 Ga 이온들이 제 1, 제 2 및/또는 제 3 이온들 (42, 44, 52) 로서 사용될 수도 있다.
애노드 버퍼층 (4) 의 형성을 위해 제 1 및 제 2 이온들 (42, 44) (또는 애노드 콘택층 (5) 의 형성을 위해 제 3 이온들) 이 표면 퇴적 (depostion) 또는 이온 주입에 의해 적용될 수 있다. 웨이퍼 표면 상으로의 이온들의 적용을 위한 방법에 의존하여, 이온들 (42, 44, 52) 은 일 측면에서만, 즉 제 2 측면 (12) 에서만 (이온 주입 방법에서는 같음) 또는 웨이퍼의 양 측면 상에 (표면 퇴적 방법에서와 같은 제 1 및 제 2 측면 (11, 12)) 퇴적된다. 이중 측면 적용의 경우, 제 1 측면 (11) 상의 이온들은, 확산 전에 예를 들어, 식각 또는 연마에 의해 제거되고, 그 후 이온들은 제 2 측면 (12) 에서만 드라이브 인 (drive in) 되거나 또는 이온들은 양 측면 상에서 확산되고, 확산 후 제 1 측면 (11) 상에서 웨이퍼가 박형화되어 제 1 측면 (11) 상에 형성된 p 도핑된 층을 완전히 제거한다.
제 1 및 제 2 이온들 (42, 44) 은, 각각이 예시적으로 1*1012cm-2 내지 1*1013cm-2인 주입 도즈에서, 제 1 및 제 2 주입/퇴적 도즈로, 단계 (b) 및 (d) 에 제공될 수 있으며, 제 1 및 제 2 주입 도즈의 합은 예시적으로 3*1012cm-2 내지 15*1012cm-2 이다.
제 1 이온들의 주입 도즈는 제 2 이온들의 주입 도즈와 동일할 수도 있다. 그러나, 디바이스의 소프트성을 더욱 개선하고 턴 오프 동안 최대로 작은 전압을 달성하기 위하여, 제 1 주입 도즈를 제 2 이온들의 도즈보다 더 낮게 선택하는 것이 또한 이로울 수도 있다. 이러한 효과들은 더 작은 제 1 주입 도즈로 인해 제 3 깊이 (주로 소프트성에 대해 책임이 있음) 에서의 도핑 농도가 낮게 유지될 수 있기 때문에 달성된다.
단계 (c) 에서, 제 1 이온들 (42) 은 웨이퍼 (10) 내부로 적어도 부분적으로 확산된다. 원하는 도핑 농도 프로파일에 의존하여, 제 1 이온들 (42) 은 제 2 이온들 (44) 이 제공되기 전에, 예시적으로 적어도 13㎛의 제 1 깊이까지 확산된다. 다른 실시형태에 있어서, 제 1 이온들 (42) 은 13 내지 16㎛, 예시적으로 13 내지 15㎛의 제 1 깊이까지 확산된다. 다른 대안에 있어서, 제 1 이온들 (42) 은, 제 2 이온들 (44) 이 제공되고 확산되기 전에 완전히 확산된다. 이러한 적어도 부분적인 제 1 확산에 의해, 결과의 도핑 농도 프로파일은, 하기에서 보다 더 상세하게 설명되는 도 14에 나타낸 바와 같이, 더 얕은 깊이들에서 상승하고 더 깊은 깊이들에서 감소된다.
또한, 제 1 및 제 2 확산을 위한 확산 시간들은 원하는 도핑 농도 프로파일에 기인하여 채택될 수도 있다. 도 14에서, 확산 시간들의 변화에 대해 효과들이 나타난다. 제 1 및 제 2 확산 시간의 도입은, 제 2 이온들 (44) 을 제공하기 전에 제 1 이온들 (42) 을 부분적으로 확산시키는 것에 상응한다. 전체 확산 시간, 즉 제 1 및 제 2 확산 시간의 합은, 적어도 제 1 이온들 (42) 이 18 내지 25㎛ 의 깊이로 확산되도록 선택된다. 도 14에서 주어진 모든 곡선들에 대하여, 전체 확산 시간은 동일하다. 애노드 버퍼층이 더 깊게 위치될수록 도핑 프로파일은 큰 깊이들에서 더 낮아지고, 작은 전류들에서의 스위칭 특성들은 보다 우수하게 된다 (도 17 참조).
도 14의 상부 연속 라인은 애노드 버퍼층 (4) 에 대하여 한 번의 주입 및 한번의 확산과 965분의 확산 시간 및 1 * 1013 cm-2 을 갖는 종래 기술의 디바이스의 도핑 프로파일을 나타낸다. 다른 프로파일들은 5 * 1012 cm-2의 동일한 제 1 및 제 2 주입 도즈에 의해, 즉 종래 기술의 디바이스와 동일한 전체 이온 도즈에 의해 달성된다. 제 1 확산 시간 (도 14의 범례에서 주어진 제 1 시간) 이 제 2 확산 시간 (도 14의 범례에서 주어진 제 2 시간) 에 비해 짧아질수록, 모든 깊이에서의 도핑 농도는 더 높아지고 누설 전류는 낮아진다 (도 14의 상부 프로파일). 제 1 확산 시간이 길어질수록, 즉 이온들이 제 1 확산에서 더 깊게 드라이브인될 수록, 모든 깊이들에서 도핑 프로파일은 더 낮아지며, 즉 소프트성은 더욱 개선된다 (도 14에서 하부 프로파일). 전체 확산 깊이는 더 긴 제 1 확산 시간에 대해서 보다 약간 더 낮다.
예시적인 실시형태에 있어서, 제 1 및 제 2 이온들 (42, 44) 은 단계 (e) 에서, 6.0*1015 내지 2.0 * 1016 cm-3의 전체 도핑 농도가 제 2 깊이에서 달성되도록 확산된다.
제 5 깊이는, 제 1 이온들이 확산되는 전체 깊이이다. 제 2 이온들의 확산이 제 1 이온들의 확산보다 늦게 시작하기 때문에, 제 2 이온들은 제 1 이온들보다 짧은 깊이로 확산된다. 제 5 깊이는 18 내지 25㎛ 사이에서 예시적으로 변화할 수도 있다.
제 3 이온들 (52) 은 단계 (f) 에서 5*1013 cm-2 내지 1*1015 cm-2의 주입 도즈로 제공된다. 예시적으로, 단계 (g) 에서, 제 3 이온들 (52) 은, 애노드 콘택층 (5) 의 최대 도핑 농도 (표면 도핑 농도) 가 디바이스의 우수한 서지 전류 능력을 보장하는 1.0*1017 cm-3 내지 5.0*1018 cm-3로 달성되도록 확산된다. 제 3 이온들 (52) 은 0.5 내지 3㎛의 제 4 깊이까지 웨이퍼 (10) 내부로 확산될 수도 있다. 제 3 이온들 (52) 이 확산되는 작은 깊이로 인하여, 제 1 및 제 2 이온들의 확산 깊이는 주로 제 1 및 제 2 확산 (단계 (c) 및 (e)) 에 의해 주어진다. 제 3 확산 (단계 (g)) 은 그 짧은 확산 시간으로 인하여 제 1 및 제 2 이온들 (42, 44) 의 확산 깊이에 거의 영향을 미치지 않는다.
2 개의 확산 단계들 ((c) 및 (e)) 로 제작된 애노드 버퍼층 (4) 을 갖는 다이오드에 대해 대안적으로, 애노드 버퍼층 (4) 이 복수의 이러한 이온 제공 및 이후 이 이온들의 확산으로 제작될 수도 있다. 각 이온 제공 및 확산 단계는, 대응하는 이온들이, 다음 이온들이 제공되기 전에 부분적으로 확산되도록 수행되어 (즉, 단계 (b) 및 (c) 가 반복적으로 적용됨), 결국 전체 도핑 농도가 5㎛의 제 2 깊이에서 8.0*1015 내지 2.0 * 1016 cm-3, 예시적으로 1.0*1016 내지 2.0 * 1016 cm-3이고, 15㎛의 제 3 깊이에서 1.0*1014 내지 5.0 * 1014 cm-3로 달성된다. 물론, 상기 예시들에서 주어진 주입 도즈 및 확산 시간은, 많은 주입들 및 확산들이 수행되는 경우에 비례하여 낮아진다.
예시적으로, 애노드 층 (3) 에 대한 확산을 마친 후, 웨이퍼 상의 캐소드 측면 프로세스들이 수행된다. 이러한 캐소드 측면 프로세스는 n-도핑된 캐소드 층 (25) 의 형성일 수 있다.
통상적으로, 캐소드 및 애노드 전극 (6, 7) 의 금속층들은, 웨이퍼 (10) 에서 모든 층들을 완료한 후, 캐소드 및 애노드 측면 (21, 22) 상에 성막된다. 캐소드 전극 (6) 으로서의 금속층은, 각각, 캐소드 층 (25) 의 상면 상에 배열되거나, 또는 캐소드 층 (25) 이 없는 디바이스에 대하여 드리프트층 (2) 의 상면 상에 배열된다. 애노드 전극 (7) 으로서의 금속층은 웨이퍼의 애노드 측면 (14) 상에 배열된다.
본 발명의 애노드 층 (3) 의 형성에 부가하여, 결함층 (8) 이 조사에 의해 애노드 버퍼층 내에서 제 6 깊이로 형성된다. 결함층 (8) 은 전극들 (6, 7) 로서 금속층들의 형성 이후라도 임의의 제조 스테이지에서 형성될 수 있다. 양성자 또는 헬륨 또는 양성자들 또는 전자들과 같은 경량 이온들 또는 중량 금속 확산은 결함층 (8) 의 형성을 위해 예시적으로 사용된다. 이 이온들의 조사 에너지는, 결함층 (8) 이 결함 피크를 가지고 형성되도록 선택되며, 결함 피크는 누설 전류가 증가되지 않도록 애노드 콘택층 아래 및 공간 전하 영역 외측의 제 1 깊이, 예시적으로 8㎛, 특히 7㎛의 깊이에 배열된다. 이에 따라, 결함층은 최대 8㎛, 예시적으로 5 내지 7㎛의 제 6 깊이로 형성된다.
애노드 버퍼와 애노드 콘택층의 교차점 사이에 결함층을 배치함으로써, 도핑 농도가 비교적 낮고, 이에 따라 온 상태에서의 전자-정공 플라즈마가 현저하게 감소될 수 있다. 이것은 다이오드의 SOA를 개선하고 소프트 회복이 달성될 수 있다. 애노드 콘택층에서 보다 애노드 버퍼층에서의 보다 느린 도핑 농도의 강하로 인하여, 프로세스는 (조사 에너지의 변화들과 같은 또는 웨이퍼의 표면의 임의의 조악함에 대한) 결함층의 깊이에 영향을 미치는 효과들에 덜 까다롭다. 동시에, 결함층은 브레이크다운 전압에서 애노드 접합의 공간 전하 영역 (SCR) 에 의해 도달되지 않는 영역에 배치된다. 이로써, 누설 전류가 낮게 유지될 수 있다. SCR의 깊이보다 더 작은 깊이에서 결함 중심들의 피크를 유지함으로써, 조사 결함들은 누설 전류를 증가시키지 않는데, 이는 조사 결함들이 SCR에서 존재하지 않기 때문이다. 국부적 수명 제어는 결함 중심들의 존재로 인해 누설 전류를 강화시키지 않으면서 달성될 수 있다. 이로써, 다이오드는 더 높은 온도들에서 동작될 수 있다.
도 19에 나타낸 바와 같이, 본 발명의 다이오드는, 옵션으로, 다이오드 (1) 가 애노드 측면 (14) 에서 보다 캐소드 측면 (13) 에서 더 작은 폭을 갖는 것을 의미하는 포티지브 베벨들, 또는 도 20에 나타낸 바와 같이, 다이오드 (1) 가 애노드 측면 (14) 에서 보다 캐소드 측면 (13) 에서 더 큰 폭을 갖는 것을 의미하는 네가티브 베벨들과 같은 종래 기술로부터 알려진 에지 종단들을 가질 수도 있다. 디바이스의 폭은 디바이스의 수평 측면들 사이에서의 거리인데 반해, 수평 측면들은 캐소드 측면과 애노드 측면 (13, 14) 사이의 측면들이다. 또한, 다이오드 (1) 는 가드링들 또는 VLD (Variation of Lateral Doping) 에 의해 종료될 수도 있다.
포지티브 또는 네가티브 베벨을 갖는 디바이스들에 대하여, 웨이퍼의 수평 측의 각도가 있는데, 그 측은 캐소드와 애노드 측면 사이에서 배열되고, 그 각도는 90°와는 상이하다. 포지티브 베벨의 경우, 실리콘 내측의 캐소드 측면으로부터 측정된 각도는 네가티브 베벨에 대해 90°보다 크고, 애노드 측면에서 측정될 때, 실리콘 내측에서 측정되는 각도는 90°보다 크다. 네가티브 베벨에 의해, 전계는 작은 도핑 농도 변화도에 기인하는 큰 길이 이상으로 베벨 상에서 감소되며, 이는 디바이스의 증가된 정적 블록킹들에서 장점들을 부여한다. 이러한 효과는 본 발명의 도핑 프로파일에 의해 더욱 강화된다. 베벨 종단의 장점들은 가드링들 및 VLD에 비해 낮은 누설 전류 및 별개의 다이오드의 용이한 제조이다.
1 : 다이오드
10 : 웨이퍼
11 : 제 1 측면
12 : 제 2 측면
13 : 캐소드 측면
14 : 애노드 측면
2 : 드리프트 층
25 : 캐소드 층
3 : 애노드 층
4 : 애노드 버퍼층
42 : 제 1 이온들
44 : 제 2 이온들
5 : 애노드 콘택층
52 : 제 3 이온들
6 : 캐소드 전극
7 : 애노드 전극
8 : 결함층

Claims (17)

  1. 캐소드 측면 (13) 상의 제 1 도전형의 드리프트 층 (2) 과 상기 캐소드 측면 (13) 반대쪽의 애노드 측면 (14) 상의 제 2 도전형의 애노드 층 (3) 을 갖는 바이폴라 다이오드 (1) 를 제조하는 방법으로서,
    상기 애노드 층 (3) 은 애노드 콘택층 (5) 과 애노드 버퍼층 (4) 을 포함하고, 상기 제 2 도전형은 상기 제 1 도전형과 상이하며,
    상기 바이폴라 다이오드 (1) 를 제조하는 방법은,
    (a) 제 1 도전형의 웨이퍼 (10) 를 제공하는 단계로서, 상기 웨이퍼 (10) 는 제 1 측면 (11) 과 상기 제 1 측면 (11) 반대쪽의 제 2 측면 (12) 을 가지며, 최종 다이오드에서 변경되지 않는 도핑 농도의 상기 웨이퍼의 그 부분이 상기 드리프트 층 (2) 을 형성하는, 상기 웨이퍼 (10) 를 제공하는 단계;
    (b) 상기 제 2 측면 (12) 상의 상기 웨이퍼 (10) 에 제 1 이온들 (42) 을 주입하는 단계;
    (c) 상기 제 1 이온들 (42) 을 상기 웨이퍼 (10) 내부로 적어도 13㎛의 제 1 깊이까지 확산시키는 단계;
    (d) 상기 제 2 측면 (12) 상의 상기 웨이퍼 (10) 에 제 2 이온들 (44) 을 주입하는 단계;
    (e) 전체 노핑 농도가 5㎛의 제 2 깊이에서 8.0*1015 내지 2.0 * 1016 cm-3이고, 15㎛의 제 3 깊이에서 1.0*1014 내지 5.0 * 1014 cm-3 로 달성되도록, 상기 제 1 및 제 2 이온들 (42, 44) 을 상기 웨이퍼 (10) 내부로 확산시킴으로써 상기 애노드 버퍼층 (4) 을 형성하는 단계;
    (f) 상기 제 2 측면 (12) 상의 상기 웨이퍼 (10) 에 제 3 이온들 (52) 을 주입하는 단계; 및
    (g) 상기 제 3 이온들 (52) 을 상기 웨이퍼 (10) 내부로 최대 5㎛의 제 4 깊이까지 확산시킴으로써 상기 애노드 콘택층 (5) 을 형성하는 단계,
    를 상기 순서대로 포함하고,
    상기 모든 깊이들은 상기 제 2 측면 (12) 으로부터 측정되는, 바이폴라 다이오드의 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 단계 (g) 에서, 상기 애노드 콘택층 (5) 의 최대 도핑 농도가 1.0*1017 cm-3 내지 5.0*1018 cm-3로 달성되도록 상기 제 3 이온들 (52) 을 확산시키는 단계를 포함하는, 바이폴라 다이오드의 제조 방법.
  4. 제 1 항에 있어서,
    상기 단계 (g) 에서, 상기 웨이퍼 (10) 내부로 0.5 내지 3㎛의 제 4 깊이까지 상기 제 3 이온들 (52) 을 확산시키는 단계를 포함하는, 바이폴라 다이오드의 제조 방법.
  5. 제 1 항에 있어서,
    상기 단계 (e) 에서, 1.0*1016 내지 2.0 * 1016 cm-3의 전체 도핑 농도가 상기 제 2 깊이에서 달성되도록 상기 제 1 및 제 2 이온들 (42, 44) 을 확산시키는 단계를 포함하는, 바이폴라 다이오드의 제조 방법.
  6. 제 1 항에 있어서,
    상기 단계 (e) 에서, 상기 제 1 이온들 (42) 을 18 내지 25㎛의 제 5 깊이까지 상기 웨이퍼 (10) 내부로 확산시키는 단계를 포함하는, 바이폴라 다이오드의 제조 방법.
  7. 제 1 항 및 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    최대 8㎛의 제 6 깊이에서 조사에 의해 결함층 (8) 을 형성하는 단계를 포함하는, 바이폴라 다이오드의 제조 방법.
  8. 제 1 항 및 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    5 내지 7㎛의 제 6 깊이에서 조사에 의해 결함층 (8) 을 형성하는 단계를 포함하는, 바이폴라 다이오드의 제조 방법.
  9. 제 1 항 및 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 단계 (b) 및 단계 (d) 에서, 상기 제 1 및 제 2 이온들 (42, 44) 을 제 1 및 제 2 주입 도즈로 주입하는 단계를 포함하고,
    상기 제 1 및 제 2 주입 도즈의 합이 3*1012cm-2 내지 15*1012cm-2인, 바이폴라 다이오드의 제조 방법.
  10. 제 1 항 및 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 단계 (b) 및 단계 (d) 에서, 상기 제 1 및 제 2 이온들 (42, 44) 을 제 1 및 제 2 주입 도즈로 주입하는 단계를 포함하고,
    상기 제 1 이온들의 주입 도즈가 상기 제 2 이온들의 주입 도즈보다 더 낮은, 바이폴라 다이오드의 제조 방법.
  11. 제 1 항 및 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 단계 (c) 에서, 상기 제 1 이온들 (42) 을 제 1 확산 시간 동안 확산시키는 단계, 및
    상기 단계 (e) 에서, 상기 제 1 및 제 2 이온들 (42, 44) 을 제 2 확산 시간 동안 확산시키는 단계를 포함하고,
    상기 제 1 확산 시간이 상기 제 2 확산 시간보다 더 긴, 바이폴라 다이오드의 제조 방법.
  12. 제 1 항 및 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 및 제 2 이온들 (42, 44) 과 동일한 이온들을 주입하는 단계를 포함하는, 바이폴라 다이오드의 제조 방법.
  13. 제 1 항 및 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 단계 (c) 에서, 상기 제 1 깊이는 최대 16㎛ 인, 바이폴라 다이오드의 제조 방법.
  14. 캐소드 측면 (13) 상의 제 1 도전형의 드리프트 층 (2) 과 애노드 측면 (14) 상의 제 2 도전형의 애노드 층 (3) 을 갖는 바이폴라 다이오드 (1) 로서,
    상기 제 2 도전형은 상기 제 1 도전형과 상이하고, 상기 캐소드 측면 (13) 은 상기 애노드 측면 (14) 반대쪽에 있으며, 상기 애노드 층 (3) 은 확산된 애노드 콘택층 (5) 및 확산된 애노드 버퍼층 (4) 을 포함하고, 상기 애노드 콘택층 (5) 은 최대 5㎛의 깊이까지 배열되고,
    상기 바이폴라 다이오드 (1) 는,
    상기 애노드 버퍼층 (4) 이 5㎛의 깊이에서 8.0*1015 내지 2.0 * 1016 cm- 3 의 도핑 농도를 갖고 15㎛의 깊이에서 1.0*1014 내지 5.0 * 1014 cm-3의 도핑 농도를 갖으며,
    상기 모든 깊이들이 상기 애노드 측면 (14) 으로부터 측정되는 것을 특징으로 하는, 바이폴라 다이오드.
  15. 제 14 항에 있어서,
    상기 애노드 버퍼층 (4) 은 18 내지 25㎛까지의 깊이로 배열되는, 바이폴라 다이오드.
  16. 제 12 항에 있어서,
    상기 제 1 및 제 2 이온들 (42, 44) 로서 B, Al 또는 Ga 이온들을 주입하는 단계를 포함하는, 바이폴라 다이오드의 제조 방법.
  17. 제 13 항에 있어서,
    상기 단계 (c) 에서, 상기 제 1 깊이는 최대 15㎛ 인, 바이폴라 다이오드의 제조 방법.
KR1020120063300A 2011-06-14 2012-06-13 바이폴라 펀치 쓰루 반도체 디바이스 및 그 반도체 디바이스의 제조 방법 KR101710220B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP11169792.6 2011-06-14
EP11169792.6A EP2535940B1 (en) 2011-06-14 2011-06-14 Bipolar diode and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120138689A KR20120138689A (ko) 2012-12-26
KR101710220B1 true KR101710220B1 (ko) 2017-02-24

Family

ID=44721633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120063300A KR101710220B1 (ko) 2011-06-14 2012-06-13 바이폴라 펀치 쓰루 반도체 디바이스 및 그 반도체 디바이스의 제조 방법

Country Status (5)

Country Link
US (1) US8525302B2 (ko)
EP (1) EP2535940B1 (ko)
JP (1) JP5992216B2 (ko)
KR (1) KR101710220B1 (ko)
CN (1) CN102832122B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014202750A1 (en) * 2013-06-20 2014-12-24 Abb Technology Ag Fast recovery diode
EP3196943A1 (en) 2016-01-22 2017-07-26 ABB Technology AG Bipolar diode and method for manufacturing such a diode
DE102017002936A1 (de) * 2017-03-24 2018-09-27 3-5 Power Electronics GmbH III-V-Halbleiterdiode
DE102017011878A1 (de) 2017-12-21 2019-06-27 3-5 Power Electronics GmbH Stapelförmiges III-V-Halbleiterbauelement
CN113745315B (zh) * 2021-07-28 2023-11-14 西安电子科技大学 P型基区碳化硅das器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4106953A (en) 1976-12-28 1978-08-15 Motorola, Inc. Method of producing an ion implanted tuning diode
JP2001523401A (ja) 1998-02-28 2001-11-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体スイッチ装置およびその製造
JP2011101021A (ja) 2009-11-09 2011-05-19 Abb Technology Ag ファストリカバリーダイオード
JP2011109090A (ja) 2009-11-09 2011-06-02 Abb Technology Ag ファストリカバリーダイオード

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5960275A (en) * 1996-10-28 1999-09-28 Magemos Corporation Power MOSFET fabrication process to achieve enhanced ruggedness, cost savings, and product reliability
JPH10294448A (ja) * 1997-04-22 1998-11-04 Hitachi Ltd 高耐圧半導体装置の製造方法
US20030087510A1 (en) * 2001-11-06 2003-05-08 Chen Aikwo Eric Method of forming MOS transistor graded junctions using multiple implant of low diffusion specie, and a device formed thereby
DE102007001108B4 (de) * 2007-01-04 2012-03-22 Infineon Technologies Ag Diode und Verfahren zu ihrer Herstellung
JP4367508B2 (ja) * 2007-03-13 2009-11-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
DE102008049664B3 (de) * 2008-09-30 2010-02-11 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einem graduellen pn-Übergang
CN102318071B (zh) * 2008-12-15 2015-08-19 Abb技术有限公司 双极穿通半导体器件和制造这种半导体器件的方法
KR101794182B1 (ko) * 2009-11-02 2017-11-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4106953A (en) 1976-12-28 1978-08-15 Motorola, Inc. Method of producing an ion implanted tuning diode
JP2001523401A (ja) 1998-02-28 2001-11-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体スイッチ装置およびその製造
JP2011101021A (ja) 2009-11-09 2011-05-19 Abb Technology Ag ファストリカバリーダイオード
JP2011109090A (ja) 2009-11-09 2011-06-02 Abb Technology Ag ファストリカバリーダイオード

Also Published As

Publication number Publication date
CN102832122A (zh) 2012-12-19
EP2535940B1 (en) 2013-08-21
JP5992216B2 (ja) 2016-09-14
CN102832122B (zh) 2016-08-03
EP2535940A1 (en) 2012-12-19
KR20120138689A (ko) 2012-12-26
JP2013004982A (ja) 2013-01-07
US8525302B2 (en) 2013-09-03
US20120319227A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
US10867790B2 (en) Semiconductor device and method for manufacturing the same
US10418441B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP2020512682A (ja) イオン注入側壁を有するゲート・トレンチを備えるパワー半導体デバイス及び関連方法
JP6026418B2 (ja) バイポーラノンパンチスルー電力半導体デバイス
KR101710220B1 (ko) 바이폴라 펀치 쓰루 반도체 디바이스 및 그 반도체 디바이스의 제조 방법
US8395244B2 (en) Fast recovery diode
KR20150066596A (ko) 반도체 장치
JP2021531665A (ja) 絶縁ゲートパワー半導体装置、およびそのような装置を製造するための方法
KR20140031893A (ko) 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법
US9673308B2 (en) Semiconductor device manufacturing method
US10069000B2 (en) Bipolar non-punch-through power semiconductor device
KR20120091197A (ko) 펀치스루 반도체 디바이스 및 그의 제조 방법
KR101851821B1 (ko) 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법
CN113345959A (zh) 半导体装置及半导体装置的制造方法
US20100301384A1 (en) Diode
CN112531026B (zh) 横向扩散金属氧化物半导体器件及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant