JP2001523401A

JP2001523401A - 半導体スイッチ装置およびその製造

Info

Publication number: JP2001523401A
Application number: JP54552999A
Authority: JP
Inventors: ホルガシュリヒテンホースト; フデフリデュスエーエムハルックス; アンデュリュエムワーウィック
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1998-02-28
Filing date: 1999-02-04
Publication date: 2001-11-20
Also published as: EP0979530B1; US20010054747A1; DE69940757D1; EP0979530A2; WO1999046821A2; GB9804177D0; WO1999046821A3; US6355971B2

Abstract

(57)【要約】 NPNトランジスタ（T)またはパワースイッチングダイオード(D）のような半導体スイッチ装置において、一導電型の多重ゾーン第一領域(1)が、反対導電型の第二領域（2）とスイッチ切り替え可能なpn接合（12）を形成する。本発明によれば、この第一領域（1）は、３つの明確なゾーン、すなわち、低ドープゾーン（23）、高ドープゾーン（25）、そして中間の付加ゾーン（24）を含む。低ドープゾーン（23）は、実質上均一なp型ドーピング濃度（P-）を有している半導体基体部分（11）によって、設けられそして第二領域（2）とpn接合（12）を形成する。明確な付加ゾーン（24）が、低ドープゾーン（23）と高ドープトーン（25）との間に存在する。第一領域（1）に対するこのトリプル-ゾーンの形成により、例えば、装置（T,D）のターンオフの間のフォールタイムとエネルギー消質の点で、スイッチング動作の改善が得られる。非常に低いドーピング（P-）を低ドープゾーン（23）に対して使用できるので、装置（T,D）のオフ状態で、このゾーン（23）、更には付加ゾーン（24）を充分に空乏化できる。その付加ドーピング濃度を有している付加ゾーン（24）は、装置(T,D)がスイッチオフされているとき、低ドープゾーン（23）から残留電荷キャリヤを抽出するパスを提供する。

Description

【発明の詳細な説明】半導体スイッチ装置およびその製造技術分野本発明は、第一導電型の第一領域（例えば、トランジスタまたはダイオードの p型ベース）および反対第二導電型の第二領域（例えば、コレクタまたはカソード）との間に、スイッチ切り替え可能な逆バイアスpn接合を有している半導体スイッチ装置（例えば、NPNスイッチングトランジスタまたはパワースイッチングダイオード）に関する。本発明は、この種の半導体スイッチ装置を製造する方法にも関する。背景技術米国特許明細書US-A-3,507,714およびUS-A-3,710,203の各々は、反対第二導電型の第二領域とスイッチ切り替え可能なpn接合を構成しているp型ベース（「第一」領域）を有する、パワースイッチングトランジスタおよびパワースイッチングダイオードを、各々、開示している。第二領域は、US-A-3,710,203の場合n型コレクタ領域であり、US-A-3,507,714の場合n型カソード領域である。これらのトランジスタおよびダイオードの場合、第一領域は、第一領域の低ドープゾーンよりも高いドーピング濃度を有する高ドープゾーンを含む。これらのスイッチ装置の製造の場合、第一導電型の実質上一様なドーピング濃度を有する半導体基体部分が、pn接合に隣接する低ドープゾーンを構成するために、設けられている。その基体部分は、pn接合の反対側に位置する表面を有し、そして低ドープゾーンに向かってドーピング濃度が減少する高ドープゾーンを設けるために、p導電型特性のドーパントをその厚さに渡って表面から基体部分にドープすることによって、ドーピングステップが実行される。US-A-3,507,714およびUS-A-3,710,203の記載全てが、参照文献として本明細書に含まれるものとする。 US-A-3,507,714で開示されている方法の場合、NPNトランジスタは、p型高ドープゾーン（更に、n型エミッタおよびコレクタ領域）が拡散される、一様に低くドープされたp型基体部分（ウェーハ）により形成されるそのベース領域を有する。この方法は、1960年代、すなわち数十年前のものである。今日では、NPN トランジスタを、p型ベース領域およびn型エミッタ領域がそこに拡散される一様に低くドープされるn型基体部分（エピタキシャル層）から形成することが、より普通である。米国特許明細書US-A-4,805,004は、p型ベース領域が、コレクタ領域の一様に低ドープn型基体部分（エピタキシャル層）上に一様に低くドープされたp型基体部分（エピタキシャル層）を有する、別のNPNトランジスタを開示している。US-A-4,805,004の記載も、全て、参照文献として本明細書に含まれるものとする。発明の開示本発明の目的は、例えば、装置のターンオフの間のフォールタイムおよびエネルギー消失の点で、それらのスイッチング特性が改善されるように、（例えば、 NPNスイッチングトランジスタおよびパワースイッチングダイオードのような）半導体スイッチ装置の設計および製造を変更することである。本発明の一観点によると、請求項１に記載の半導体スイッチ装置が、提供される。本発明の別の観点によると、請求項７に記載の製造の方法が、提供される。より詳細に後述されるように、本発明者等は、第一領域の低ドープゾーンと高ドープゾーンとの間に本発明のドーピング濃度を有する付加ゾーン設けることによって、スイッチング動作を、大幅に改善させることが出来るということを発見した。半導体スイッチ装置がスイッチオフされている場合に、この付加ゾーンが、放電期間の最後に向かって主に低ドープゾーンの中央に存在する残留プラズマを抽出する低抵抗パスを提供していると考えられる。この手段によって、フォールタイムおよびエネルギー消散をかなり低減させることが出来る。第一領域と第二領域を、各々、スイッチングダイオードのアノード領域とカソード領域としても良い。したがって、第一領域の高ドープゾーンには、その表面にアノードコンタクトを設けても良いし、第二領域にはアノード領域の反対側のカソード領域の表面にカソードコンタクトを設けても良い。第一および第二領域は、各々、バイポーラトランジスタのベースおよびコレクタ領域であってもよい。したがって、ベース領域の高ドープゾーンとpn接合を形成するエミッタ領域をトランジスタに設けるために、表面に隣接する第一導電型の基体部分を、その厚さの一部分にわたって第二導電型の特性を有するドーパントにより、オーバードープさせても良い。ベース領域のエミッタ領域および高ドープゾーンには、各々、エミッタおよびベースコンタクトを、表面に設けることが可能である。第二領域には、エミッタ領域とベース領域の反対側のコレクタ領域の表面に、コレクタコンタクトを設けることが出来る。本発明は、特にいわゆる「p-ベース」スイッチ素子、すなわち、第一領域の導電型（そして、それゆえ、その低ドープゾーンおよび付加ゾーン）がp型の素子に対して特に有利である。p型領域の少数電荷キャリアは、モビリティが大きい電子であるので、本発明により構成されるp-ベース装置は高速スイッチング特性を有することができる。ホールのモビリティは、電子のそれよりはるかに小さいので、pn接合のp型側に低ドープゾーンを設けることとp型領域の低ドープゾーンと高ドープゾーンとの間に付加ゾーンを設けることにより、p-ベース装置をスイッチオフする際、ホールを効率的に除去させることが出来る。したがって、第一領域はp型が好ましく、そして基体部分は、通常p型シリコンとすることが出来る。硼素は、シリコンにおいて確立したp型ドーパントである。そして、低ドープゾーン、付加ゾーンおよび高ドープゾーンに所望のドーピングプロフィールを形成するには、いくつかの公知の硼素ドーピング技術を使用することが出来る。リンおよび／またはヒ素は、シリコンの反対導電型の領域に対するn型ドーパントに適している。出発材料は、均一に硼素がドープされたシリコン基板でも良い。このスイッチ装置は、様々な領域およびゾーンを形成するために、この種の基板材料（均一に低くドープされたゾーンを形成する残りの部分）に局所的に各ドーパントをドープすることによって、エピタキシャル成長を用いずに製作できる。代表的には、第一領域の付加ゾーンの最大ドーピング濃度は、高ドープゾーンのドーピング濃度より１または２桁低い。それは、低ドープゾーンのドーピング濃度よりも少なくとも１桁高くてもよい。一般的に、第一領域の低ドープゾーンは、スイッチ装置がオフ状態にあるとき、低ドープゾーンの厚みに渡って逆バイアスされたpn接合から、第一領域の付加ゾーンまで延在する空乏層により空乏化されるような、低ドーピング濃度を有する。確かに、付加ゾーンおよび低ドープゾーンは、スイッチ装置がその降伏電圧に近いそのオフ状態で作動されるときに充分に空乏化させることができる。このようにして、付加ゾーンを含むために速いターンオフを維持しつつ、スイッチ装置のオフ状態で高いブロッキング電圧を得ることができる。その付加ドーピング濃度を有する付加ゾーンの厚みは、そこにおける電圧降下を減らすために、最大にすることができ、そして、低ドープゾーンの厚みは、降伏電圧を増やすために、低ドープゾーンに向かう付加ゾーンの濃度を減少させると共に、最大にすることができる。代表的には、低ドープゾーンと付加ゾーンの厚みは、同じオーダであり、そしてより高くドープされたゾーンの厚みよりも大きい。スイッチ素子の型に依り、高ドープゾーンのドーパント濃度を決定している導電型は、通常10¹⁷cm^-3を上回ることができるのに対し、付加ゾーンのそれは、10¹⁴cm^-3および５x10¹⁵cm^-3との間にあってもよい。代表的には、均一に低ドープゾーンのドーパント濃度を決定している導電型は、最大５ x10¹⁴cm^-3とすることができるが、10¹⁴cm^-3未満が好ましい。本発明の第一領域の多重ゾーン構成は、装置のオフ状態で装置の周辺領域の電界を制御する多様な手段と組み合わせることができる。このようにして、例えば、延長ゾーンを、US-A-4,80,5004に開示されるそれと同様な態様で、互いの方向に基体の表面まで延在するように、逆バイアスされるpn接合の両側に設けることができる。pn接合が第一領域により隣接する表面まで広げられ、そして第二導電型の環状のフィールド-リリーフ領域が、pn接合から空乏層の広がりを制御するように、第一領域の付加ゾーンと当該表面でのpn接合の外延との間の位置で第一領域の低ドープゾーンに存在する有利な別の手段は、後述される。図面の簡単な説明本発明のこれらのそしてまた他の特徴は、添付の図面に関して記載されている本発明の実施例で示される。第１図は、本発明の方法により製造される、本発明のNPNバイポーラ形スイッチングトランジスタの１つの特定例の能動領域と周辺領域の横断面図である。第２図は、トランジスタのエミッタ、ベースおよびコレクタ領域の活性領域に渡って、垂直に第１図の断面ラインII-II上で深さxμm（micrometres）の関数として、ドーピングプロフィール（N++、P++ P+、P-、N++）cm^-3と（t0、t1、t2， t3およびt4での）ホール消散をプロットしたものである。第３図は、第１図のトランジスタ（ケースC）と、３つの同様な従来技術のNPN トランジスタ構成（ケースA、BとD）とに対するアンペア(A)でのベース電流I_B0 の関数としてのmicroJoules（μJ）でのエネルギー消散Eをプロットしたものである。第４図は、ベース電流I_B1、I_B2およびI_B3の３つの値に関し、コレクターエミッタ電圧V_CEに対するそのコレクタ電流ICの変化に関する、これらのトランジスタのDC出力特性の略図である。第５図は、トランジスタのスイッチオフをシミュレートするための、NPNバイポーラ形スイッチングトランジスタとテレビディスプレイ用の水平偏向回路のHV （高電圧）スイッチングダイオードの回路図である。第６図は、第５図の回路において、μs（マイクロ秒）で時間tと共に変化するアンペア（A）でのコレクタ電流I_Cとベース電流I_Bと、ボルト(V)でのコレクターエミッタ電圧V_CEに関する、第２図のNPNバイポーラ形スイッチングトランジスタのスイッチング特性のプロットである。第７図は、第３図のケースBに対応する、第１図のトランジスタの従来例に対する深さxμm（micrometres）での関数としてのドーピングプロフィール（N++、 P++、P+、N-、N++）と（t0、t1、t2、t3およびt4での）cm^-3でのホール消散の（第２図と同様の）プロットである。第８図は、第５図の回路のμs（マイクロ秒）の時間tに関するアンペア（A）での電流変動I_Cおよび1_Bに関して、第７図の従来技術の変更例のトランジスタ（第３図のケースB）のスイッチング特性の（第６図と同様の）プロットである。第９図は、本発明の方法による製造の間のある段階における第１図のトランジスタ基体の横断面図である。第１、４および９図は、線図的であり、縮尺通りに画かれていない点に留意する必要がある。第１および９図の部分の相対寸法および比例は、明快さのためおよび作図の簡便さのために、誇張されまたはサイズを縮小させて画かれている。第２、３、６、７および８図のプロットは、NPNバイポーラ形スイッチングトランジスタに対するコンピュータモデルから導き出されたものである。異なった実施例における同じ参照符号は、原則として、対応するか類似した特徴を参照するために、用いられている。発明を実施するための最良の形態第１および２図のNPNバイポーラ形スイッチングトランジスタTは、p型導電型の多重ゾーン第一領域１(23，24，25)とn型（すなわち反対第二導電型）の第二領域２(20)との間で、単結晶シリコン半導体基体10にスイッチ切り替え可能な逆バイアスpn接合12を有する半導体スイッチデバイスの例である。第１および２図のトランジスタの実施例の場合、pn接合12はコレクタ接合で、第一領域１(23,24 ,25)はp型ベース領域で、第二領域２(20)はトランジスタTのn型コレクタ領域である。n型エミッタ領域３は、トランジスタのエミッタ接合13を形成するためにベース領域１に設けられている。ベースコンタクト31およびエミッタコンタクト 33は、基体10の主面18で、ベース領域１とエミッタ領域３に、それぞれ接触している。特定例の実施例の場合、エミッタ領域３は、櫛型形状のベースコンタクト 31およびエミッタコンタクト33を有する、公知のフィンガ型レイアウト形状を有していても良い。pn接合12は、表面18に平行に延在するので、接合12と表面18は、ベース領域１に関して互いに反対に位置する。コレクタ領域２は、コレクタコンタクト32が接触している基体10の反対主面19に隣接する高ドープn型領域20である。 NPNバイポーラ形スイッチングトランジスタの設計、特性および動作に関する基本事項は、かなり以前に確立されている。初期のものではあるが有益な概要は、McGraw-Hill Book Company、1965年刊の、基本トランジスタ工学（Basic Tran sistor Engineering）−集積回路の設計原理および製造（Integrated Circuits Design Principies and Fabrication）（著者：レイモンド M．ワーナ −）の第4-8章のトランジスタのスイッチング特性（Switching Characteristics of Transistors）に示されている。ここに示された記載内容は、全て、参照文献として本明細書を構成する。トランジスタTは、そのベースコンタクト31に加えられる制御信号によって、スイッチされる。オフ状態の場合、エミッタ接合13 およびコレクタ接合12は、この制御信号によって、逆バイアスされている。トランジスタがオン状態で飽和状態にスイッチされるときには、Tのエミッタ接合13 およびコレクタ接合12は、p型ベース領域１に注入される高密度の少数キャリヤ（電子）により、順方向にバイアスされる。本発明によれば、第１および２図のNPNトランジスタのベース領域１は、３つの明確なゾーン23，24，25、すなわち、低ドープゾーン23、高ドープゾーン25、そして、付加ゾーン24を含む。低ドープゾーン23は、実質上均一なp型ドーピング濃度P-を有する半導体基体部分11によって構成される。このゾーン23は、コレクタ領域２(20)とpn接合12を形成する。他の明確なゾーン24および25が、デバイスの活性領域に、低ドープゾーン23と主面18との間に連続して存在する。高ドープゾーン25は、低ドープゾーン23のドーピング濃度より高く、かつ基体10の厚みの一部にわたり低ドープゾーン23に向かって減少するp型ドーピング濃度P++を有する。明確な付加ゾーン24は、高ドープゾーン25のp型ドーピング濃度p++より低く、かつ低ドープゾーン23に向かって減少する付加p型ドーピング濃度P+を有する。ベース領域１にこのトリプル−ゾーンを形成することにより、低ドープゾーン 23に対して非常に低いドーピングPを使用することが可能になるので、トランジスタTのオフ状態において、ゾーン23を、逆バイアスされたコレクタ接合12から低ドープゾーン23の厚みに渡り、かつベース領域１の付加ゾーン24に延在する空乏層によって、充分に空乏化できる。トランジスタTがブレークダウン近傍で動作する場合、ゾーン24は、この空乏層によっても充分に空乏化される。したがって、Tがオフ状態の場合、（より高くドープされたコレクタ領域２にも延在する）逆バイアスコレクタ接合12からの空乏層は、第１図のゾーン23および24と、実質上同一の広がりを有することが出来る。この理由から、この空乏層のアウトラインは第１図には示されていないが、ゾーン23および24は第１図にハッチングなしに示されている。後述されるように、その付加ドーピング濃度を有する付加ゾーン24は、トランジスタスイッチがスイッチオフされるときに、低ドープゾーン23から残留電荷担体を抽出するパスを提供する。第５図は、テレビディスプレイ用水平偏向回路のPNPトランジスタTのスイッチング動作をシミュレートする回路図である。ディスプレイの偏向コイルは、Tのコレクタ（コンタクト32）に結合され、そしてこのコイルは第５図のインダクタ LCにより表示されている。エミッタ接地構成のトランジスタTは、そのベース（コンタクト31）に加えられるパルスによって、スイッチされる。このベースパルスは、第５図のシミュレーションに対し、Tのオン状態でのベース電流I_B0とTのオフ状態のバイアス電圧V_BBとの間のスイッチングにより表示される。インダクタL_Bと共にスイッチは、シミュレーションのTのベース駆動回路を表示する。この回路は、偏向コイルL_Cを流れるのこぎり歯型の電流l_Cを生成する。トランジスタTは正電流I_Cを伝導させ、そして負電流部分は、Tのベースおよびエミッタ間（すなわちコンタクト31および33間）に結合されているPNスイッチングダイオードDにより伝導される。コンデンサCは、TおよびDの両方がOFF状態にあるときに、L_CとLCオシレータを形成する。このLCオシレータは、DがスイッチオンされるようにV_CEを負値にする。Tのスイッチング動作のシミュレーションに対しては、第５図の回路の各コンポーネントは、以下の値を有する： V_CC =150V L_C = 1mH C = 13nF L_B = 6μH V_BB = -4V トランジスタTがスイッチオフされているとき、ダイオードDはオフ状態にあるので、Dの特性は、Tのスイッチオフをシミュレートする際に考慮に入れる必要はない。ターンオフの間のTのベース電流I_B、コレクタ電流I_C、そしてコレクタ電圧VCE の動作が、第６図に示されている。時間インタバルt_S（いわゆる「ストレージタイム」）は、I_Bがt0で減少し始めるときから、l_Cがその最大値I_CMから減少し始めるまでのインタバルである。このインタバルt_Sは、ベース領域１とコレクタ領域２における電荷-蓄積現象に関係する。時間インタバルt_fは、いわゆる「フォールタイム」であって、Tがオフ状態に入るまでI_Cが減少する次の時聞インタバルである。代表的には、t_fは、I_CMが90％のI_CMから10%のI_CMまで落ちるインタバルとして定義される。t_sの間のl_Cの傾斜は、最初は実質的にV_CEと等しいコレクタインダクタL_Cの電圧降下により決定される。t_fの間のICの傾斜は、後に、第６および８図の比較により示されるように、ベース-コレクタ領域の構成に依存する。第６図の時間系列は、次のように理解することが出来る：＊ｔ=t0で、ベースはI_B0からV_BBにスイッチされ、ベースの放電が開始され、ベース電流I_Bは落下し始める。＊ｔ=t0+t_sで、過剰キャリヤはベース領域１から除去され、そしてエミッタ接合13は最早順バイアスされなくなるので、コレクタ電流I_CはI_CMとなる。第６図（そして第２図）は、I_CがI_CMから減少し始めるわずか後の時間t1を示す。ベースインダクタンスL_Bのために、エミッタ接合13はアバランシェ降伏に入って行く。ベース電流I_Bは、t2で最小値に到る。しかし、t=t2以後：＊ベース電流の部分がアバランシェプロセスにより提供されるので、I_Bは増加する。ここで、増加しているI_Bの傾斜は、ベース-エミッタ降伏電圧BV_EBO、すなわちdl_B/dt=(BV_EBO-V_BB)/L_Bにより決定される。＊コレクタ電流l_Cが落ちるにつれて、（ベース-エミッタ接合13は、もはや順バイアスされていないので）V_CEは、上昇して行く。この領域のI_CとV_CEの動作は、I_CとコンデンサCにより決定される。＊フォールタイムt_fは、t=(t0+ｔ_s)で、ベース領域１とコレクタ領域２内に蓄積されている過剰キャリヤ、特に、それらのより低いモビリティを有するホール、により決定される。＊V_CEがI_Cの降下の間急増するので、パワーは、このスイッチサイクルの間消失される。 t_fの間のこのパワー消費は、本発明が扱う主な問題である。より速いスイッチング回路に対しては、スイッチングの間のエネルギー消失が同じままであるとすると、パワー消失は上昇するであろう。したがって、速い回路に対してはパワー消失をより低くしておくために、円当たりのエネルギー消失は、減少させなければならない。第５図の回路のトランジスタTのターンオフの間のシミュレートされたエネルギー消失が、I_Cが同一（I_CM=4.5A）である異なったNPNトランジスタ構成（各A、 B、CおよびDのケース）に対して、第３図のプロットにより示されている。その形状のために、この種のプロットは、「バスタブ」曲線と呼ばれている。最小値の右側（より高いI_B0）に向かうエネルギー消失の増加は、フォールタイムt_fの間、過剰キャリヤの放電プロセスによって生じる。バスタブ曲線の異なった領域でのエネルギー消失に影響する主な要因は、第４図の３つのl_C-V_CE曲線を参照して、次のように説明できる。＊（最小消失でのI_B0より低いI_B0の値に対する）バスタブ曲線の左側は、ベース電流I_B0が低いアンダードライブされたオン状態から（例えば、第４図のI_B1 から）トランジスタをスイッチすることに関係する。この場合、アンダードライブされたトランジスタTは、スイッチオフする前（すなわちt<t_s）では飽和していない（第４図の領域ST）ので、V_CEの高い値は、必要な最大コレクタ電流I_CM に達する必要がある。これにより、t=t0+t_sの前の、高い消失が得られる。V_CEの必要値（そして、それゆえに、消失）は、I_B0の減少とI_CMの増加と共に増加する。V_CEのこれらの高い値により、トランジスタは飽和および擬似飽和ではなくなり、そして過剰キャリヤはベース領域１およびコレクタ領域２にはほとんど存在しなくなる。それゆえに、フォールタイムt_fは短く、そしてその時間の間に発生するエネルギー消失は低くなる。＊（最小消失でのI_B0より高いI_B0の値に対する）バスタブ曲線の右側は、それが重く飽和されているオーバードライブされたオン状態から（第４図の曲線 I_B3からのように）トランジスタTをスイッチすることに関係する。この場合、オーバードライブされたトランジスタTは、必要なI_CMに達するために飽和（第４図の領域ST）から出る必要は無い。それゆえに、非常に多くの過剰キャリヤが、ベース領域１およびコレクタ領域２に存在するので、t_fは長く、そしてその時間の間に発生するエネルギー消失は高い。より高いIB0に対して、トランジスタはより強い飽和状態にあるので、所定のI_CMでのターンオフ時間はI_B0の増加と共に増加する。所定のI_B0に対しては、V_CEはより低いI_CMに対してより低いので、トランジスタは、より低いI_CMに対してより強い飽和状態に有り、それゆえに、t_fはより大きい。したがって、低いI_B0での状況とは逆に、所定のI_B0での消失は、I_CMの減少と共に増加する。＊バスタブ曲線の最小は、l_C=I_CM（すなわち第４図の曲線I_B2のまわり）でトランジスタを不飽和にするのに十分高いI_B0に対する値に位置する。この場合、I_CMに達するために、高いV_CEは必要なく、そしてt_fは、トランジスタが不飽和であるので短い。 NPNトランジスタに対する最良の（すなわち、エネルギー消失が最少の）ターンオフパフォーマンスは、２つのより高くドープされた（二重拡散型）ベースゾーン24および25（すなわち、第３図のケースC）と共に、（ベースゾーン23に対して）一様にp型ドープされたサブストレート材料11上に、本発明の第１および２図の様にトランジスタを形成することによって、得られる。このケースに対するドーピングプロフィールの変化は、第９図の２つの硼素拡散に対して、第２図に示される特定の例により示されている。ベース領域１は、３つの明確なゾーン 23、24および25を有するので、そのドーピングプロフィールは、ゾーン25からゾーン24にそしてゾーン24からゾーン23に遷移するドーピングに明確な遷移を示す。したがって、第２図の例の場合、ゾーン25の硼素ドーピングP++は、エミッタ接合13で約３x10¹⁷cm^-3から次第に減少し、ゾーン24の硼素ドーピングP+は、ゾーン25とのそのインターフェースでの約1.5x10¹⁶cm^-3から次第に減少し、そしてゾーン23は、約４x10¹³cm^-3の均一な硼素ドーピングを有する。第２図に示されかつシミュレーションモデルに対する基準を形成する特定の例の場合、エミッタ接合13は、約9μmの深さxであり、ゾーン25と24間のインターフェースは、約25 μｍの深さＸであり、ゾーン25と24間のインターフェースは、約55μｍの深さx であり、そしてゾーン23と領域２間のインターフェース（すなわち第１図のコレクタ接合12）は表面18から約140pmの深さxにある。本発明のこの第２図のドーピングプロフィールを有する第１図のトランジスタ構造を、３つの従来技術の種類のNPNトランジスタ構造（すなわち、ケースA、B とD）と比較する。ケースAの場合、付加ゾーン24が存在しないので、p型高ドープゾーン25は、一様にp型ドープされたゾーン23と直接接触する。ケースBの場合、一様にn型ドープされた（4x10¹³cm^-3）サブストレートゾーン22が、第１図のp 型サブストレートゾーン23の代わりに採用される、すなわち、トランジスタベースは、p型ゾーン24および25から成り、そしてトランジスタコレクタは、n型ゾーン22および20から成る。ケースＤの場合、トランジスタベースは、p型ゾーン25 のみから成り、そしてトランジスタコレクタは、n型ゾーン22および20（すなわち、一様にn型ドープされた（4x10¹³cm^-3）サブストレートゾーン22が、第１図のp型サブストレートゾーン23の代わりに採用されているケースBと同じコレクタ）から成る。各ケースA、B、CおよびDの埋込みコレクタ接合の深さは、４つのケースのトランジスタが全て同じBV_CBOを有する様に、選ばれている。第３図から、エネルギー消失に関するターンオフ動作が、本発明の３ベースゾーン23、24および25を有すること（第３図のケースC）によって、全ての他のケースA、BおよびケースDと比較して、大幅に改善されていることが分かる。ケースCに対するエネルギー消失曲線の最小が、従来技術の構成（ケースAおよびB）に対するそれよりも少なく、いくぶんより高いベース電流I_B0にシフトされていることが判る。ケースCに対する消失曲線は、明らかに高ベース電流I_B0にまで広がっていて、これは、高ベース電流に対して、１つのスイッチングサイクルの間のエネルギー消失の、ベース電流の実際の大きさに対する依存度がより小さくなることを意味する。本発明の第１図のトランジスタ、すなわち、第３図のケースCに対して、第２図は、（ドーピングプロフィールに加えて）第６図の異なった時間t0、t1、t2、 t3とt4でのホール濃度を示す。トランジスタがそのオン状態のあるとき、ベースゾーン23と24が、充分に電子‐ホールプラズマで満たされている点に留意することが、重要である。したがって、それらの厚さを増加させることは蓄積される電荷量を増大させるので、これらのゾーン23と24は、通常、既定された降伏電圧を満たすために必要な厚さより厚くしてはならない。他の重要なポイントは、ホールが電子よりはるかに低いモビリティを有するので、電圧降下が、p型コンタクトゾーン25に最も近い低ドープゾーンの側に、確立されるということである。これは、pn接合に隣接している低ドープゾーン（例えば、23および／または22）を有するパワーpn接合デバイスの放電の一般的な特性である。さらに、第２および６図から判るように、正孔電流は、t=（t0+t_s）のまわりで最も高く、そしてt=（t0+t_s）とt=（t0+t_s+t_f）の間で急速にゼロに減少する。エミッタ接合13が逆バイアスされると、正孔電流はコレクタ電流に等しくなる。ホール抽出電流とコレクタ電流との差は、エミッタ接合13のアバランシェ増倍によって、生じる。第２および６図は、本発明のケースCに関するが、従来技術のケースBに対し同様なプロットが、図７および８に与えられている。どちらのケースにおいても、トランジスタは、I_B=3Aのベース電流からスイッチオフされた。t=t0で、蓄積電荷は、ケースBとCで同じ大きさである。両者のキャリヤ分布は、ケースBのゾーン22と24とケースCのゾーン23と24を比較して、t=t1では未だ類似している。ケースBおよびCの放電プロセスは、第２および７図から理解することができる。p型ベース領域が放電されている限り、関連電圧降下は、正孔電流とベースの空の部分の直列抵抗とのマルチプルによって、与えられる。抽出電流は、t=（t0 +t_s）とその直後で最も高いので、電圧降下は、ベースコンタクトゾーン25の近くでその高い値を有するようにベースゾーン24のドーピングレベルを決めることにより低く保たれる。抽出プロセスが進行するとき、抽出電流は減少するので、ドーピングレベルは、ケースCの場合ゾーン23の方へ（そして、ケースBの場合ゾーン22の方へ）減少させることができる。この減少するドーピングレベルは、トランジスタのオフ状態のゾーン23と24両方の空乏化（すなわち、降伏電圧）に関して有利である。時間t2の後、電子‐ホールプラズマの左側のエッジは、従来技術のケースBのトランジスタのN-ゾーン22に達する。ケースBのトランジスタの更なる放電が、現在電子‐ホールプラズマをp型ベース領域24，25から分離するので、空乏層はそのコレクタ−ベース接合12'に確立される。したがって、ケースBのトランジスタは、残留するホールをこの空乏層から除去しれなければならないと言う問題を有する。（例えば、t3およびt4の時点での）ケースBのトランジスタの関連電圧降下は、（放電が進行するにつれ増加する）この空乏層の幅と空乏層の空間電荷によって、与えられる。本発明のCのトランジスタの場合、ホールが、ゾーン23の中性部分から除去されるので、電子‐ホールプラズマの左側がt2の後、ゾーン23に入るときに、P型ゾーン23の高固有抵抗によって、電圧降下が生じる。それは更なる放電と共に増加するが、Cトランジスタの場合のこの電圧降下は、ゾーン24からのプラズマの左側のエッジの所定の位置、つまり、残留ホールの所定量に対して、Bトランジスタの場合よりも、はるかに低い。ケースBとCの電圧降下のこの主な差は、ケースBの空乏層内のイオン化されたドナードーパントが、抽出されるホールの正電荷に加わる正電荷を有するのに対し、ケースCの空乏層内のイオン化されたアクセプタドーパントは、抽出されるホールの正電荷を補償する負電荷を有すると言う点から、理解することが出来る。これにより、本発明のCのトランジスタの場合、リカバリータイムがより短くなり、エネルギー消失が減少すると言う結果が得られる。第８および６図のI_Cの減少の比較は、本発明のケースCのトランジスタと比較して、従来技術のケースB のトランジスタのはるかに長いフォールタイムt_f（t4より長い）を示す。従来技術のトランジスタのケースAとDの放電プロセスは、各々、それらの各ベース領域25，23と25における付加ゾーン24の役割が存在しない、第２および７図の変更例として理解することが出来る。（低ドープp型P-基板ベースゾーン23と共に）本発明のトランジスタに対して採用される二重拡散ベースプロファイル（ゾーン24と25）は、ベース領域１の厚み全体のベース直列抵抗に対するそれの垂直方向での影響の点で、極めて有益である。したがって、放電プロセスの間に残留するプラズマが、（t2とそれ以降で）主に低ドープベースゾーン23の中央に存在する時、すなわち、放電電流が、ベース領域１の外側のゾーン24と25内の電荷担体により維持されなければならない時、二重拡散ベースプロファイル（ゾーン 24と25）にゾーン24が含まれることから生じるいくぶんより高いドーピングは、垂直直列抵抗を減らす。第３図のエネルギー消失曲線を比較することによって、低ドープp型（P-）基板ゾーン23と、二重拡散p型ベースプロファイル（ゾーン24と25）との結合（すなわち本発明のケースC）が、トランジスタのスイッチング動作に有益なことが分かる。従来技術のケースAとD（ケースBのそれも）に対する改良も、また、第３図のバスタブ曲線から判る。第３図のケースAは、本発明のパフォーマンスに匹敵するトランジスタのパフォーマンスは、二重拡散ベースプロファイルの付加ゾーン24のない低ドープp型（P-）基板（ゾーン23）によっては達成できない事を示す。ケースAの場合、ゾーン24が存在しないので、ベース領域１は２つのゾーン23と25のみから成る。第３図のケースDは、本発明のパフォーマンスに匹敵するトランジスタのパフォーマンスは、二重拡散ベースプロファイルの付加ゾーン24のない低ドープn型（N- ）基板（ゾーン22）によっては達成できないことを示す。ケースDの場合、ゾーン24が存在しないので、ベース領域１はゾーン25のみから成る。高I_B0からのスイッチングの場合、P-基板に基づく従来技術のケースAに対するエネルギー消失は、N-基板に基づく従来技術のケースBのトランジスタと同等である。しかし、ケースAとBは、低I_B0と最小消失で相違する。（付加ベースゾーン24が存在しない）Aのトランジスタの垂直ベース抵抗は、二重拡散ベースケースBとCのそれよりも高い。さらに、第３図においては、N-基板を有するケースDの従来技術のトランジスタと、P基板上の従来技術のケースAのトランジスタに対する、曲線が比較される。この比較から、n型（N-）基板の代わりにp型（P-）基板を使用することによって、トランジスタ動作が、改善されることが判る。しかし、ケースCの曲線は、p型（P-）基板23上の二重拡散型ベース構成24,25と共に本発明のトランジスタ構造を採用することによって、この改良が如何に大きいものであるかを示す。第９図は、第１および２図のNPNトランジスタの製造の際の、ベースのドーピングステップを示す。この第９図の実施例の出発材料は、例えば、10¹³cm^-3のオーダの均一な硼素ドーピングを有する、非常に低いドープされたp型基板10'の形のシリコン半導体基体であることが好ましい。コレクタ領域２の少なくとも一部は、残りのp型基体部分11とpn接合12を形成するためにp型基板10'の一部をオーバードープすることにより形成される。これによって、ベース領域１の低ドープゾーン23を、基板10'の残りの非常に低くドープされたp型基体部分11によって、形成することが可能となる。トランジスタのコレクタ領域２に対して高くドープされたn型領域20を設けるために、リンまたはヒ素を、このp型基板10の後ろ表面19全体に拡散させることができる。一方の主面19に高ドープn型領域20 を有し、その新たに露出された反対主面18に（ゾーン23に対する）残留する低ドープp型基体部分11を各々有している２つの基板10'を形成するために、これらの主面に平行に（例えば、鋸で切り次いで研磨することによって）順次切断される半導体のウェーハの対向する主面で、このn型ドーパント拡散を実行することが出来る。したがって、エピタキシャル成長過程は不必要である。第９図の矢印44と45によって、図式的に示されるように、残りの低ドープp型基体部分の局所化されたドーピングが、基体部分11の厚みの一部に渡って主面18 を介し遂行される。この局所化されたドーピングは、高ドープゾーン25を形成するステップと、中間にドープされたより深いゾーン24を形成するステップの２つのドーピングステップからなる。これらの２つのドーピングステップ（それぞれは、ドーパントとして硼素を使用できる）は、イオン注入および／または堆積とその後の熱拡散の公知技術によって、実行できる。ドーピングステップは、両方とも、例えば、二酸化珪素層のパターン41を主面18上のマスクとして使用する公知の方法で、実行できる。ゾーン25に対するドーピング45は、ゾーン24に対するドーピング44の前または後に行うことができるし、および／または両者を前の注入から同時に拡散させることもできる。ゾーン23と24は、ブレークダウンに近づいている電圧で両者とも充分に空乏化されるような、幅とドーピングレベルを有するように構成されている。（蓄積電荷と電流パスの抵抗を不必要に増やす）過度の厚さを避ける一方で、その減少するドーピング濃度を有するゾーン24はできる限り厚くする。代表的には、ゾーン23と24の厚みは、同じオーダである。ゾーン24の最大ドーピングレベルは、代表的には、隣接する高ドープゾーン25から生じるドーピング濃度より１、２桁低く、かつゾーン23のドーピング濃度より１桁高い。主面16でコレクタ接合12の周囲を皮膜で保護するために、溝40がベース領域１を囲む環状形状に、溝40を表面18から p型基体部分にエッチングすることができる。（ゾーン２３を形成する）p型基体部分11を、次に、n型ドーパント（例えば、ヒ素）により溝40の側壁に沿って、周辺をオーバドープして、p型ベースゾーン23を囲みかつpn接合12を表面18にまで延在させるようにコレクタ領域２にまで到達する、n型環状領域42を形成しても良い。環状領域42を形成するために用いられる同じドーピングステップを、ベース領域１の高ドープゾーン25とpn接合13を形成するエミッタ領域３を設けるために、同時に用いてもよい。領域３と42の形成と同時に、このドーピングステップを、また、ゾーン24と表面18でのコレクタ接合延長部との間の位置での低ドープゾーン23内に一つ以上の環状のフィールド-リリーフ領域43を設けるために用いてもよい。ゾーン24に対し間隔を持つこれらのフィールド-リリーフ領域43は、表面18でゾーン24を囲んでいる環状の構成とすることが出来、そしてそれらは、延長されたゾーン23内の空乏層のコレクタ接合12からの広がり内に位置する。溝40の主面16および側壁は、その後、例えば、二酸化珪素の絶縁層48により保護することができる。ベース領域１のエミッタ領域３と高ドープゾーン25は、ベースコンタクト31とエミッタコンタクト33を設けるために、（例えば、アルミニウムの）金属化パターンにより接触される。絶縁層48内の窓とコンタクトが形成される。環状溝40は、トランジスタ構造が存在するデバイスの大きい活性領域を囲んでいる。第１および４図は、トランジスタTの小さい周辺領域のみを示す。一般に、パワースイッチングトランジスタTは、一つ以上のベース領域内に拡散された（例えば、マトリックスまたはフィンガーパターンの）数多くのエミッタ領域３を有し、そして、例えば、互いに嵌合するエミッタコンタクト33とベースコンタクト31を有することができる。本発明によれば、この種のトランジスタTの各共通ベース領域１は、第１および２図の垂直多重ゾーン構造23，24，25を有することができる。多くの修正および変更が、本発明の範囲内で可能である。例えば、エピタキシャル成長の使用は可能である。p型基板10'から始める代わりに、（ゾーン23に対する）低ドープp型基体部分11を、コレクタ領域２に堆積されるp型エピタキシャル層によって、設けても良い。第１図の実施例の場合、コレクタ領域２は、高ドープn型領域20のみから成る。しかしながら、本発明のNPNトランジスタは、例えば、ベース領域１の低ドープp型ゾーン23とコレクタ領域２の高ドープn型領域20の間の低ドープn型ゾーン22を有する２部分コレクタ領域２を有することができる。このようにして、例えば、低ドープベースゾーン23は、高ドープn型基板20に堆積させたn型エピタキシャル層22'に堆積させたp型エピタキシャル層1 1'であってもよい。２つのエピタキシャル層によって、設けられる各p型とn型低ドープゾーン23と22の相対厚さ（幅）WPとWnの選択には自由度がある。しかしながら、第３図のエネルギー消失曲線Cの最小は、（n型（N-）基板ゾーン22を有するケースBに対するよりも）p型（P-）基板ゾーン23を有するトランジスタケース Cに対して最小になるので、正確な適正化に対する最小エネルギー消失は、第１および２図に記載されるようなNPNトランジスタ（ここで、W_pは最大にされ、W_n はゼロ）に対して見出される。第１図のデバイスの実施例は、NPNスイッチングトランジスタである。しかしながら、本発明は、他の種類の半導体スイッチデバイス（例えば、高真空パワースイッチングダイオード）を形成するために使用することが出来る。この場合、 p型領域１とn型領域２を、各々、ダイオードのアノード領域とカソード領域とすることが出来る。この場合、アノード領域１は、高ドープゾーン25、明確な中間的にドープされたゾーン24、および低ドープベースゾーン23（全て、導電型はp 型）を有する。スイッチ切り替え可能なpn接合12が、（基体部分11により形成される）低ドープp型ベース領域23とn型カソード領域２との間に形成される。高ドープゾーン25には、アノードコンタクト31が主面18に設けられ、n型（第二）領域２には、カソードコンタクト32がアノード領域１の反対側のカソード領域２の主面19に、設けられる。ダイオードは、ダイオード内に領域３とコンタクト33が存在しない点を除き、例えば、第１図のそれと同様の構成にすることができる。本発明のドーピングプロフィールを有するこの種の高電圧のスイッチングダイオードは、例えば、第５図の回路のスイッチングダイオードDを形成できる。ここまでに記載された実施例の場合、領域１はp型導電型である。しかしながら、（その明確なゾーン23、24と25を有する）領域１が、n導電型で、領域２がp導電型である本発明の実施例も可能である。PNPトランジスタの実施例も可能である。第１および２図のNPNトランジスタ実施例の場合、ベース領域１はp型ゾーン23、24、25を有する。PNPトランジスタの実施例の場合、コレクタ領域2'が本発明のp型ゾーン23'，24'，25'を有することができる。この場合均一に低くドープされたp型ゾーン23'が、n型ベース領域1'とコレクタ接合12''を形成し、高ドープp型ゾーン25'が、コレクタコンタクトゾーンであり、そして（ゾーン23の方に減少する中間ドーピング濃度の）明確な付加p型ゾーン24'が、ゾーン25'と2 3'との間に存在する。両方のゾーン23'と24'は、このPNPトランジスタのオフ状態の接合12''から空乏層によって、空乏化させることができる。本発明の開示から、これ以外の修正と変更は、当業者にとって明らかであろう。このような修正と変更は、本技術分野ですでに知られていて、かつここですでに開示した特徴に代えまたはそれに加えて使用することが出来る同様な特徴と他の特徴を含む。この出願の請求項は、特徴の特定な組合わせについて記載されているが、本出願の開示の範囲は、明示的であれ暗示的であれ、それが現在の何れかの請求項に記載された発明と同じであるか否かに拘わらず、そしてそれが本発明が解決する技術的問題と同じものの何れかまたは全てを解決している否かに拘わらず、ここで開示した、如何なる新規な特徴または如何なる特徴の新規な組み合わせおよびそれらの一般化も、含むことは理解されるべきである。本出願人は、本出願または本出願から派生する如何なる別出願の審査の間に、このような特徴および／またはこのような特徴の組み合わせについて、新しい請求項が請求される可能性があることをここに述べておく。

───────────────────────────────────────────────────── 【要約の続き】いる付加ゾーン（24）は、装置(T,D)がスイッチオフされているとき、低ドープゾーン（23）から残留電荷キャリヤを抽出するパスを提供する。

Claims

【特許請求の範囲】 1. スイッチ切り替え可能な逆バイアスpn接合が第一導電型の第一領域と反対第二導電型の第二領域との間に存在する、半導体基体を有している半導体スイッチデバイスであって、前記第一領域が、前記第一領域の低ドープゾーンより前記第一導電型のより高いドーピング濃度を有する高ドープゾーンを含み、前記低ドープゾーンが、前記第二領域と前記pn接合を形成する前記第一導電型の実質上均一なドーピング濃度を有する基体部分を有し、そして前記高ドープゾーンの前記ドーピング濃度が、前記基体の前記厚みの一部に渡って前記低ドープゾーンに向かって減少する、半導体スイッチデバイスにおいて、前記第一領域が、前記高ドープゾーンの前記ドーピング濃度より低くかつ前記低ドープゾーンに向かって減少する、前記第一導電型の付加ドーピング濃度を有する明確な付加ゾーンを、前記低ドープゾーンと前記高ドープゾーン間との間に、更に有し、前記付加ゾーンが、前記スイッチデバイスがスイッチオフされている時に、前記低ドープゾーンから電荷担体を抽出するパスを与えることを特徴とする半導体スイッチデバイス。 2. 前記第一および第二領域が、バイポーラトランジスタの各ベース領域とコレクタ領域であり、前記トランジスタが、前記ベース領域の前記高ドープゾーンとpn接合を形成するエミッタ領域も有し、前記エミッタ領域と前記ベース領域の高ドープゾーンには、エミッタコンタクトとベースコンタクトとが、前記基体の表面に設けられていることを特徴とする請求項１に記載の装置。 3. 前記第一および第二領域が、スイッチングダイオードの各アノードとカソード領域であり、前記第一領域の前記高ドープゾーンには、アノードコンタクトが前記基体の表面に設けられていて、そして、前記第二領域には、カソードコンタクトが前記アノード領域の反対側の前記カソード領域の表面に設けられていることを特徴とする請求項１に記載の装置。 4. 前記第一領域の前記低ドープゾーンが、前記スイッチ装置がオフ状態に駆動されているとき、前記低ドープゾーンの厚みに渡って逆バイアスされたpn接合から前記第一領域の前記付加ゾーンまで空乏化されるような低ドーピング濃度を有することを特徴とする前記請求項の何れかに記載の装置。 5. 前記第一領域の前記付加ゾーンの前記最大ドーピング濃度が、前記高ドープゾーンの前記ドーピング濃度より少なくとも１桁低く、かつ前記低ドープゾーンの前記ドーピング濃度より少なくとも１桁高いことを特徴とする前記請求項の何れかに記載の装置。 6. 前記pn接合が、前記第一領域が隣接する前記基体の表面に延在し、そして前記第二導電型の環状フィールド-リリーフ領域が、前記第一領域の低ドープゾーン内で、前記第一領域の前記付加ゾーンと当該表面での前記pn接合の延長部との間に存在することを特徴とする前記請求項の何れかに記載の装置。 7. 第一導電型の第一領域と反対第二導電型の第二領域間にスイッチ切り替え可能な逆バイアスpn接合を有し、その第一領域が、前記第一領域の低ドープゾーンより前記第一導電型のより高いドーピング濃度を有する高ドープゾーンを有する、半導体スイッチ装置の製造方法であって、前記pn接合に隣接させて前記低ドープゾーンを形成する、第一導電型の実質上均一なドーピング濃度を有する半導体基体部分が、設けられていて、前記基体部分が、前記pn接合の反対側に位置する表面を有し、そして前記高ドープゾーンに前記低ドープゾーンに向かって減少するドーピング濃度が与えられるように、前記基体部分に前記第一導電型の特性を有するドーパントを、その厚さの一部に前記表面を介してドープすることによって、ドーピングステップが実行される半導体スイッチ装置の製造方法において、前記低ドープゾーンと高ドープゾーンの間に前記第一領域の付加ゾーンを形成するために、前記高ドープゾーンより大きい深さまで、かつ前記低ドープゾーンに向かって減少するドーピング濃度を、前記付加ゾーンに与える前記高ドープゾーンよりも低いドーピング濃度で、前記第一導電型の特性を有するドーパントを、前記表面を介して、前記半導体基体部分に、ドープすることによって、付加ドーピングステップが、実行される半導体スイッチ装置の製造方法。 8. 前記第一領域と前記pn接合を形成するために前記半導体基体部分の一部をオーバードープすることにより、前記第二導電型の前記第二領域の少なくとも一部が、形成されることを更に特徴とする請求項７に記載の製造方法。 9. 溝が、前記第一領域を囲むために前記基体部分に前記表面からエッチングされ、そして前記pn接合が前記表面まで延在するように前記第二導電型の前記第二領域に達する前記第二導電型の環状領域を形成するために、前記第一導電型の前記基体部分が、前記第二導電型の特性を有するドーパントにより前記溝の側壁に沿ってオーバードープされることを更に特徴とする請求項７または８に記載の製造方法。 10．前記第一および第二領域が、バイポーラトランジスタの各ベースとコレクタ領域であり、そして前記環状領域と前記トランジスタのエミッター領域とを同時に形成する前記第二導電型の特性を有する前記ドーパントにより、前記第一導電型の前記基体部分が、オーバードープされ、前記エミッター領域が、前記ベース領域の前記高ドープゾーンとpn接合を形成していることを更に特徴とする請求項９に記載の製造方法。