DE102004055879B4 - Halbleiterbauteil mit isolierter Steuerelektrode - Google Patents
Halbleiterbauteil mit isolierter Steuerelektrode Download PDFInfo
- Publication number
- DE102004055879B4 DE102004055879B4 DE102004055879A DE102004055879A DE102004055879B4 DE 102004055879 B4 DE102004055879 B4 DE 102004055879B4 DE 102004055879 A DE102004055879 A DE 102004055879A DE 102004055879 A DE102004055879 A DE 102004055879A DE 102004055879 B4 DE102004055879 B4 DE 102004055879B4
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- semiconductor layer
- regions
- trenches
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 189
- 239000010410 layer Substances 0.000 claims abstract description 165
- 239000012212 insulator Substances 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 7
- 239000000356 contaminant Substances 0.000 claims 1
- 230000005855 radiation Effects 0.000 description 28
- 230000008859 change Effects 0.000 description 16
- 230000009467 reduction Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 7
- 238000010276 construction Methods 0.000 description 7
- 238000004088 simulation Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
eine erste Halbleiterschicht (1) eines ersten Leitfähigkeitstyps;
auf der ersten Halbleiterschicht (1), eine zweite Halbleiterschicht (2) eines zweiten Leitfähigkeitstyps;
auf der zweiten Halbleiterschicht (2), eine dritte Halbleiterschicht (20) des ersten Leitfähigkeitstyps;
durch die dritte Halbleiterschicht (20) bis hinunter zur zweiten Halbleiterschicht (2) reichende Gräben (21), durch die die dritte Halbleiterschicht (20) in mehrere Halbleiterregionen (9, 16) geteilt ist;
vierte Halbleiterschichten (3) des zweiten Leitfähigkeitstyps, die selektiv zumindest in den Oberflächenteilen einiger der Halbleiterregionen (9, 16) gebildet sind;
in jedem der Gräben (21) eine Steuerelektrode (5) unter Zwischenlage einer Isolierschicht (4);
eine erste Hauptelektrode (7) oben auf der dritten Halbleiterschicht (20) und den vierten Halbleiterschichten (3) unter Zwischenlage eines filmartigen Zwischenschichtisolators (6);
eine zweite Hauptelektrode (8), die elektrisch mit der ersten Halbleiterschicht (1) verbunden ist;
dadurch gekennzeichnet, daß die dritte Halbleiterschicht (20) durch die Gräben (21) wenigstens...
Description
- Die Erfindung bezieht sich auf Halbleiterbauteile mit isolierter Steuerelektrode.
- In jüngerer Zeit sind Bipolartransistoren mit isolierter Steuerelektrode und mit Grabenstruktur (im folgenden bezeichnet als ”Graben-IGBT”, insulated gate bipolar transistors), die in in einem Halbleitersubstrat gebildeten Gräben eine Struktur mit isolierter Steuerelektrode enthalten, auf dem Gebiet der Leistungs-Bauelemente, die für elektrische Umsetzer höherer Leistung (power converters) verwendet werden, stark beachtet worden. Da der Graben-IGBT eine Erhöhung seiner Grabendichte erleichtert, wird der Spannungsabfall VCE(sat) im EIN-Zustand des Graben-IGBTs niedrig und sind die Verluste im stetigen Zustand reduziert. Da jedoch die Kapazität zwischen der Steuerelektrode und der Emitterelektrode und die Kapazität zwischen der Steuerelektrode und der Kollektorelektrode (im folgenden bezeichnet als ”Steuerelektroden-Kollektor-Kapazität”) hoch sind, werden durch das Einschalten und Ausschalten des Graben-IGBTs hohe Schaltverluste verursacht.
- Es wurde berichtet, daß die Kompromißbeziehung zwischen der Sättigungsspannung und den Ausschaltverlusten im Graben-IGBT dadurch erleichtert wird, daß man p-leitende Topfregionen nicht in elektrischem Kontakt mit der Emitterelektrode anordnet, um die angehäufte Trägerdichte auf der Seite der Emitterelektrode zu erhöhen (JP-Publikation
JP 2000-228 519 A JP PHei.9(1997)-331063A 42 ),JP P2002-100770A 22 ; undJP P2002-16252A 1 ). -
JP 2001-308 327 A 10 ist keine n-leitende Quellenregion angeordnet. Die Emitterelektrode ist in Kontakt mit den Quellenregionen und mit gegebenen Basisregionen, und ist durch einen filmartigen Zwischenschichtisolator gegen die anderen p-leitenden Basisregionen, die keine n-leitende Quellenregion enthalten, isoliert. Die Gräben sind unter Zwischenlage einer Steuerelektroden-Isolierschicht mit Steuerelektroden gefüllt, die elektrisch mit Steuerelektroden-Verbindungsschienen verbunden sind, die sich über die endseitigen Ränder der Gräben erstrecken. - Wenn sich die Verbindungsschienen nur über die beiden Enden der Gräben erstrecken, wird der Steuerelektrodenwiderstand zwischen den Verbindungsschienen und dem Zentrum des aktiven Bereichs, in dem der Hauptstrom des Halbleiterbauteils fließt, hoch, und zwar umso höher, je größer der Halbleiterchip ist. Es ist deshalb bekannt, auch Verbindungsschienen im aktiven Bereich anzuordnen.
- Durch die Optimierung der Oberflächenstruktur einschließlich der Gräben und der Steuerelektroden können für solche Graben-IGBTs niedrige Verluste im stetigen Zustand und niedrige Schaltverluste (Schalten mit hoher Geschwindigkeit) gleichzeitig realisiert werden, ohne daß die Durchbruchspannung niedriger ausfällt.
- Wenn die Chips für jeden der oben beschriebenen Graben-IGBTs so groß sind, daß im aktiven Bereich eine Verbindungsschiene angeordnet werden muß, ergibt sich eine hohe Kapazität zwischen der Steuerelektrode und dem Kollektor, und erfolgen der Spannungsabfall und der Stromanstieg beim Einschalten langsam mit der Folge hoher Einschaltverluste. Um diese Erhöhung der Einschaltverluste zu vermeiden, müssen die Schaltvorrichtungen oder die ICs entsprechend angepaßt werden.
- Andererseits ist bei Leistungs-Bauteilen in letzter Zeit auch das Bedürfnis entstanden, daß das durch ihr Schalten erzeugte Strahlungsrauschen reduziert wird. Zur Verminderung des Strahlungsrauschens müssen die Geschwindigkeit des Spannungsabfalls (dV/dt) und die Geschwindigkeit des Stromanstiegs (di/dt) vermindert werden. Das Strahlungsrauschen und die Schaltverluste können aber nicht leicht gleichzeitig erniedrigt werden. Wenn zwischen den Einschaltverlusten und dem Strahlungsrauschen in der beschriebenen Weise eine Kompromißbeziehung gefunden werden muß, können die Graben-IGBTs nicht eine der konventionellen Strukturen aufweisen, um ein Optimum zu ergeben, das die Anforderungen hinsichtlich sowohl der Einschaltverluste als auch des Strahlungsrauschens erfüllt.
- Berichten zufolge beeinflussen die Bauteilcharakteristiken, die ein mit einem niedrigen Strom von etwa einem Zehntel des Nennstroms einschaltender IGBT aufweist, das Strahlungsrauschen erheblich (S. Momota, M. Otsuki, K. Ishii, H. Takubo und Y. Seki, ”Analysis an the Low Current Turn-on Behaviour of IGBT Modules” in Proc. ISPSD2000, Seiten 359–362 (2000)). Es bedarf großer Anstrengungen, um das speziell im Bereich 30 MHz oder höher bewirkte Strahlungsrauschen unter einen Referenzpegel zu drücken. Gemäß dem Bericht wird das Strahlungsrauschen im Frequenzbereich von 30 MHz oder höher durch ein hohes (dV/dt) bewirkt, das Hochfrequenzkomponenten enthält. Um den Spannungsanstieg (dV/dt) beim Schalten eines Inverters unter den Referenzwert zu drücken, wird der Gradient des Hauptstroms (dIc/dt) auf einen sehr niedrigen Wert reduziert, indem der Steuerelektrodenwiderstand und derartige Parameter entsprechend eingestellt werden.
- Eine Erhöhung des Steuerelektrodenwiderstands zur Reduzierung des Strahlungsrauschens erhöht aber die Schaltverluste, da die Erhöhung des Steuerelektrodenwiderstands lange Auslaufphasen der Spannungsverläufe verursacht. Es ist deshalb zu bevorzugen, daß der Graben-IGBT ein niedriges ”(di/dt)” realisiert, während der Steuerelektrodenwiderstand auf so niedrig als möglich gedrückt wird.
- Eine Halbleiteranordnung mit Graben zur Trennung von dotierten Gebieten, bei der in einem Substrat zwei benachbarte, isolierte Gräben vorgesehen sind, ist in der
WO 00/41246 A1 - Unter Würdigung des Vorstehenden erweist es sich als wünschenswert, die beschriebenen Probleme zu lösen. Speziell wäre es erwünscht, ein Halbleiterbauteil mit isolierter Steuerelektrode zu schaffen, das die gleichzeitige Erfüllung der Anforderungen sowohl hinsichtlich der Einschaltverluste als auch hinsichtlich des Schaltrauschens erleichtert.
- Ein erster Aspekt der Erfindung gilt einem Halbeiterbauteil mit isolierter Steuerelektrode, enthaltend: eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps; auf der ersten Halbleiterschicht, eine zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps; auf der zweiten Halbleiterschicht, eine dritte Halbleiterschicht des ersten Leitfähigkeitstyps; in der dritten Halbleiterschicht ausgebildete, bis hinunter zur zweiten Halbleiterschicht reichende Gräben, durch die die dritte Halbleiterschicht in mehrere Halbleiterregionen geteilt ist; vierte Halbleiterschichten des zweiten Leitfähigkeitstyps, die selektiv zumindest in den Oberflächenteilen einiger der Halbleiterregionen gebildet sind; in jedem der Gräben eine Steuerelektrode unter Zwischenlage einer Isolierschicht; eine auf der dritten Halbleiterschicht im aktiven Bereich verlaufende Verbindungsschiene, in der das Halbleiterbauteil einen Strom fließen läßt, wobei zwischen der Verbindungsschiene und der dritten Halbleiterschicht eine Isolierschicht liegt und die Verbindungsschiene elektrisch mit den Steuerelektroden verbunden ist; eine erste Hauptelektrode oben auf der dritten Halbleiterschicht und den vierten Halbleiterschichten unter Zwischenlage eines filmartigen Zwischenschichtisolators; und eine zweite Hauptelektrode, die elektrisch mit der ersten Halbleiterschicht verbunden ist; wobei die erste Hauptelektrode mit der dritten Halbleiterschicht und den vierten Halbleiterschichten durch den Zwischenschichtisolator in den Halbleiterregionen im Kontakt ist, die die darin ausgebildeten vierten Halbleiterschichten enthalten; und wobei die erste Hauptelektrode mit der dritten Halbleiterschicht über Kontaktlöcher, die in der Nachbarschaft der Endbereiche der Gräben und in der Nachbarschaft der Verbindungsschiene durch den Zwischenschichtisolator hindurch ausgebildet sind, in einigen der Halbleiterregionen, die keine vierte Halbleiterschicht enthalten, in Kontakt ist.
- Gemäß dem ersten Aspekt der Erfindung kontaktiert die erste Hauptelektrode die einigen Halbleiterregionen, die durch das Teilen der dritten Haltleiterschicht gebildet sind und in sich keine vierte Halbleiterschicht enthalten, nahe der im aktiven Bereich befindlichen Verbindungsschiene. Diese Konfiguration erleichtert die Reduzierung der Steuerelektrode-Kollektor-Kapazität, die über die Grenzflächen zwischen der dritten Halbleiterschicht in den keine vierte Halbleiterschicht enthaltenden Halbleiterregionen, und den Isolierschichten in den Gräben auftrat, und erleichtert somit eine Erhöhung der Spannungsabfallgeschwindigkeit und des Stromanstiegs während des Einschaltens des Bauteils. Die Einschaltverluste sind dadurch erniedrigt.
- Vorteilhafterweise sind weitere Halbleiterregionen, die keine vierte Halbleiterschicht enthalten, außer den schon genannten Halbleiterregionen, die ebenfalls keine vierte Halbleiterschicht enthalten, aber in Kontakt mit der ersten Hauptelektrode stehen, von der ersten Hauptelektrode durch den filmförmigen Zwischenschichtisolator isoliert sind.
- Die durch das Teilen der dritten Halbleiterschicht durch die Gräben gebildeten Halbleiterregionen, die nur mit der ersten Hauptelektrode elektrischen Kontakt haben, und die durch das Teilen der dritten Halbleiterschicht durch die Gräben gebildeten Halbleiterregionen, die gegenüber der ersten Hauptelektrode isoliert sind, sind in zweckmäßiger Weise so angeordnet, daß die Einschaltverluste und das Strahlungsrauschen reduziert sein können.
- Vorteilhafterweise sind die Anzahl N1 der einigen Halbleiterregionen, die keine vierte Halbleiterschicht enthalten, aber in Kontakt mit der ersten Hauptelektrode stehen, und die Anzahl N2 der weiteren Halbleiterregionen, die ebenfalls keine vierte Halbleiterschicht enthalten, aber gegen die erste Hauptelektrode isoliert sind, zueinander durch die folgende Beziehung verknüpft:
0,25 ≤ N1/(N1 + N2) ≤ 0,75. - Durch das Festsetzen der Zahlen N1 und N2 so, daß sie die in der angegebenen Beziehung beschriebenen Bedingungen erfüllen, werden die Einschaltverluste und das Strahlungsrauschen reduziert.
- Gemäß einem zweiten Aspekt der Erfindung enthält das Halbeiterbauteil mit isolierter Steuerelektrode eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps; auf der ersten Halbleiterschicht, eine zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps; auf der zweiten Halbleiterschicht, eine dritte Halbleiterschicht des ersten Leitfähigkeitstyps; in der dritten Halbleiterschicht ausgebildete, bis hinunter zur zweiten Halbleiterschicht reichende Gräben, durch die die dritte Halbleiterschicht in mehrere Halbleiterregionen geteilt ist, nämlich in erste Halbleiterregionen, zweite Halbleiterregionen und dritte Halbleiterregionen; vierte Halbleiterschichten des zweiten Leitfähigkeitstyps, die selektiv zumindest in den Oberflächenteilen der ersten Halbleiterregionen gebildet sind; in jedem der Gräben eine Steuerelektrode unter Zwischenlage einer Isolierschicht; eine auf der dritten Halbleiterschicht im aktiven Bereich verlaufende Verbindungsschiene, in der das Halbleiterbauteil einen Strom fließen läßt, wobei zwischen der Verbindungsschiene und der dritten Halbleiterschicht eine Isolierschicht liegt und die Verbindungsschiene elektrisch mit den Steuerelektroden verbunden ist; eine erste Hauptelektrode oben auf der dritten Halbleiterschicht und den vierten Halbleiterschichten unter Zwischenlage eines filmartigen Zwischenschichtisolators; und eine zweite Hauptelektrode, die elektrisch mit der ersten Halbleiterschicht verbunden ist; wobei die erste Hauptelektrode mit der dritten Halbleiterschicht und den vierten Halbleiterschichten durch den Zwischenschichtisolator hindurch in den ersten Halbleiterregionen und nur mit der dritten Halbleiterschicht über Kontaktlöcher, die durch den Zwischenschichtisolator hindurch ausgebildet sind, in den zweiten Halbleiterregionen in Kontakt ist und gegen die dritte Halbleiterschicht und die vierten Halbleiterschichten durch den Zwischenschichtisolator in den dritten Halbleiterregionen isoliert ist; und wobei die Kontaktlöcher in den Nachbarschaften der Endbereiche der Gräben und in der Nachbarschaft der Laufschiene liegen.
- Gemäß dieser beschriebenen Konfiguration hat die erste Hauptelektrode mit der dritten Halbleiterschicht nur über die Kontaktlöcher nahe der im aktiven Bereich angeordneten Verbindungsschiene und nahe den Enden der Gräben Kontakt. Dies erleichtert es, die über die Grenzflächen zwischen der dritten Halbleiterschicht und den Isolierschichten in den Gräben auftretende Steuerelektroden-Kollektor-Kapazität zu verringern und die Geschwindigkeit des Spannungsabfalls und des Stromanstiegs während des Einschaltens des Bauelements zu erhöhen. Hierdurch werden die Einschaltverluste reduziert.
- Wiederum gilt vorzugsweise die Beziehung
0,25 ≤ N1/(N1 + N2) ≤ 0,75, - Gemäß einem dritten Aspekt der Erfindung enthält das Halbeiterbauteil mit isolierter Steuerelektrode eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps; auf der ersten Halbleiterschicht, eine zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps; auf der zweiten Halbleiterschicht, eine dritte Halbleiterschicht des ersten Leitfähigkeitstyps; in der dritten Halbleiterschicht ausgebildete, bis hinunter zur zweiten Halbleiterschicht reichende Gräben, durch die die dritte Halbleiterschicht in mehrere Halbleiterregionen geteilt ist, nämlich wenigstens in relativ schmale Halbleiterregionen und relativ breite Halbleiterregionen; vierte Halbleiterschichten des zweiten Leitfähigkeitstyps, die selektiv zumindest in den Oberflächenteilen der relativ schmalen Halbleiterregionen gebildet sind; in jedem der Gräben eine Steuerelektrode unter Zwischenlage einer Isolierschicht; eine erste Hauptelektrode oben auf den dritten und vierten Halbleiterschichten unter Zwischenlage eines filmartigen Zwischenschichtisolators; eine zweite Hauptelektrode, die elektrisch mit der ersten Halbleiterschicht verbunden ist; wobei die erste Hauptelektrode mit der dritten Halbleiterschicht und den vierten Halbleiterschichten durch den Zwischenschichtisolator hindurch im Bereich der relativ schmalen Halbleiterregionen in Kontakt ist und mit der dritten Halbleiterschicht über einen Widerstand von 50 mΩ oder höher in den relativ breiten Halbleiterregionen verbunden ist.
- Vorzugsweise ist der Widerstand durch den Schichtwiderstand einer Verunreinigungsschicht in der relativ breiten Halbleiterregion gebildet und ist diese Verunreinigungsschicht elektrisch mit der ersten Hauptelektrode über Kontaktlöcher verbunden ist, die örtlich durch den Zwischenschichtisolator hindurch verlaufen.
- Vorteilhafterweise sind die Gräben als jeweilige Streifen gebildet, die parallel zueinander verlaufen, und sind die Kontaktlöcher entlang den streifenförmigen Gräben in einem gegenseitigen Abstand zwischen 200 μm und 2 mm aufgereiht. Der Widerstand besteht bevorzugt aus dotiertem Polysilizium.
- Da die beschriebenen vorteilhaften Ausführungsformen den Wert di/dt durch einen niedrigen Steuerelektrodenwiderstand reduzieren, werden die Einschaltverluste und das Strahlungsrauschen erniedrigt.
- Das erfindungsgemäße Halbleiterbauteil mit isolierter Steuerelektrode erleichtert die Reduzierung der Einschaltverluste und des Strahlungsrauschens. Durch die Erfindung erhält man also ein Halbleiterbauteil mit isolierten Steuerelektroden und mit einer Struktur, die die Spezifikationen hinsichtlich der Einschaltverluste und hinsichtlich des Strahlungsrauschens erfüllt.
- Weitere Einzelheiten, Vorteile und Weiterbildungen der Erfindung im Vergleich zum Stand der Technik ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele unter Bezugnahme auf die Zeichnung. Es zeigen:
-
1 einen schematischen Querschnitt durch einen Graben-IGBT gemäß einer ersten Ausführungsform der Erfindung; -
2 eine andere Querschnittsansicht des Graben-IGBTs gemäß der ersten Ausführungsform; -
3 eine schematische Draufsicht auf den Graben-IGBT gemäß der ersten Ausführungsform; -
4 zwei Kurven, die die Beziehung zwischen den Einschaltverlusten und der Spannungsänderungsgeschwindigkeit während des Einschalten des Bauteils mit Kurzschlußrate zeigen; -
5 eine Schar von Kurven, die die Beziehung der Spannungsänderungsgeschwindigkeit während des Einschaltens des Bauteils zum Steuerelektrodenwiderstand, mit der Kurzschlußrate als Parameter, zeigen; -
6 eine schematische Draufsicht auf einen Graben-IGBT gemäß einer zweiten Ausführungsform der Erfindung; -
7 einen Querschnitt durch den Graben-IGBT gemäß der zweiten Ausführungsform der Erfindung; -
8 einen Querschnitt zur Veranschaulichung des Prinzips eines Graben-IGBTs gemäß einer dritten Ausführungsform der Erfindung; -
9 eine grafische Darstellung zum Zeigen der simulierten Beziehung zwischen der Reduktionsrate des Spitzenstroms und dem Widerstandswert im Graben-IGBT mit dem in8 gezeigten Aufbau; -
10 eine grafische Darstellung zum Zeigen der simulierten Beziehung zwischen der Ein-Spannung und dem Widerstandswert im Graben-IGBT mit dem in8 gezeigten Aufbau; -
11 die Darstellung von Spannungsverläufen, wobei Simulationsergebnisse für den Vergleich der Einschaltcharakteristiken des IGBTs von8 und der IGBTs nach dem Stand der Technik bei unterschiedlichen Steuerelektrodenwiderständen gezeigt sind; -
12 eine schematische perspektivische Darstellung eines Graben-IGBTs gemäß der dritten Ausführungsform der Erfindung; -
13 eine grafische Darstellung, die anhand experimenteller Ergebnisse die - Beziehung des Abstands der Kontaktlöcher zur Reduktionsrate des Spitzenstroms im Graben-IGBT mit dem Aufbau nach
12 zeigt; -
14 eine grafische Darstellung, die anhand experimenteller Ergebnisse die Beziehung des Abstands der Kontaktlöcher zur Ein-Spannung im Graben-IGBT mit dem Aufbau nach12 zeigt; -
15 eine Draufsicht auf einen Graben-IGBT gemäß einer vierten Ausführungsform der Erfindung; -
16 einen Querschnitt durch den Graben-IGBT gemäß der vierten Ausführungsform; -
17 einen anderen Querschnitt durch den Graben-IGBT gemäß der vierten Ausführungsform; -
18 eine schematische Draufsicht auf einen Graben-IGBT nach dem Stand der Technik; -
19 einen Querschnitt durch den Graben-IGBT nach dem Stand der Technik in einer Schnittebene A-A in18 ; -
20 eine schematische Draufsicht auf einen anderen Graben-IGBT nach dem Stand der Technik; -
21 einen Querschnitt durch dieser anderen Graben-IGBT in einer Schnittebene B-B in20 ; -
22 und23 Teil-Draufsichten auf Graben-IGBTs, sowohl nach dem Stand der Technik als auch nach der Erfindung, zur Veranschaulichung von Beispielen unterschiedlicher Topographien von Gräben. - Die Zeichnung zeigt bevorzugte Ausführungsformen der Erfindung und zum Vergleich Graben-IGBTs nach dem Stand der Technik. Durch alle Figuren bezeichnen gleiche Bezugszeichen gleiche Gegenstände, die in der folgenden Beschreibung jeweils nur einmal beschrieben werden. In der folgenden Beschreibung wird als erster Leitfähigkeitstyp der p-Typ und als zweiter Leitfähigkeitstyp der n-Typ zugrundegelegt, die Erfindung ist jedoch auch auf Graben-IGBTs anwendbar, bei denen der erste Leitfähigkeitstyp der n-Typ und der zweite Leitfähigkeitstyp der p-Typ ist.
-
18 zeigt eine schematische Draufsicht auf einen Graben-IGBT nach dem Stand der Technik, und19 zeigt einen Querschnitt durch den Graben-IGBT in einer Schnittebene A-A in18 . - In
18 sind n-leitende Quellenregionen3 , Steuerelektroden5 , p-leitende Basisregionen9 und10 und Steuerelektroden-Verbindungsschienen13 und14 zu sehen. Eine Steuerelektroden-Isolierschicht4 , ein schichtartiger Zwischenschichtisolator6 und eine Emitterelektrode7 sind in18 nicht zu sehen. In19 ist die Querschnittsansicht in der Ebene A-A, nämlich die Struktur über den n-leitenden Quellenregionen3 und den Steuerelektroden5 , zusammen mit den konstituierenden Elementen, die in18 nicht zu sehen sind, gezeigt. - Gemäß den
18 und19 befindet sich auf einer p-leitenden Kollektorschicht1 eine n-leitende Driftschicht2 und auf dieser Driftschicht2 eine p-leitende Basisschicht20 , die durch Gräben21 geteilt ist in p-leitende Basisregionen9 und10 . Die n-leitende Quellenregion3 befindet sich auf der Seite des Grabens21 in der engen p-leitenden Basisregion9 . In der breiten p-leitenden Basisregion10 ist keine n-leitende Quellenregion3 angeordnet. - Die Kollektorschicht
1 ist in Kontakt mit einer ganzflächigen, der Emitterelektrode7 gegenüberliegenden Kollektorelektrode8 , und die Emitterelektrode7 ist in Kontakt mit der n-leitenden Quellenregion3 und der p-leitenden Basisregion9 . Sie ist durch einen filmartigen Zwischenschichtisolator6 gegen die p-leitende Basisregion10 , die keine n-leitende Quellenregion3 enthält, isoliert. Die Gräben21 sind unter Zwischenlage einer Steuerelektroden-Isolierschicht4 mit der Steuerelektrode5 gefüllt. Wie die18 zeigt, sind die Steuerelektroden5 elektrisch mit den Steuerelektroden Verbindungsschienen13 verbunden, die sich über die endseitigen Ränder der Gräben21 erstrecken. Die Verbindungsschienen13 sind mit einer nicht gezeigten Steuerelektroden-Anschlußfläche verbunden. - Bei dem beschriebenen Aufbau, bei dem sich die Verbindungsschienen
13 über die beiden Enden der Gräben21 erstrecken, wird der Steuerelektrodenwiderstand zwischen den Verbindungsschienen13 und dem Zentrum der aktiven Region, in dem der Hauptstrom des Halbleiterbauteils zum Fließen gebracht werden, umso höher, je größer der Halbleiterchip ist. Um dieses Problem zu lösen, werden die Verbindungsschienen14 im aktiven Bereich in einem Abstand zwischen 2 und 4 mm angeordnet. In in der Figur nicht dargestellter Weise ist um den aktiven Bereich eine Struktur zur Erzielung der Festigkeit gegenüber der Durchbruchspannung, mit Schutzringen und derartigen Mitteln, angeordnet. -
20 zeigt in schematischer Draufsicht einen anderen Graben-IGBT nach dem Stand der Technik, und21 einen Querschnitt durch diesen Graben-IGBT in einer Schnittebene B-B von20 . - Beim Graben-IGBT nach den
20 und21 ist wiederum die p-leitende Basisschicht20 in die p-leitenden Basisregionen9 und12 durch die Gräben21 geteilt. Die Emitterelektrode7 steht hier in Kontakt mit einer p-leitenden Basisregion12 , in der wie bei der Basisregion10 von19 keine p-leitende Quellenregion vorhanden ist, und zwar über Kontaktlöcher11 , die im Zwischenschichtisolator6 ausgebildet sind und durch ihn hindurchgehen (siehe das DokumentJP-P2001-308327 A 1 und7 ). Ein nahe dem endseitigen Rand des Grabens21 angeordnetes Kontaktloch11 hat eine Querschnittsfläche von 2 μm·2 μm. -
20 zeigt die p-leitenden Basisregionen9 und12 , die n-leitenden Quellenregionen3 , die Steuerelektroden5 , die Verbindungsschienen13 und14 und die Kontaktlöcher11 in der Projektion auf die Oberflächen der p-leitenden Basisregionen12 . Die Steuerelektroden-Isolierschichten4 , die Zwischenschichtisolatoren6 und die Emitterelektrode7 sind in20 nicht zu sehen.21 zeigt den Querschnitt in der Schnittebene B-B von20 und somit die Struktur durch die n-leitenden Quellenregionen3 , die Steuerelektroden5 und die Kontaktlöcher11 , zusammen mit den in20 nicht sichtbaren Bestandteilselementen. - Für den oben beschriebenen Graben-IGBT können durch die Optimierung der Oberflächenstruktur einschließlich der Gräben
21 , also durch Optimieren der Oberflächenstruktur einschließlich der Steuerelektroden5 niedrige Verluste im stetigen Zustand und niedrige Schaltverluste (Schatten mit hoher Geschwindigkeit) gleichzeitig realisiert werden. Der Graben-IGBT mit der anhand von21 beschriebenen Struktur erleichtert es zu verhindern, daß seine Durchbruchspannung im Vergleich zu der des Graben-IGBTs nach19 niedriger ausfällt. - Indessen ergibt sich, wenn die Chips für jeden der oben beschriebenen Graben-IGBTs so groß sind, daß die Verbindungsschiene
14 im aktiven Bereich angeordnet werden muß, eine hohe Kapazität über die Grenzen zwischen den p-leitenden Basisregionen10 oder12 , die keine Quellenregion3 enthalten, und den Steuerelektroden-Isolierfilmen4 im zentralen Teil des aktiven Bereichs zwischen der Steuerelektrode und dem Kollektor. Da der Spannungsabfall und der Stromanstieg aufgrund der hohen Steuerelektroden-Kollektor-Kapazität des Graben-IGBTs bei dessen Einschalten langsam erfolgen, treten hohe Einschaltverluste auf. Um diese Erhöhung der Einschaltverluste zu vermeiden, müssen die Möglichkeiten des Umschalten der Steuerelektrodenspannung der Schaltvorrichtungen für die Steuerelektroden-Ansteuerung oder der ICs für die Steuerelektroden-Ansteuerung verbessert werden, und die üblichen Vorrichtungen für die Steuerelektroden-Ansteuerung können nicht gebraucht werden. - Weiterhin ist bei Leistungs-Bauteilen in letzter Zeit das Bedürfnis entstanden, daß das durch ihr Schalten erzeugte Strahlungsrauschen reduziert wird. Zur Verminderung des Strahlungsrauschens müssen, wie eingangs dargelegt, die Geschwindigkeit des Spannungsabfalls (dV/dt) und die Geschwindigkeit des Stromanstiegs (di/dt) erniedrigt werden, die andererseits aus Gründen der Verlustreduzierung erhöht werden müssen. Das Strahlungsrauschen und die Schaltverluste können somit nicht leicht gleichzeitig erniedrigt werden. Wenn zwischen den Einschaltverlusten und dem Strahlungsrauschen in der beschriebenen Weise eine Kompromißbeziehung gefunden werden soll, können die Graben-IGBTs nicht eine der konventionellen Strukturen aufweisen, um ein Optimum zu ergeben, das die Anforderungen hinsichtlich sowohl der Einschaltverluste als auch des Strahlungsrauschens erfüllt.
- Bei einem mit einem niedrigen Strom von etwa einem Zehntel des Nennstroms einschaltender IGBT beeinflussen die Bauteilcharakteristiken das Strahlungsrauschen erheblich (S. Momota u. a., a. a. O.). Es wird im Frequenzbereich über 30 MHz durch ein hohes (dV/dt) bewirkt, das Hochfrequenzkomponenten enthält. Um den Spannungsanstieg (dV/dt) beim Schalten eines Inverters unter den Referenzwert zu drücken, muß der Gradient des Hauptstroms (dIc/dt)erniedrigt werden, indem der Steuerelektrodenwiderstand und derartige Parameter entsprechend eingestellt werden.
- Jedoch erhöht ein hoher Steuerelektrodenwiderstand die Einschaltverluste des IGBTs.
11 ist ein Verlaufsdiagramm, das die Simulationsergebnisse eines Vergleichs der Einschaltcharakteristiken des in8 gezeigten IGBTs und des konventionellen IGBTs zeigt, wobei deren Steuerelektrodenwiderstandswerte verändert sind. Wie11 zeigt, wird der Gradient (di/dt) des Stroms während des Einschaltens des IGBTs (im folgenden bezeichnet als ”Einschalt-Stromänderungsgeschwindigkeit”) durch Erhöhung des Steuerelektrodenwiderstands vermindert. Wenn auch eine Erhöhung des Steuerelektrodenwiderstands zur Reduzierung des Strahlungsrauschens bevorzugbar ist, erhöht sie die Schaltverluste. Unter diesem Gesichtspunkt soll der Graben-IGBT ein niedriges (di/dt) realisieren, während der Steuerelektrodenwiderstand so niedrig als möglich gehalten wird. - Mit Hilfe der nachstehend beschriebenen erfindungsgemäßen Ausführungen des IGBTs ist es möglich, ein Halbleiterbauteil mit isolierter Steuerelektrode zu schaffen, das die gleichzeitige Erfüllung der Anforderungen sowohl hinsichtlich der Einschaltverluste als auch hinsichtlich des Schaltrauschens erleichtert.
- Erste Ausführungsform
- In den
1 bis3 ist eine erste Ausführungsform der Erfindung dargestellt;3 zeigt schematisch in Draufsicht einen Graben-IGBT nach der ersten Ausführungsform der Erfindung, mit den p-leitenden Basisregionen9 ,10 und12 , den n-leitenden Quellenregionen3 , den Steuerelektroden5 , den Steuerelektroden-Verbindungsschienen13 und14 und den bis zur Oberfläche der p-leitenden Basisregionen12 reichenden Kontaktlöchern11 . -
1 zeigt das Bauteil von3 im Querschnitt in einer Schnittebene C-C in3 . Diese Schnittebene verläuft durch die n-leitenden Quellenregionen3 , die Steuerelektroden5 und diejenigen Kontaktlöcher11 , die sich nahe an der Verbindungsschiene14 im aktiven Bereich befinden.2 zeigt einen Querschnitt in einer Schnittebene D-D in3 . Diese Schnittebene verläuft durch die Verbindungsschiene14 im aktiven Bereich und durch die Kontaktlöcher11 auf beiden Seiten der Verbindungsschiene14 . In3 sind die Steuerelektroden-Isolierschichten4 , die filmartigen Zwischenschichtisolatoren6 und die Emitterelektrode7 nicht gezeigt, diese Bestandteilselemente sind aber in1 und2 dargestellt. - Die n-leitende Driftschicht
2 , nämlich eine zweite Halbleiterschicht, ist bei der Ausführungsform nach1 bis3 auf der p-leitenden Kollektorschicht1 , nämlich der ersten Halbleiterschicht, gebildet. Die p-leitende Basisschicht20 , die eine dritte Halbleiterschicht darstellt, ist auf der Driftschicht2 gebildet und ist durch die Gräben21 in Basisregionen unterteilt, nämlich in die ersten Basisregionen9 , die zweiten Basisregionen12 und die dritten Basisregionen10 . - Die ersten Basisregionen
9 enthalten die n-leitenden Quellenregionen3 und3 , die vierte Halbleiterschichten darstellen, und zwar befinden sich die Quellenregionen3 im Oberflächenteil der einzelnen p-leitenden Basisregionen9 auf der Seite des Grabens21 . Weder in der zweiten Basisregion12 noch in der dritten Basisregion10 sind n-leitende Quellenregionen3 gebildet. - Die Emitterelektrode
7 , die die erste Hauptelektrode ist, ist in Kontakt sowohl mit den ersten p-leitenden Basisregionen9 als auch mit den n-leitenden Quellenregionen3 in den Basisregionen9 . Andererseits ist sie über die durch den Zwischenschichtisolator verlaufenden Kontaktlöcher11 in Kontakt allein mit den zweiten p-leitenden Basisregionen12 . Die dritten p-leitenden Basisregionen10 sind von der Emitterelektrode7 durch den Zwischenschichtisolator6 isoliert. Der einzelne Graben21 ist mit der Steuerelektrode5 gefüllt, wobei zwischen der Grabenwand und der Elektrode der Zwischenschichtisolator6 und die Steuerelektroden-Isolierschicht4 liegen. Die zweite Hauptelektrode ist die Kollektorelektrode8 , die in Kontakt mit der Rückseite der p-leitenden Kollektorschicht1 steht. - Wie
3 zeigt, sind die Steuerelektroden5 elektrisch mit den beiden Steuerelektroden Verbindungsschienen13 und13 verbunden, die über die Endteile der bei dieser Ausführungsform die Form langgestreckter geschlossener Rechtecke aufweisenden Gräben21 verlaufen. Die Verbindungsschienen13 bestehen aus dem gleichen Material wie die Steuerelektroden5 , beispielsweise aus Polysilizium, dessen Widerstand durch eine Verunreinigungsdotierung erniedrigt ist. Die Steuerelektroden5 sind außerdem elektrisch mit der Verbindungsschiene14 verbunden, die quer über die Gräben21 im aktiven Bereich des Bauteils verläuft. Die Verbindungsschienen13 und14 sind elektrisch mit einer nicht dargestellten Steuerungs-Anschlußfläche verbunden. - Wie
2 zeigt, ist die im aktiven Bereich angeordnete Verbindungsschiene14 von den zweiten p-leitenden Basisregionen12 durch die Isolierschichten4 isoliert. Ebenso ist, in nicht dargestellter Weise, die im aktiven Bereich angeordnete Verbindungsschiene14 durch die Isolierschichten4 gegenüber den ersten Basisregionen9 und den dritten Basisregionen10 isoliert, und ist an den entsprechenden Schnittpunkten mit den Steuerelektroden5 elektrisch verbunden. - Wie die
2 und3 zeigen, sind die Kontaktlöcher11 , die der Verbindung der Emitterelektrode7 mit den zweiten p-leitenden Basisregionen12 dienen, beiderseits der Verbindungsschiene14 im aktiven Bereich und in der Nachbarschaft der außerhalb des aktiven Bereichs liegenden Endbereiche der Gräben21 angeordnet. Bei dem in2 dargestellten Aufbau ist eine Steuerelektroden-Schienenverdrahtung15 beispielhaft in Kontakt mit der Verbindungsschiene14 angeordnet. Die Schienenverdrahtung15 wird verwendet, wenn der Widerstand der Steuerelektroden5 noch zu hoch ist. Die Schienenverdrahtung15 und die Emitterelektrode7 werden durch gezieltes Aufbringen der selben Metallschicht gebildet. In nicht dargestellter Weise ist auch noch eine Struktur zur Sicherstellung der Durchbruchspannung einschließlich Schutzringen und derartigen Mitteln um den aktiven Bereich vorhanden. - Im folgenden wird ein bevorzugtes Verhältnis der Anzahl N1 der zweiten p-leitenden Basisregionen
12 , die elektrisch mit der Emitterelektrode7 verbunden sind, zur Anzahl N2 der dritten p-leitenden Basisregionen10 , die von der Emitterelektrode7 isoliert sind, beschrieben. Die Zahl N1 der zweiten Basisregionen12 und die Zahl N2 der dritten Basisregionen10 sind durch die folgende Beziehung miteinander verknüpft:25 ≤ {N1/(N1 + N2)}·100 ≤ 75 - Anders ausgedrückt, liegt die bevorzugte Zahl N1 der zweiten Basisregionen
12 im Bereich von 25% bis 75% der Gesamtzahl (N1 + N2) der zweiten und dritten Basisregionen12 und10 . Im folgenden wird das Verhältnis {N1/(N1 + N2)} bezeichnet als die ”Kurzschlußrate”. Diese sollte also auf einen Wert zwischen 25% und 75% festgesetzt werden. - Wird im Verhältnis zu drei dritten Basisregionen
10 eine einzige zweite Basisregion12 eingerichtet, so beträgt die Kurzschlußrate 25%. Sind drei zweite Basisregionen12 im Verhältnis zu einer dritten Basisregion10 vorhanden, so beträgt die Kurzschlußrate 75%. In den1 und3 ist die Kurzschlußrate 50%. - Unter Bezugnahme auf die
4 und5 wird nun die Ursache erläutert, warum die Festsetzung der Kurzschlußrate zwischen 25% und 75% bevorzugenswert ist.4 zeigt zwei Kurven, die sich auf die Einschaltverluste (Eon) bzw. auf die Spannungsänderungsgeschwindigkeit (dV/dt) während des Einschaltens des Bauelements (im folgenden bezeichnet als ”Einschalt-Spannungsänderungsgeschwindigkeit”) relativ zur Kurzschlußrate beziehen. Gemäß4 erhöht sich die Spannumgsänderungsgeschwindigkeit mit sich erhöhender Kurzschlußrate und werden die Einschaltverluste mit sich erhöhender Kurzschlußrate niedriger. -
5 zeigt eine Kurvenschar, die die Beziehung der Einschalt-Spannungsänderungsgeschwindigkeit (dV/dt) zum Steuerelektrodenwiderstand mit der Kurzschlußrate als Parameter zeigt. Gemäß der Literatur wird die Höhe des Strahlungsrauschens beeinflußt durch die Einschalt-Spannungsänderungsgeschwindigkeit und durch die Einschalt-Stromänderungsgeschwindigkeit. Da diese beiden Geschwindigkeiten im Gleichklang ansteigen oder abfallen, wird im folgenden die Spannungsänderungsgeschwindigkeit als das Charakteristikum verwendet, das die Höhe des Strahlungsrauschens wiedergibt. - Bezugnehmend auf
4 , steigen, wenn die Kurzschlußrate zwischen 0 und 25% beträgt, die Einschaltverluste Eon mit abnehmender Kurzschlußrate steil an und ist die Erniedrigung der Einschalt-Spannungsänderungsgeschwindigkeit, die das Strahlungsrauschen erheblich beeinflußt, geringfügig. Um die Einschaltverluste so zu drücken, daß sie niedrig sind, muß die Steuerelektroden-Spannungsumschaltungsfähigkeit der Schaltvorrichtungen für die Ansteuerung der Steuerelektrode, oder müssen die ICs für die Ansteuerung der Steuerelektrode, wie es im Zusammenhang mit den Problemen der bekannten Graben-IGBTs beschrieben wurde, verbessert werden. Die Steuerelektroden-Ansteuerungsmöglichkeiten der bekannten Bauteile sind für die Steuerelektrodenansteuerung nicht ausreichend. Die Kurzschlußrate im Bereich zwischen 0 und 25% ist deshalb nicht bevorzugenswert. - Wenn die Kurzschlußrate zwischen 75 und 100% liegt, steigt mit sich erhöhender Kurzschlußrate die Einschalt-Spannungsänderungsgeschwindigkeit steil an, während die Erniedrigung der Einschaltverluste mäßig ist. Wie
5 zeigt, wird die Einschalt-Spannungsänderungsgeschwindigkeit nicht so niedrig, wenn sich die Kurzschlußrate an 100% annähert, selbst wenn ein hoher Steuerelektrodenwiderstand verwendet wird. Da es nicht möglich ist, das Strahlungsrauschen innerhalb des spezifizierten Bereichs zu begrenzen, ist eine Kurzschlußrate zwischen 75% und 100% nicht bevorzugenswert. Somit wird die Kurzschlußrate im Bereich zwischen 25% und 75% bevorzugt. - Da die Emitterelektrode
7 und die zweiten p-leitenden Basisregionen12 miteinander elektrisch nicht nur nahe den Gräben21 , sondern auch an beiden Seiten der Verbindungsschiene14 im Mittelteil des aktiven Bereichs verbunden sind, ist die Steuerelektroden-Kollektor-Kapazität in den gesamten Basisregionen12 reduziert, die im zentralen Teil des aktiven Bereichs von den jeweiligen Gräben21 umgeben sind. Folglich wird die Geschwindigkeit des Spannungsabfalls während des Einschalten des IGBTs (hier bezeichnet als ”Einschalt-Spannungsabfallsgeschwindigkeit”) hoch und sind die Einschaltverluste bei dieser ersten Ausführungsform der Erfindung reduziert. - Durch das Wählen der Kurzschlußrate zwischen 25% und 75% wird ein IGBT erhalten, der einen optimalen Aufbau hat, welcher das Erfüllen der Spezifikationen aber die Einschaltverluste und über das Strahlungsrauschen erleichtert, gemäß der ersten Ausführungsform der Erfindung. Es wird also vermieden, daß das Problem der unzureichenden Steuerelektroden-Ansteuerungsmöglichkeiten der konventionellen Schaltvorrichtungen für die Steuerung der Steuerelektrode oder der konventionellen ICs für die Steuerelektrodenansteuerung, und das Problem des Strahlungsrauschens außerhalb des spezifizierten Bereichs auftreten.
- Zweite Ausführungsform
-
6 zeigt in Draufsicht schematisch einen Graben-IGBT nach einer zweiten Ausführungsform der Erfindung und7 einen Querschnitt in einer Schnittebene E-E in6 , wobei diese Schnittlinie durch die Kontaktlöcher11 verläuft, die entlang einer Seite der Steuerelektroden Verbindungsschiene14 aufgereiht sind. - Beim Graben-IGBT nach der ersten Ausführungsform (
1 ) sind die n-leitenden Quellenregionen3 nur in den ersten p-leitenden Basisregionen9 ausgebildet. Um dies einfach auszuführen, müssen die Positionen einerseits der Maske zum Bilden der n-leitenden Quellenregionen3 und andererseits der Maske zum Bilden der Gräben21 relativ zueinander sehr genau ausgerichtet werden. Zur Entspannung der Anforderungen an die Maskenpositionierungspräzision und zum Verbessern der Massenproduktionseffizienz ist es nützlich, die Quellenregionen3 zu verbreitern. Gemäß den6 und7 sind diese Quellenregionen3 verbreitert und sind an beiden Seiten der Gräben21 gebildet. Diese Konfiguration erleichtert die Verteilung der Quellenregionen3 gleichförmig über den aktiven Bereich und mindert die Komplizierung, daß in einigen p-leitenden Basisregionen keine n-leitenden Quellenregionen gebildet werden sollen. - Es sind also n-leitende Quellenregionen
3 auch in den dritten p-leitenden Basisregionen10 gebildet, diese Quellenregionen3 in den Basisregionen10 haben aber nicht die Funktion von Quellen, da sie gegen die Emitterelektrode7 durch den Zwischenschichtisolator6 isoliert sind. Weiterhin sind auch n-leitende Quellenregionen3 in den zweiten p-leitenden Basisregionen12 gebildet, aber auch diese Quellenregionen3 in den Basisregionen12 haben nicht die Funktion von Quellen, da die zweiten p-leitenden Basisregionen12 mit der Emitterelektrode7 über die Kontaktlöcher11 verbunden sind, während die in diesen Basisregionen12 befindlichen Quellenregionen3 mit der Emitterelektrode7 keinen Kontakt haben. Der Graben-IGBT nach der zweiten Ausführungsform zeigt die gleichen Effekte wie der nach der ersten Ausführungsform. - Dritte Ausführungsform
-
8 zeigt einen Querschnitt zur Veranschaulichung der Prinzipien eines Graben-IGBTs nach einer dritten Ausführungsform der Erfindung. - Gemäß
8 ist die p-leitende Basisschicht20 in relativ schmale p-leitende Basisregionen9 und relativ breite p-leitende Basisregionen16 , die breiter sind als die schmalen Basisregionen9 , geteilt. Die einzelne breite Basisregion16 ist mit der Emitterelektrode7 elektrisch über einen Widerstand31 von wenigstens 50 mΩ verbunden. Die Emitterelektrode7 hat Kontakt sowohl zu den n-leitenden Quellenregionen3 , die sich in den schmalen Basisregionen9 befinden, als auch zu den schmalen Basisregionen9 selbst in gleicher Weise wie beim Graben-IGBT nach der ersten Ausführungsform. - In
9 ist die durch eine Simulation erhaltene Beziehung zwischen der Reduktionsrate des Spitzenstroms und dem Wert des Widerstands31 im Graben-IGBT mit dem Aufbau nach8 grafisch dargestellt, wobei bei diesem Aufbau die relativ breiten p-leitenden Basisregionen16 gegen die Emitterelektrode7 isoliert sind, ebenso wie beim in19 gezeigten Aufbau nach dem Stand der Technik. Wird bei diesem Aufbau der Spitzenstrom als 100 gesetzt, und ist es dann notwendig, den Spitzenstromwert auf maximal 90% des Spitzenstroms beim bekannten Aufbau einzustellen, so ist es, wie9 zeigt, wirksam, den Wert des Widerstands31 auf maximal 2 Ω festzusetzen. Soll der Wert des Spitzenstroms auf höchstens 92% des Spitzenstroms des bekannten Aufbaus justiert werden, so ist es wirksam, den Wert des Widerstands31 auf maximal 3 Ω zu setzen. Zum Justieren des Spitzenstroms auf maximal 96% des Spitzenstroms des bekannten Aufbaus ist es wirksam, den Wert des Widerstands31 auf maximal 100 Ω zu setzen. -
10 veranschaulicht als grafische Darstellung die durch Simulation erhaltene Beziehung zwischen der Ein-Spannung und dem Wert des Widerstands31 im Graben-IGBT mit dem Aufbau nach8 . - Gemäß
10 beträgt die Ein-Spannung bis maximal 2,5 V, wenn der Widerstandswert des Widerstands31 50 mΩ oder höher ist. Wenn der Wert des Widerstands31 50 mΩ unterschreitet, wird die Ein-Spannung höher als 2,5 V mit der Folge einer Erhöhung der Verluste im stetigen Zustand. Ein Wert des Widerstands31 von oder unter 50 mΩ ist also nicht zweckmäßig, vielmehr liegt dieser Wert vorzugsweise zwischen 50 mΩ und 100 Ω und speziell bevorzugt zwischen 50 mΩ und 3 Ω, und höchst vorzugsweise zwischen 50 mΩ und 2 Ω. -
11 zeigt als Ergebnis einer Simulation den Verlauf des Kollektorstroms über der Zeit zum Vergleich der Einschaltcharakteristiken des Graben-IGBTs, wenn der Wert des Widerstands31 auf 400 mΩ gesetzt ist. Die Spitzenstromwerte sind in11 durch Bezugszeichen41 bis44 bezeichnet. Die Spitzenstromwerte41 und 42 beim Einschalten des Graben-IGBTs mit dem Aufbau gemäß8 , im folgenden bezeichnet als ”Einschalt-Spitzenstromwert”, betragen 81 A (Wert41 ) für den Steuerelektrodenwiderstand 12 Ω und 51 A (Wert42 ) für den Steuerelektrodenwiderstand 48 Ω. Durch eine Änderung des Steuerelektrodenwiderstandswerts von 12 Ω auf 48 Ω wird also der Einschalt-Spitzenstromwert des Graben-IGBTs erheblich erniedrigt, nämlich um eine Reduktionsrate von etwa 37%. - Die Spitzenstromwerte
43 und44 in11 sind die Einschalt-Spitzenstromwerte des Graben-IGBTs nach dem Stand der Technik mit dem Aufbau gemäß19 , diese Werte betragen 100 A (Wert43 ) für den Steuerelektrodenwiderstand31 von 12 Ω und 95 A (Wert44 ) für den Steuerelektrodenwiderstand31 von 48 Ω. Der Spitzenstrom wird also nur um etwa 5% erniedrigt. Da gemäß der dritten erfindungsgemäßen Ausführungsform der Einschalt-Spitzenstromwert wie beschrieben erheblich vermindert wird, vermindern sich entsprechend auch die Schaltverluste. - Der Einschalt-Spitzenstromwert ist angenähert proportional der Einschalt-Stromänderungsgeschwindigkeit (di/dt). Wenn der Spitzenstromwert höher ist, ist folglich auch die Einschalt-Stromänderungsgeschwindigkeit höher, und wenn der Spitzenstromwert niedriger ist, ist auch die Einschalt-Stromänderungsgeschwindigkeit geringer. Da beim beschriebenen Graben-IGBT nach der dritten Ausführungsform die Spitzenstrom-Änderungsgeschwindigkeit relativ zu einer Änderung des Steuerelektrodenwiderstands
31 im Vergleich zum Stand der Technik höher ist, kann dadurch, daß der Steuerelektrodenwiderstand niedriger gewählt wird als der in den Graben-IGBTs nach dem Stand der Technik verwendete Steuerelektrodenwiderstand, eine niedrige Stromänderungsgeschwindigkeit realisiert werden. Das Strahlungsrauschen beim Schalten des Graben-IGBTs ist also reduziert. - Im folgenden wird der Widerstand
31 genauer beschrieben.12 zeigt in perspektivischer Darstellung schematisch den Aufbau des Graben-IGBTs, der als Widerstand31 den Schichtwiderstand einer Verunreinigungsschicht in der relativ breiten p-leitenden Basisregion16 verwendet, um diese Basisregion16 mit der Emitterelektrode7 zu verbinden. Der Graben-IGBT enthält die streifenförmigen Gräben21 sowie Kontaktabschnitte7a , über die die relativ schmalen p-leitenden Basisregionen9 und die Emitterelektrode7 verbunden sind. Die Kontaktabschnitte7a verlaufen stetig entlang den schmalen Basisregionen9 . Die breiten Basisregionen16 sind elektrisch mit der Emitterelektrode7 über Kontaktlöcher7b verbunden, die durch den Zwischenschichtisolator6 verlaufen. Die Kontaktlöcher7b sind mit dem Metall gefüllt, das auch zum Bilden der Emitterelektrode7 aufgesprüht worden ist. - Obwohl hier keine spezifische Grenze angegeben werden soll, sind die einzelnen Kontaktlöcher
7b quadratisch mit einigen μm Kantenlänge bemessen, beispielsweise 5 μm. Sie liegen in einer Reihe entlang dem Streifen des Grabens21 in einem Abstand zwischen 200 μm und 2 mm, und werden durch einfaches Ändern eines Teils des Maskenmusters zum Bilden der Ätzmaske, die zum Ätzen des filmförmigen Zwischenschichtisolators6 gebraucht wird, und durch Füllen gleichzeitig mit dem Besprühen des Zwischenschichtisolators6 zum Bilden der Kontaktabschnitte7a hergestellt. Anders ausgedrückt, wird der Graben-IGBT gemäß der dritten Ausführungsform durch den gleichen Herstellungsprozeß hergestellt wie der, durch den der IGBT nach dem Stand der Technik hergestellt wird. -
13 zeigt als grafische Darstellung die experimentell bestimmte Beziehung der Abstände zwischen den Kontaktlöchern7b zur Spitzenstromreduktionsrate beim Graben-IGBT mit dem Aufbau nach12 . Auf der vertikalen Achse von13 ist die Differenz zwischen den Einschaltspitzenstromwerten des Graben-IGBTs von12 aufgetragen, wenn der Steuerelektrodenwiderstand31 einerseits 12 Ω und andererseits 48 Ω beträgt. Gemäß13 liegt die Reduktionsrate des Spitzenstroms bei gleich oder über 10%, wenn der Abstand zwischen den Kontaktlöchern7b 2 mm oder weniger beträgt. Die Charakteristiken des Graben-IGBTs sind in diesem Bereich also deutlich verbessert im Vergleich zu den Charakteristiken des Graben-IGBTs nach dem Stand der Technik, wo die Spitzenstromreduktionsrate etwa 5% beträgt. - Die grafische Darstellung von
14 zeigt in Form experimenteller Ergebnisse die Beziehung zwischen einerseits dem Abstand zwischen den Kontaktlöchern7b und andererseits der Ein-Spannung beim Graben-IGBT mit dem Aufbau nach12 . Wie14 zeigt, ist ein Abstand zwischen den Kontaktlöchern7b von weniger als 200 μm nicht zweckmäßig, da dann die Ein-Spannung 2,5 V übersteigt. Es ist also vorteilhaft, den Abstand zwischen den Kontaktlöchern7b auf einen Wert zwischen 200 μm und 2 mm festzusetzen. Als Beispiel sei ein Schritt zwischen den Kontaktlöchern7b von 500 μm für den Graben-IGBT, der eine Durchbruchspannung der 1.200-V-Klasse aufweist, oder von 1.000 μm für den Graben-IGBT, der eine Durchbruchspannung der Klasse 1.700 V aufweist, genannt. - Im folgenden sind Beispiele für die Dimensionen und Verunreinigungskonzentrationen im Graben-IGBT des Aufbaus nach
12 angegeben. Die Durchbruch-Spannungsklasse reicht von 600 V bis 3.300 V. Entsprechend der Darstellung von12 beträgt die Breite der Einheitszelle20 bis 30 μm, wobei der Graben21 eine Breite von 1 μm hat und der Schritt zwischen zwei Gräben21 und21 , die zwischen sich die relativ schmalen p-leitenden Basisregionen7 einschließen, 3 bis 4 μm beträgt. Der Abstand zwischen zwei Gräben21 und21 , die zwischen sich die relativ breiten p-leitenden Basisregionen16 einschließen, also die Breite dieser Basisregionen16 , beträgt 15 bis 26 μm, und die Verunreinigungskonzentration in dieser breiten Basisregion16 beträgt 1016 cm–3 bis 1018 cm–3 und vorzugsweise 1017 cm–3. - Vierte Ausführungsform
-
15 zeigt eine Draufsicht auf einen Graben-IGBT nach einer vierten Ausführungsform der Erfindung, und16 zeigt den Querschnitt in einer Schnittebene F-F in15 , wobei diese Schnittebene die breite p-leitende Basisregion16 und einen im folgenden als ”ersten Kontaktabschnitt” bezeichneten Kontaktabschnitt32a , in dem die breite Basisregion16 und eine dotierte Polysiliziumschicht32 elektrischen Kontakt haben, schneidet.17 zeigt den Querschnitt in einer Schnittebene G-G in15 , wobei diese Schnittebene durch den ersten Kontaktabschnitt32a und einen im folgenden als ”zweiten Kontaktabschnitt” bezeichneten Kontaktabschnitt7c , in dem die Emitterelektrode7 und die dotierte Polysiliziumschicht32 miteinander Kontakt haben, verläuft. Bei der vierten Ausführungsform bildet die dotierte Polysiliziumschicht32 , soweit sie die breite Basisregion16 mit der Emitterelektrode7 verbindet, den Widerstand31 . - In
15 sind die p-leitenden Basisregionen9 und16 , die Steuerelektroden-Isolierschicht4 , die Steuerelektroden5 , die dotierte Polysiliziumschicht32 , der erste Kontaktabschnitt32a und der zweite Kontaktabschnitt7c , der von der Oberfläche der dotierten Polysiliziumschicht32 vorsteht, zu sehen und sind der Zwischenschichtisolatoren6 und die Emitterelektrode7 nicht gezeigt. Die in15 nicht gezeigten Bestandteilselemente sind in den16 und17 zu sehen. - Die dotierte Polysiliziumschicht
32 ist über der breiten p-leitenden Basisregion16 angeordnet und als Streifen geformt, der sich entlang dem Verlauf der Gräben21 erstreckt. Sie ist durch den Zwischenschichtisolator6 von der breiten Basisregion16 und von der Emitterelektrode7 getrennt, jedoch mit der breiten Basisregion16 über den ersten Kontaktabschnitt32a elektrisch verbunden und mit der Emitterelektrode7 über den zweiten Kontaktabschnitt7c elektrisch verbunden. Der Wert des Widerstands31 gemäß8 wird durch den Abstand zwischen dem ersten Kontaktabschnitt32a und dem zweiten Kontaktabschnitt7c , die Breite der Polysiliziumschicht32 und deren Verunreinigungskonzentration eingestellt. Der Graben-IGBT nach der vierten Ausführungsform zeigt die gleichen Effekte wie der nach der dritten Ausführungsform. Der Widerstand31 kann in den Graben-IGBT eingebaut werden, ohne daß man irgendwelche mehrlagigen Metallverdrahtungsstrukturen anwenden muß. - Bei den entsprechend den Ausführungsformen der Erfindung aufgebauten IGBTs können Abwandlungen und Modifikationen, wie sie für den Fachmann offensichtlich sind, durchgeführt werden, ohne daß der Inhalt der Erfindung verlassen wird. Beispielsweise können im aktiven Bereich des IGBT nach der ersten oder nach der zweiten Ausführungsform mehrfache Verbindungsschienen
14 angeordnet sein. In diesem Fall können die Kontaktlöcher11 auf beiden Seiten jeder Verbindungsschiene14 in der zweiten p-leitenden Basisregion12 angeordnet sein und diese Basisregion12 und die Emitterelektrode7 können elektrisch über Kontaktlöcher11 verbunden sein. - Die Gräben
21 können auch andere Verlaufe als die dargestellten Rechtecke haben, beispielsweise nur als Streifen ausgebildet sein, wie22 zeigt, oder als Streifen gitter- oder leiterartig miteinander verbunden sein, wie23 zeigt. Der aktive Bereich ist jeweils der Bereich, der als Transistor agiert, während der außerhalb des aktiven Bereichs liegende Teil keine Transistorfunktion ausführt. Die Steuerelektrode5 unter der Verbindungsschiene13 muß bei streifenförmigen, auch miteinander verbundenen Gräben21 nicht notwendigerweise im Graben angeordnet sein, soweit nur die Verbindungsschiene13 und die Steuerelektrode5 elektrisch miteinander verbunden sind. Die ”Endbereiche der Gräben” sind also die Endbereiche der Längsseiten des oder außerhalb des aktiven Bereichs. - Die erfindungsgemäßen Graben-IGBTs erweisen sich als nützlich auf dem Gebiet der Leistungs-Bauteile, die für elektrische Leistungs-Umsetzer verwendet werden.
Claims (4)
- Halbleiterbauteil mit isolierter Steuerelektrode, umfassend: eine erste Halbleiterschicht (
1 ) eines ersten Leitfähigkeitstyps; auf der ersten Halbleiterschicht (1 ), eine zweite Halbleiterschicht (2 ) eines zweiten Leitfähigkeitstyps; auf der zweiten Halbleiterschicht (2 ), eine dritte Halbleiterschicht (20 ) des ersten Leitfähigkeitstyps; durch die dritte Halbleiterschicht (20 ) bis hinunter zur zweiten Halbleiterschicht (2 ) reichende Gräben (21 ), durch die die dritte Halbleiterschicht (20 ) in mehrere Halbleiterregionen (9 ,16 ) geteilt ist; vierte Halbleiterschichten (3 ) des zweiten Leitfähigkeitstyps, die selektiv zumindest in den Oberflächenteilen einiger der Halbleiterregionen (9 ,16 ) gebildet sind; in jedem der Gräben (21 ) eine Steuerelektrode (5 ) unter Zwischenlage einer Isolierschicht (4 ); eine erste Hauptelektrode (7 ) oben auf der dritten Halbleiterschicht (20 ) und den vierten Halbleiterschichten (3 ) unter Zwischenlage eines filmartigen Zwischenschichtisolators (6 ); eine zweite Hauptelektrode (8 ), die elektrisch mit der ersten Halbleiterschicht (1 ) verbunden ist; dadurch gekennzeichnet, daß die dritte Halbleiterschicht (20 ) durch die Gräben (21 ) wenigstens in relativ schmale Halbleiterregionen (9 ) und relativ breite Halbleiterregionen (16 ) unterteilt ist; daß die vierten Halbleiterschichten (3 ) des zweiten Leitfähigkeitstyps selektiv wenigstens in den Oberflächenteilen der relativ schmalen Halbleiterregionen (9 ) gebildet sind; daß die erste Hauptelektrode (7 ) mit der dritten Halbleiterschicht (20 ) und den vierten Halbleiterschichten (3 ) durch den Zwischenschichtisolator (6 ) im Bereich der relativ schmalen Halbleiterregionen (9 ) in Kontakt ist; und daß die dritte Halbleiterschicht (20 ) mit der ersten Hauptelektrode (7 ) über einen Widerstand (31 ) im Bereich zwischen 50 mΩ und 100 Ω in den relativ breiten Halbleiterregionen (16 ) verbunden ist. - Halbleiterbauteil mit isolierter Steuerelektrode, umfassend: eine erste Halbleiterschicht (
1 ) eines ersten Leitfähigkeitstyps; auf der ersten Halbleiterschicht (1 ), eine zweite Halbleiterschicht (2 ) eines zweiten Leitfähigkeitstyps; auf der zweiten Halbleiterschicht (2 ), eine dritte Halbleiterschicht (20 ) des ersten Leitfähigkeitstyps; durch die dritte Halbleiterschicht (20 ) bis hinunter zur zweiten Halbleiterschicht (2 ) reichende Gräben (21 ), durch die die dritte Halbleiterschicht (20 ) in mehrere Halbleiterregionen (9 ,16 ) geteilt ist; vierte Halbleiterschichten (3 ) des zweiten Leitfähigkeitstyps, die selektiv zumindest in den Oberflächenteilen einiger der Halbleiterregionen (9 ,16 ) gebildet sind; in jedem der Gräben (21 ) eine Steuerelektrode (5 ) unter Zwischenlage einer Isolierschicht (4 ); eine erste Hauptelektrode (7 ) oben auf der dritten Halbleiterschicht (20 ) und den vierten Halbleiterschichten (3 ) unter Zwischenlage eines filmartigen Zwischenschichtisolators (6 ); eine zweite Hauptelektrode (8 ), die elektrisch mit der ersten Halbleiterschicht (1 ) verbunden ist; wobei die dritte Halbleiterschicht (20 ) durch die Gräben (21 ) wenigstens in relativ schmale Halbleiterregionen (9 ) und relativ breite Halbleiterregionen (16 ) unterteilt ist; wobei die vierten Halbleiterschichten (3 ) des zweiten Leitfähigkeitstyps selektiv wenigstens in den Oberflächenteilen der relativ schmalen Halbleiterregionen (9 ) gebildet sind; wobei die erste Hauptelektrode (7 ) mit der dritten Halbleiterschicht (20 ) und den vierten Halbleiterschichten (3 ) durch den Zwischenschichtisolator (6 ) im Bereich der relativ schmalen Halbleiterregionen (9 ) in Kontakt ist; und wobei die dritte Halbleiterschicht (20 ) mit der ersten Hauptelektrode (7 ) über einen Widerstand (31 ) von 50 mΩ oder höher in den relativ breiten Halbleiterregionen (16 ) verbunden ist, dadurch gekennzeichnet, daß der Widerstand (31 ) den Schichtwiderstand einer Verunreinigungsschicht (32 ) an der relativ breiten Halbleiterregion (16 ) umfaßt und diese Verunreinigungsschicht (32 ) elektrisch mit der ersten Hauptelektrode (7 ) über Kontaktlöcher (7b ) verbunden ist, die örtlich durch den Zwischenschichtisolator (6 ) hindurchverlaufen; und daß die Gräben (21 ) als jeweilige Streifen gebildet sind, die parallel zueinander verlaufen, und die Kontaktlöcher (7b ) entlang den streifenförmigen Gräben (21 ) in einem Abstand zwischen 200 μm und 2 mm aufgereiht sind. - Halbleiterbauteil nach einem der Ansprüche 1 bis 2, bei welchem der Widerstandswert des Widerstands (
31 ) zwischen 50 mΩ und 3 Ω beträgt. - Halbleiterbauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Widerstand (
31 ) dotiertes Polysilizium enthält.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003-390433 | 2003-11-20 | ||
JP2003390433 | 2003-11-20 | ||
JP2004-224777 | 2004-07-30 | ||
JP2004224777A JP4765000B2 (ja) | 2003-11-20 | 2004-07-30 | 絶縁ゲート型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102004055879A1 DE102004055879A1 (de) | 2006-07-13 |
DE102004055879B4 true DE102004055879B4 (de) | 2012-06-14 |
Family
ID=34741960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004055879A Active DE102004055879B4 (de) | 2003-11-20 | 2004-11-19 | Halbleiterbauteil mit isolierter Steuerelektrode |
Country Status (4)
Country | Link |
---|---|
US (2) | US7151297B2 (de) |
JP (1) | JP4765000B2 (de) |
CN (1) | CN100524811C (de) |
DE (1) | DE102004055879B4 (de) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006310606A (ja) * | 2005-04-28 | 2006-11-09 | Denso Corp | 絶縁ゲート型バイポーラトランジスタ |
JP2006332591A (ja) * | 2005-04-28 | 2006-12-07 | Denso Corp | 半導体装置 |
JP2008311300A (ja) * | 2007-06-12 | 2008-12-25 | Toyota Motor Corp | パワー半導体装置、パワー半導体装置の製造方法、およびモータ駆動装置 |
JP5596278B2 (ja) * | 2007-07-10 | 2014-09-24 | 富士電機株式会社 | トレンチ型絶縁ゲートmos半導体装置 |
JP5167741B2 (ja) * | 2007-09-21 | 2013-03-21 | 株式会社デンソー | 半導体装置 |
JP5186869B2 (ja) * | 2007-10-04 | 2013-04-24 | 株式会社デンソー | 半導体装置 |
US20090096027A1 (en) * | 2007-10-10 | 2009-04-16 | Franz Hirler | Power Semiconductor Device |
JP5211666B2 (ja) * | 2007-12-06 | 2013-06-12 | 株式会社デンソー | 絶縁ゲートトランジスタ |
US8759911B2 (en) | 2009-12-18 | 2014-06-24 | Fuji Electric Co., Ltd. | Semiconductor device |
WO2011157814A2 (en) | 2010-06-17 | 2011-12-22 | Abb Technology Ag | Power semiconductor device |
CN103715232B (zh) * | 2012-09-28 | 2017-10-10 | 中国科学院微电子研究所 | 用于半导体功率器件的沟槽式终端及其制备方法 |
CN103855205A (zh) * | 2012-12-05 | 2014-06-11 | 三垦电气株式会社 | 半导体装置及其驱动方法 |
JP6182875B2 (ja) * | 2012-12-05 | 2017-08-23 | サンケン電気株式会社 | 半導体装置及びその駆動方法 |
CN103872108B (zh) * | 2012-12-07 | 2019-01-15 | 中国科学院微电子研究所 | 一种igbt结构及其制备方法 |
WO2015045563A1 (ja) * | 2013-09-25 | 2015-04-02 | 株式会社日立製作所 | 半導体装置およびこれを用いた電力変換装置 |
US9570577B2 (en) * | 2014-05-12 | 2017-02-14 | Infineon Technologies Ag | Semiconductor device and insulated gate bipolar transistor with source zones formed in semiconductor mesas |
WO2016051973A1 (ja) * | 2014-10-03 | 2016-04-07 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6525828B2 (ja) * | 2015-09-09 | 2019-06-05 | 株式会社デンソー | バイポーラ動作型の半導体装置およびその使用方法 |
JP6451869B2 (ja) | 2015-12-11 | 2019-01-16 | 富士電機株式会社 | 半導体装置 |
WO2017099095A1 (ja) * | 2015-12-11 | 2017-06-15 | 富士電機株式会社 | 半導体装置および製造方法 |
JP2017135245A (ja) * | 2016-01-27 | 2017-08-03 | 株式会社東芝 | 半導体装置 |
JP6565814B2 (ja) | 2016-07-21 | 2019-08-28 | 株式会社デンソー | 半導体装置 |
JP7020185B2 (ja) * | 2017-03-15 | 2022-02-16 | 富士電機株式会社 | 半導体装置 |
WO2019097836A1 (ja) | 2017-11-16 | 2019-05-23 | 富士電機株式会社 | 半導体装置 |
DE112019002288T5 (de) * | 2018-12-19 | 2021-02-04 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
JP7161582B2 (ja) * | 2020-07-13 | 2022-10-26 | ローム株式会社 | スイッチング素子 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09331063A (ja) * | 1996-04-11 | 1997-12-22 | Mitsubishi Electric Corp | 高耐圧半導体装置およびその製造方法 |
WO2000041246A1 (de) * | 1999-01-07 | 2000-07-13 | Infineon Technologies Ag | Halbleiteranordnung mit gräben zur trennung von dotierten gebieten |
JP2000228519A (ja) * | 1999-02-05 | 2000-08-15 | Fuji Electric Co Ltd | トレンチ型絶縁ゲートバイポーラトランジスタ |
JP2001168329A (ja) * | 1999-12-13 | 2001-06-22 | Fuji Electric Co Ltd | トレンチ型mos半導体装置 |
JP2001308327A (ja) * | 2000-04-26 | 2001-11-02 | Fuji Electric Co Ltd | 絶縁ゲート型半導体装置 |
JP2002016252A (ja) * | 2000-06-27 | 2002-01-18 | Toshiba Corp | 絶縁ゲート型半導体素子 |
JP2002100770A (ja) * | 2000-09-22 | 2002-04-05 | Toshiba Corp | 絶縁ゲート型半導体装置 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3704996A (en) * | 1969-10-23 | 1972-12-05 | Licentia Gmbh | Optical coupling arrangement |
US4775971A (en) * | 1986-03-27 | 1988-10-04 | American Telephone And Telegraph Company, At&T Bell Laboratories | Optical communication system |
DE69408152T2 (de) * | 1993-09-09 | 1998-05-14 | British Telecommunications P.L.C., London | System und verfahren zur quanten-kryptographie |
JPH098301A (ja) * | 1995-04-20 | 1997-01-10 | Toshiba Corp | 電力用半導体装置 |
JPH11345969A (ja) * | 1998-06-01 | 1999-12-14 | Toshiba Corp | 電力用半導体装置 |
JP2001168333A (ja) * | 1999-09-30 | 2001-06-22 | Toshiba Corp | トレンチゲート付き半導体装置 |
JP2002100774A (ja) * | 2000-09-25 | 2002-04-05 | Toshiba Corp | 高耐圧半導体装置 |
US7116851B2 (en) * | 2001-10-09 | 2006-10-03 | Infinera Corporation | Optical signal receiver, an associated photonic integrated circuit (RxPIC), and method improving performance |
JP2003204066A (ja) * | 2002-01-08 | 2003-07-18 | Fuji Electric Co Ltd | 半導体装置 |
JP4676125B2 (ja) * | 2002-07-03 | 2011-04-27 | ルネサスエレクトロニクス株式会社 | トレンチゲート型絶縁ゲートバイポーラトランジスタ |
US7274791B2 (en) * | 2002-07-15 | 2007-09-25 | Lucent Technologies Inc. | Quantum cryptographic system and method for achieving unambiguous state discrimination measurement of coherent light states |
US7460670B1 (en) * | 2002-12-20 | 2008-12-02 | Bbn Technologies Corp. | Systems and methods for managing quantum cryptographic networks |
US7227955B2 (en) * | 2003-02-07 | 2007-06-05 | Magiq Technologies, Inc. | Single-photon watch dog detector for folded quantum key distribution system |
US20040184615A1 (en) * | 2003-03-21 | 2004-09-23 | Elliott Brig Barnum | Systems and methods for arbitrating quantum cryptographic shared secrets |
CN101447835A (zh) * | 2003-07-08 | 2009-06-03 | 中国科学技术大学 | 量子网络寻址方法 |
US7242775B2 (en) * | 2003-11-12 | 2007-07-10 | Magiq Technologies, Inc. | Optical pulse calibration for quantum key distribution |
WO2005060139A2 (en) * | 2003-12-17 | 2005-06-30 | General Dynamics Advanced Information Systems, Inc. | Secure quantum key distribution using entangled photons |
US7515716B1 (en) * | 2004-02-26 | 2009-04-07 | Bbn Technologies Corp. | Systems and methods for reserving cryptographic key material |
US7181011B2 (en) * | 2004-05-24 | 2007-02-20 | Magiq Technologies, Inc. | Key bank systems and methods for QKD |
US7646873B2 (en) * | 2004-07-08 | 2010-01-12 | Magiq Technologies, Inc. | Key manager for QKD networks |
WO2006025064A2 (en) * | 2004-09-02 | 2006-03-09 | Ramot At Tel-Aviv University Ltd. | Embedded channels, embedded waveguides and methods of manufacturing and using the same |
US20060290941A1 (en) * | 2004-12-09 | 2006-12-28 | Wide Net Technologies | Polarization control for quantum key distribution systems |
GB0512229D0 (en) * | 2005-06-16 | 2005-07-27 | Hewlett Packard Development Co | Quantum key distribution apparatus & method |
US7747019B2 (en) * | 2005-09-28 | 2010-06-29 | Nortel Networks Limited | Methods and systems for communicating over a quantum channel |
US20070076878A1 (en) * | 2005-09-30 | 2007-04-05 | Nortel Networks Limited | Any-point-to-any-point ("AP2AP") quantum key distribution protocol for optical ring network |
US20070133798A1 (en) * | 2005-12-14 | 2007-06-14 | Elliott Brig B | Quantum cryptography on a multi-drop optical network |
US7248695B1 (en) * | 2006-02-10 | 2007-07-24 | Magiq Technologies, Inc. | Systems and methods for transmitting quantum and classical signals over an optical network |
JP5424008B2 (ja) * | 2006-12-19 | 2014-02-26 | 日本電気株式会社 | 共有情報の管理方法およびシステム |
US20080175385A1 (en) * | 2007-01-18 | 2008-07-24 | Magiq Technologies, Inc. | QKD system with link redundancy |
-
2004
- 2004-07-30 JP JP2004224777A patent/JP4765000B2/ja not_active Expired - Lifetime
- 2004-11-15 CN CNB2004100887007A patent/CN100524811C/zh active Active
- 2004-11-19 DE DE102004055879A patent/DE102004055879B4/de active Active
- 2004-11-19 US US10/993,146 patent/US7151297B2/en active Active
-
2006
- 2006-11-20 US US11/561,652 patent/US7462911B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09331063A (ja) * | 1996-04-11 | 1997-12-22 | Mitsubishi Electric Corp | 高耐圧半導体装置およびその製造方法 |
WO2000041246A1 (de) * | 1999-01-07 | 2000-07-13 | Infineon Technologies Ag | Halbleiteranordnung mit gräben zur trennung von dotierten gebieten |
JP2000228519A (ja) * | 1999-02-05 | 2000-08-15 | Fuji Electric Co Ltd | トレンチ型絶縁ゲートバイポーラトランジスタ |
JP2001168329A (ja) * | 1999-12-13 | 2001-06-22 | Fuji Electric Co Ltd | トレンチ型mos半導体装置 |
JP2001308327A (ja) * | 2000-04-26 | 2001-11-02 | Fuji Electric Co Ltd | 絶縁ゲート型半導体装置 |
US20010054738A1 (en) * | 2000-04-26 | 2001-12-27 | Seiji Momota | Insulated gate semiconductor device |
JP2002016252A (ja) * | 2000-06-27 | 2002-01-18 | Toshiba Corp | 絶縁ゲート型半導体素子 |
JP2002100770A (ja) * | 2000-09-22 | 2002-04-05 | Toshiba Corp | 絶縁ゲート型半導体装置 |
Non-Patent Citations (1)
Title |
---|
Momota, S. et al.: Analysis on the Low Current Turn-on Behavior of IGBT Module. In: Proceedings of the 19th International Symposium on Power Semiconductor Devices & ICs, 2000, 359. * |
Also Published As
Publication number | Publication date |
---|---|
US7151297B2 (en) | 2006-12-19 |
CN100524811C (zh) | 2009-08-05 |
JP4765000B2 (ja) | 2011-09-07 |
US20050151187A1 (en) | 2005-07-14 |
JP2005175425A (ja) | 2005-06-30 |
CN1619831A (zh) | 2005-05-25 |
US7462911B2 (en) | 2008-12-09 |
DE102004055879A1 (de) | 2006-07-13 |
US20070075331A1 (en) | 2007-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004055879B4 (de) | Halbleiterbauteil mit isolierter Steuerelektrode | |
DE69034157T2 (de) | Bipolartransistor mit isolierter Gate-Elektrode und Verfahren zur Herstellung | |
DE10239815B4 (de) | Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem | |
DE60028850T2 (de) | Bipolartransistor mit isoliertem Gate | |
DE112014006606B4 (de) | Leistungshalbleitereinheit | |
DE69233105T2 (de) | Bipolartransistor mit isoliertem Graben-Gate | |
DE112014000679B4 (de) | Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung | |
DE10153739B4 (de) | Halbleiterbauelement | |
DE4037876C2 (de) | Laterale DMOS-FET-Vorrichtung mit reduziertem Betriebswiderstand | |
DE102008044408B4 (de) | Halbleiterbauelementanordnung mit niedrigem Einschaltwiderstand | |
DE102014110366B4 (de) | Mos-leistungstransistor mit integriertem gatewiderstand | |
DE102015204636B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE102005023668B3 (de) | Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich | |
DE102004022455B4 (de) | Bipolartransistor mit isolierter Steuerelektrode | |
DE10225864B4 (de) | Halbleiterbauteil | |
DE102011079747A1 (de) | Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür | |
DE10303335A1 (de) | Halbleiterbauteil | |
DE102006050338A1 (de) | Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off | |
DE102011089452B4 (de) | Halbleitervorrichtung | |
DE10041344A1 (de) | SJ-Halbleitervorrichtung | |
DE102014111279B4 (de) | Halbleiterchip mit integrierten Serienwiderständen und Verfahren zur Herstellung desselben | |
DE112015006832T5 (de) | Halbleiteranordnung | |
DE102004059453B4 (de) | Halbleitervorrichtung | |
DE19813509A1 (de) | Thyristor mit isoliertem Gate | |
DE112013002767T5 (de) | Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP |
|
R016 | Response to examination communication | ||
R081 | Change of applicant/patentee |
Owner name: FUJI ELECTRIC CO., LTD, JP Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP Effective date: 20111006 Owner name: FUJI ELECTRIC CO., LTD., JP Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP Effective date: 20111006 |
|
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20120915 |
|
R082 | Change of representative |
Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE |