JP2007157799A - 半導体装置 - Google Patents

Abstract

【課題】 周辺領域のチャージバランスを保つことによって、オフ耐圧を向上させる半導体装置を提供する。
【解決手段】 半導体素子が形成されている中心領域Ｍと、その中心領域の周辺に形成されている周辺領域Ｎを有する半導体装置１は、周辺領域Ｎに、ｐ^-型のボディ領域２８（不純物低濃度半導体領域）と、ボディ領域２８の表面側を覆う絶縁層４２と、絶縁層４２の表面を覆うとともに、電気的にフローティング状態の導電性部材７０を備えている。
【選択図】 図１

Description

本発明は、半導体素子の周辺領域のチャージバランスを保つことによって、オフ耐圧が向上する半導体装置に関する。

半導体装置は、半導体素子が形成されている中心領域と、その中心領域の周辺に位置しているとともに、半導体素子が形成されていない周辺領域を備えている。この周辺領域の表面側には、不純物を低濃度に含む半導体領域が設けられている場合が多い。
図８に示す特許文献１の半導体装置１００は、中心領域Ｍと周辺領域Ｎを備えている。半導体装置１００の中心領域Ｍに、トレンチゲート電極１３０とソース領域１３２とボディコンタクト領域１３４とボディ領域１２８とドリフト領域１２６とドレイン領域１２０を備える縦型のＭＯＳ電界効果トランジスタが構成されている。半導体装置１００のドリフト領域１２６は、ｎ型コラム１２２とｐ型コラム１２４の対を単位とする互層が繰返された構造、即ちスーパージャンクション構造を採用している。スーパージャンクション構造を備える半導体装置はオフ耐圧が高く、オン抵抗が低いことが知られている。
特開２００５−１１６９５１号公報

半導体装置１００の周辺領域Ｎでは、スーパージャンクション構造の表面側に、ボディ領域１２８を備えている。ボディ領域１２８は、中心領域Ｍから伸びている。周辺領域Ｎに伸びているボディ領域１２８の表面側は、絶縁層１４２で覆われている。絶縁層１４２の中心領域Ｍ側の表面は、ソース電極Ｓで覆われている。絶縁層１４２の最外周側の表面は、半導体装置１００のｎ型の半導体領域（例えば、ドレイン領域１２０，ｎ型コラム１２２）の電圧を一定に維持する最外周電極ＳＴで覆われている。ソース電極Ｓと最外周電極ＳＴの間では、絶縁層１４２の表面が露出している。
半導体装置１００は、基板に実装するためのパッケージに封入する際に、パッケージとの隙間に封止材料を充填して封入する。封止材料には、半導体装置１００を温度、湿度、応力等の外部ストレスから保護することができる樹脂等の部材が選択される。周辺領域Ｎでは、露出領域１３７の絶縁層１４２の表面に封止材料が接触することとなる。この際、封止材料が有する外部電荷に引き寄せられて、露出領域１３７の絶縁層１４２の裏面に接するボディ領域１２８の表面側に、外部電荷と反対の極性の電荷が引き寄せられて電荷が集中することがある。これによって、周辺領域Ｎに伸びているボディ領域１２８のチャージバランスが崩れ、ひいては周辺領域Ｎのチャージバランスが崩れ、半導体装置１００のオフ耐圧が低下することがある。
この現象を克服するためには、外部電荷に引き寄せられることによって生じる電荷集中が発生したときにボディ領域１２８のチャージバランスが確保されるように条件設定すればよいが、外部電荷に引き寄せられることによって生じる電荷集中の度合いが様々であることから、その手法を採用することができない。
本発明は、上記の問題点を解決するために創案された。本発明では、周辺領域Ｎのチャージバランスを保つことによって、オフ耐圧を向上させる半導体装置を提供する。

（請求項１に記載の発明）
本発明の半導体装置は、半導体素子が形成されている中心領域と、その中心領域の周辺に形成されている周辺領域を有している。この半導体装置は、第１導電型あるいは第２導電型の不純物を低濃度に含むとともに、周辺領域の表面側に設けられている不純物低濃度半導体領域を備えている。また、不純物低濃度半導体領域の表面側を覆う絶縁層を備えている。また、絶縁層の表面を覆うとともに、電気的にフローティング状態の導電性部材を備えている。
一般的に、半導体装置は基板に実装するパッケージに収容する際に、半導体装置とパッケージの間が樹脂等の封止材料で充填される。したがって、「導電性部材」の表面には封止材料が接触する。「導電性部材」は、半導体装置の各種電極（例えば、ソース電極、最外周電極）、電源、グランド等に接続されておらず、電気的にフローティング状態となっている。
「導電性部材」は、前述した封止材料等に起因する外部電荷が、不純物低濃度半導体領域に引き起こす電荷の集中を抑制することができる材質、形状、数、配設態様等であればよい。

本発明の半導体装置では、絶縁層の表面を覆うとともに、電気的にフローティング状態の導電性部材が設けられている。これにより、前述した封止材料等に起因する外部電荷が不純物低濃度半導体領域のチャージバランスに影響することを阻止することができる。外部電荷により発生する電界の影響を導電性部材で吸収（あるいは遮蔽）し、不純物低濃度半導体領域で電荷が集中し、不純物低濃度半導体領域のチャージバランスが崩れる現象の発生を防止することができる。したがって、不純物低濃度半導体領域のチャージバランス、ひいては周辺領域のチャージバランスを保ち、半導体装置のオフ耐圧を向上させることができる。

（請求項２に記載の発明）
絶縁層の一部を覆うように配設されている半導体装置の電極を備えていることがある。本発明は、上記のような構成を備えている場合、電極と導電性部材は、絶縁層の表面において互いに離間して配設されている。
電極で覆われている絶縁層下の不純物低濃度半導体領域では、外部電荷によるチャージバランスへの影響は少ない。電極で覆う範囲は半導体装置の耐圧に影響を与える。絶縁層を覆う電極の範囲が小さ過ぎると、半導体装置のオフ耐圧が低下する等の不具合が発生し易い。また、絶縁層を覆う電極の範囲が大き過ぎても、半導体装置のオフ耐圧が低下する等の不具合が発生し易いことが知られている。すなわち、電極が絶縁層を覆う範囲には適切な大きさがある。
なお、上記の「電極」は、典型的には、中心領域から周辺領域に伸びているソース電極（または、エミッタ電極）、また、周辺領域の端部に設けられている最外周電極がこれに該当する。
本発明では、絶縁層の表面の電極が設けられていない部分に、電極と離間して導電性部材を配設するので、広範囲にわたって、外部電荷が不純物低濃度半導体領域のチャージバランスを崩す現象の発生を防止することができる。

（請求項３に記載の発明）
半導体装置は、第１導電型の不純物を含むとともに、不純物低濃度半導体領域の裏面側に設けられている第１半導体領域と、第２導電型の不純物を含むとともに、不純物低濃度半導体領域の裏面側に設けられている第２半導体領域を備えており、第１半導体領域と第２半導体領域は、相互に対をなした状態で、中心領域から周辺領域に至るまで、不純物低濃度半導体領域が広がっている面と平行な面内で分散配置されていることがある。いわゆる、スーパージャンクション構造を有する半導体装置は、上記の構成を備えている。
本発明は、スーパージャンクション構造を有する半導体装置に適用したときに特に有用である。本発明の半導体装置によれば、オフ耐圧を向上させることができるとともに、オン抵抗を減少させることができる。

本発明によれば、半導体装置の周辺領域のチャージバランスを保つことが可能となり、半導体装置のオフ耐圧を向上させることができる。

以下に説明する実施例の主要な特徴を列記しておく。
（第１実施形態）半導体装置は、第１導電型あるいは第２導電型の不純物を低濃度に含むとともに、周辺領域の表面側に設けられている不純物低濃度半導体領域を備えている。また、不純物低濃度半導体領域の表面側を覆う絶縁層を備えている。また、絶縁層の表面を覆うとともに、電気的にフローティング状態の導電性部材を備えている。絶縁層、及びその表面に設けられた導電性部材は、不純物低濃度半導体領域の表面側に、中心領域を一巡するように、リング状に伸びている。
（第２実施形態）
リング状の導電性部材が、半導体装置の中心側から周辺側に向けて、複数配置されている。
（第３実施形態）不純物低濃度半導体領域は、中心領域から伸びているボディ領域である。
（第４実施形態）不純物低濃度半導体領域の裏面側に、スーパージャンクション構造が形成されている。
（第５実施形態）スーパージャンクション構造を構成するｎコラムとｐコラムは絶縁部材を介して隣接している。
（第６実施形態）不純物低濃度半導体領域は、ドレイン領域と同一導電型の不純物を低濃度に含むバッファ層である。
（第７実施形態）不純物低濃度半導体領域は、半導体装置がオフ状態の際に完全空乏化するリサーフ層である。

以下に第１実施例の半導体装置１を図１、図２を参照して説明する。図１には、半導体装置１の要部斜視図が模式的に示されている。図２には、半導体装置１がパッケージに収容されている様子が示されている。
図１に示す半導体装置１は、縦型のＭＯＳ電界効果トランジスタ群が形成されている中心領域Ｍと、その中心領域Ｍの周辺に形成されている周辺領域Ｎを有する。図１では、中心領域Ｍのごく一部のみを示しているが、実際には多数のＭＯＳ電界効果トランジスタ群が図示左方側に繰り返して形成されている。

まず、中心領域Ｍと周辺領域Ｎの共通部分の構成に関して説明する。
半導体装置１は、裏面側（図１の下側）に、ｎ^＋型のシリコン単結晶からなるドレイン領域２０と、ドレイン領域２０の裏面に設けられたドレイン電極Ｄを備えている。ドレイン領域２０の上部に形成されたドリフト領域２６には、ｎ型コラム２２とｐ型コラム２４の繰り返し構造（スーパージャンクション構造）が形成されている。ｎ型コラム２２とｐ型コラム２４は、ドレイン領域２０と、ドリフト領域２６の上部に形成されているｐ⁻型のボディ領域２８の間を、縦方向（図１の上下方向）に伸びている。また、各コラム２２，２４は、奥行き方向（図１の紙面に垂直な方向）に伸びており、横方向（図１の左右方向）には所定の幅を有している。すなわち、各コラム２２，２４は薄板状に形成されており、横方向で互いに隣接して繰り返し設けられている。スーパージャンクション構造を有するドリフト領域２６の上部には、ｐ^-型のボディ領域２８が形成されている。上記の実施例は、特許請求の範囲でいう第１導電型がｎ型であり、第２導電型がｐ型である場合を示している。第１導電型がｐ型であり、第２導電型がｎ型である実施例もありえる。

次に、中心領域Ｍの構成に関して説明する。
中心領域Ｍでは、ｐ⁻型ボディ領域２８の表面側に、トレンチゲート電極３０、ｎ^＋型のソース領域３２、最端部に形成されたソース領域３８及びｐ^＋型のボディコンタクト領域３４が形成されている。トレンチゲート電極３０とｎ^＋型のソース領域３２，３８とｐ^＋型のボディコンタクト領域３４は、図１に示す奥行き方向に伸びている。トレンチゲート電極３０は、一対のソース領域３２，３２または一対のソース領域３２，３８の間を貫通して深さ方向に伸び、表面からドリフト領域２６のｎ型コラム２２に至るまで伸びている。トレンチゲート電極３０は、トレンチの内周をゲート絶縁膜３１で囲んだポリシリコンで形成されている。
ソース領域３２，３８とボディコンタクト領域３４は、半導体装置１の表面に配設されているソース電極Ｓと接触している。これにより、ボディ領域２８はボディコンタクト領域３４を介してソース電極Ｓと接続しており、ソース電極Ｓと同電位に固定されている。
ボディ領域２８は、トレンチゲート電極３０の側壁に対向している。すなわち、ボディ領域２８は、ゲート電圧が印加されるトレンチゲート電極３０のポリシリコン部に対して、ゲート絶縁膜３１を介して対向している。なお、トレンチゲート電極３０の上部には、絶縁層３６が設けられているので、トレンチゲート電極３０とソース電極Ｓは絶縁されている。トレンチゲート電極３０は、図示しない断面において、半導体装置１の外部に露出している導体に接続されており、ソース電圧と独立して制御することができる。

次に、周辺領域Ｎの構成に関して説明する。
周辺領域Ｎには、トレンチゲート電極３０やソース領域３２，３８やボディコンタクト領域３６が形成されていない。周辺領域Ｎには、中心領域側からボディ領域２８が伸びている。
周辺領域Ｎでは、中心領域Ｍの最外周側のボディコンタクト領域３４から、ボディ領域２８の表面を覆う絶縁層４２が設けられている。絶縁層４２の表面側の一部は、中心領域Ｍから伸びるソース電極Ｓで覆われている。
周辺領域Ｎの端部には、ドレイン領域２０の上部に、ｎ型の終端領域２３が形成されている。終端領域２３の表面側の一部には、図１に示す奥行き方向に伸びるｎ⁺型の半導体領域２５が形成されている。終端領域２３は、最外周電極ＳＴで覆われている。上記した絶縁層４２は、終端領域２３の表面側の一部を覆うように形成されている（半導体領域２５の表面は覆っていない）。絶縁層４２は、最外周側では最外周電極ＳＴで覆われている。最外周電極ＳＴは、ボディ層２８の上部にまでは及んでいない。ただし、絶縁層４２が厚い場合には、最外周電極ＳＴがボディ層２８の上部にまで及んでいてもよい。
ソース電極Ｓと最外周電極ＳＴの間には、絶縁層４２の表面に導電性部材７０が配設されている。導電性部材７０は、ソース電極Ｓと最外周電極ＳＴとは接触しておらず、それぞれと離間して配設されており、電気的にフローティング状態となっている。

半導体装置１を使用する場合には、ドレイン電極Ｄに数百Ｖ〜１０００Ｖの正電圧が印加され、ソース電極Ｓ及び最外周電極ＳＴが接地され、トレンチゲート電極３０にゲート電圧がオンオフ制御される。トレンチゲート電極３０にゲートオン電圧が印加されると、トレンチゲート電極３０の側壁に対向するボディ領域２８がｎ型に反転する。そのために、ソース領域３２，３８とドリフト領域２６のｎ型コラム２２の間が、反転したボディ領域２８（チャネル領域）を介して導通状態となる。そして、ソース領域３２，３８からドレイン領域２０に電子が移動し、半導体装置１はオン状態となる。
また、トレンチゲート電極３０に印加する電圧がオフされると、ボディ領域２８の反転層（チャネル領域）が消失し、半導体装置１はオフ状態となる。ドリフト領域２６では、スーパジャンクション構造のｐｎ接合界面から、ｎ型コラム２２とｐ型コラム２４に空乏層が広がり、半導体装置１は高いオフ耐圧を実現する。

図２に示すように、半導体装置１を基板に実装可能なパッケージＰに収容する際には、半導体装置の各端子（各電極等に電気的に接続されているボンディングパッド）がボンディングワイヤＷでパッケージＰのリードＬに接続される。そして、半導体装置１とパッケージＰの間がモールド樹脂等の封止材料Ｒで埋められ、半導体装置１はパッケージＰに収容される。したがって、図１に示す導電性部材７０の表面は、封止材料Ｒに接触する。

本実施例の半導体装置１では、絶縁層２８の表面を覆う導電性部材７０が設けられている。導電性部材７０は、電気的にフローティング状態となっている。これにより、周辺領域Ｎにおいて、前述した封止材料Ｒ等に起因する外部電荷がボディ領域２８のチャージバランスに影響することを阻止することができる。半導体装置は、中心領域Ｍでは、電極で覆われている領域が多いため外部電荷の影響を受け難いが、周辺領域Ｎでは、電極で覆われていない領域が多いため外部電荷の影響を受け易い構成である場合が多い。本実施例の半導体装置１によれば、周辺領域Ｎにおいて、外部電荷により発生する電界の影響を導電性部材７０で吸収（あるいは、遮蔽）することができる。これにより、ボディ領域２８で電荷が集中し、ボディ領域２８のチャージバランスが崩れる現象の発生を防止することができる。ボディ領域２８のチャージバランス、ひいては周辺領域Ｎのチャージバランスを保ち、半導体装置１のオフ耐圧を向上させることができる。

本実施例の半導体装置１は、周辺領域Ｎのドリフト領域２６の上部に、中心領域Ｍからボディ領域２８が伸びている場合について説明したが、周辺領域Ｎのドリフト領域２６の上部に、図３に示す半導体装置１ａのように、ｎ⁻型のバッファ領域２９が設けられていてもよい。後の構成及び動作は、図１に示した実施例の半導体装置１と同様である。この様な構成の場合も、絶縁層４２の表面に導電性部材７０ａを設けることによって、バッファ領域２９が受ける封止材料Ｒに起因する外部電荷の影響を、導電性部材７０ａで吸収することができる。また、半導体装置１ａでは、オフ時に、ボディ領域２８とバッファ領域２９の接合部に空乏層が広がり、さらなるオフ耐圧の向上が望める。

また、ドリフト領域に繰り返し構造を備えていない半導体装置にも本発明を適用することができる。図４に示す半導体装置１ｂは、繰り返し構造を有していないドリフト領域２６ｂが中心領域Ｍから周辺領域Ｎに至るまで設けられている。この様な構成の場合も、絶縁層４２の表面に導電性部材７０ｂを設けることによって、ドリフト領域２６ｂが受ける封止材料Ｒに起因する外部電荷の影響を、導電性部材７０ｂで吸収することができる。したがって、半導体装置１ｂを用いれば、ドリフト領域２６ｂのチャージバランスを保つことが可能であり、周辺領域Ｎのチャージバランスを保って半導体装置のオフ耐圧を高く保つことを可能とする。
また、図５に示す半導体装置１ｃは、図４に示す半導体装置１ｂの構成に加え、周辺領域Ｎのドリフト領域２６ｃの表面側に、リサーフ層６０を備えている。この様な構成の場合も、絶縁層４２の表面に導電性部材７０ｃを設けることによって、ドリフト領域２６ｃが受ける封止材料Ｒに起因する外部電荷の影響を、導電性部材７０ｃで吸収することができる。したがって、半導体装置１ｃを用いれば、リサーフ層６０のチャージバランスを保つことが可能であり、周辺領域Ｎのチャージバランスを保って半導体装置のオフ耐圧を高く保つことを可能とする。また、半導体装置１ｃにはリサーフ層６０が設けられているので、オフ時には、リサーフ層６０とドリフト領域２１のｐｎ接合界面から空乏層が広がる。半導体装置１ｃでは、周辺領域Ｎの端部に向かって図５の右方向（横方向）にリサーフ層６０が伸びている。これにより、オフ時には、図５に示す右方向に空乏層が広がり易い。したがって、半導体装置のさらなるオフ耐圧の向上が望める。

また、図６に示す半導体装置１ｄは、図１に示す半導体装置１の構成に加え、スーパージャンクション構造のｎ型コラム２２とｐ型コラム２４が、絶縁層２７を介して隣接している。これにより、半導体装置のさらなるオン抵抗の低減、及びオフ耐圧の向上が望める。
また図７に示す半導体装置１ｅでは、ソース電極Ｓと最外周電極ＳＴの間の絶縁層４２の表面に、電気的にフローティング状態の導電性部材７０ｄが等間隔に配設されている。これによっても、外部電荷が周辺領域のチャージバランスに影響を与えないようにすることができる。
また、本実施例では、半導体装置１の中心領域Ｍのゲート電極がトレンチゲート電極３０である場合について説明したが、トレンチゲート電極ではなくてもよい。例えば、プレーナゲート電極が設けられていてもよい。
また、中心領域Ｍの最端部の形成されたソース領域３８は、形成されていなくてもよい。
また、本実施例では、半導体装置１が縦型のＭＯＳ電界効果トランジスタである場合について説明したが、本発明は、ＩＧＢＴ等他の半導体装置にも適用することができる。
また、導電性部材７０は中心領域Ｍを一巡している場合について説明したが、導電性部材７０は、例えば帯状に伸びていてもよい。また、一巡しておらず、途中で途切れていてもよい。また、複数の導電性部材が設けられていてもよい。
本実施例によると、封止部材あるいはポリイミド等の絶縁材を半導体装置に隣接して設けたときに、これらに発生する外部電荷が周辺領域のチャージバランスに影響を与えないようにすることができる。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

半導体装置１の要部斜視図を示す。 半導体装置１がパッケージＰに収容されている様子を示す。 絶縁層４２の下にバッファ領域２９を備えるとともに、絶縁層４２の表面に導電性部材７０ａを備える半導体装置１ａの断面図を示す。 絶縁層４２の下にドリフト領域２６ｂを備えるとともに、絶縁層４２の表面に導電性部材７０ｂを備える半導体装置１ｂの断面図を示す。 絶縁層４２の下にリサーフ領域６０を備えるとともに、絶縁層４２の表面に導電性部材７０ｃを備える半導体装置１ｂの断面図を示す。 ｎコラム２２とｐコラム２４が絶縁層２７を介して隣接している半導体装置１ｄの断面図を示す。 絶縁層４２の表面に、電気的にフローティング状態の導電性部材７０ｄを等間隔に配設した半導体装置１ｅの断面図を示す。 従来の半導体装置１００の要部斜視図を示す。

符号の説明

１，１ａ，１ｂ，１ｃ 半導体装置
２０ ドレイン領域
２２ ｎ型コラム
２３ 終端領域
２４ ｐ型コラム
２５ ｎ⁺半導体領域
２６，２６ｂ，２６ｃ ドリフト領域
２８ ボディ領域
２９ バッファ領域
３０ トレンチゲート電極
３１ ゲート絶縁膜
３２ ソース領域
３４ ボディコンタクト領域
３６，４２ 絶縁層
３８ ソース領域
６０ リサーフ層
７０，７０ａ，７０ｂ，７０ｃ，７０ｄ 導電性部材
Ｄ ドレイン電極
Ｌ リードフレーム
Ｍ 中心領域
Ｎ 周辺領域
Ｐ パッケージ
Ｒ 封止材料
Ｓ ソース電極
ＳＴ 最外周電極
Ｗ ボンディングワイヤ

Claims (3)

1. 半導体素子が形成されている中心領域と、その中心領域の周辺に形成されている周辺領域を有する半導体装置であり、
   第１導電型あるいは第２導電型の不純物を低濃度に含むとともに、前記周辺領域の表面側に設けられている不純物低濃度半導体領域と、
   前記不純物低濃度半導体領域の表面側を覆う絶縁層と、
   前記絶縁層の表面を覆うとともに、電気的にフローティング状態の導電性部材を備えることを特徴とする半導体装置。
2. 前記絶縁層の一部を覆うように配設されている半導体装置の電極を備え、
   前記電極と前記導電性部材は、前記絶縁層の表面において互いに離間して配設されていることを特徴とする請求項１の半導体装置。
3. 第１導電型の不純物を含むとともに、不純物低濃度半導体領域の裏面側に設けられている第１半導体領域と、
   第２導電型の不純物を含むとともに、不純物低濃度半導体領域の裏面側に設けられている第２半導体領域を備え、
   前記第１半導体領域と前記第２半導体領域は、相互に対をなした状態で、前記中心領域から周辺領域に至るまで、前記不純物低濃度半導体領域が広がっている面と平行な面内で分散配置されていることを特徴とする請求項１又は２の半導体装置。

Images