JP6644690B2 - 表面電荷に対して低減された感度を有する構造及び方法 - Google Patents

表面電荷に対して低減された感度を有する構造及び方法 Download PDF

Info

Publication number
JP6644690B2
JP6644690B2 JP2016544603A JP2016544603A JP6644690B2 JP 6644690 B2 JP6644690 B2 JP 6644690B2 JP 2016544603 A JP2016544603 A JP 2016544603A JP 2016544603 A JP2016544603 A JP 2016544603A JP 6644690 B2 JP6644690 B2 JP 6644690B2
Authority
JP
Japan
Prior art keywords
limiting ring
field limiting
charge carrier
type
ring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016544603A
Other languages
English (en)
Other versions
JP2017509141A (ja
Inventor
リチャード エー． ブランチャード
リチャード エー． ブランチャード
Original Assignee
アイディール パワー インコーポレイテッド
アイディール パワー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アイディール パワー インコーポレイテッド, アイディール パワー インコーポレイテッド filed Critical アイディール パワー インコーポレイテッド
Publication of JP2017509141A publication Critical patent/JP2017509141A/ja
Application granted granted Critical
Publication of JP6644690B2 publication Critical patent/JP6644690B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Thyristors (AREA)

Description

発明の詳細な説明
［相互参照］
２０１４年１月１６日に出願された６１／９２８，１３３からの優先権を主張し、これは、参照により本明細書に組み込まれる。
また、２０１４年１２月１９日に出願された６２／０９４，４１５からの優先権を主張し、これは、参照により本明細書に組み込まれる。
また、２０１５年１月１２日に出願された６２／１０２，３５７からの優先権を主張し、これは、参照により本明細書に組み込まれる。
［背景］
本願は、高電圧半導体デバイスに関し、より具体的には、高電圧半導体デバイスのための終端領域に関する。
以下で説明される点が、開示発明から得られた後知恵を反映している可能性があり、必ずしも先行技術であるとは認められないことに留意されたい。
高電圧半導体デバイスのエッジ終端構造の設計は、その長寿命動作にとって重要である。所与の条件の組合せで動作するように設計された終端構造は、終端構造の表面にある、又は、その近くにある、好ましくない正又は負電荷の存在下で、電圧ハンドリング能力の顕著な低下を示す場合がある。
Ｔｒａｊｋｏｖｉｃ等は、この影響を、参照により組み込まれる「高電圧デバイスの終端領域における静的及び動的な寄生電荷の影響と、可能な解決策（Ｔｈｅ ｅｆｆｅｃｔ ｏｆ ｓｔａｔｉｃ ａｎｄ ｄｙｎａｍｉｃ ｐａｒａｓｉｔｉｃ ｃｈａｒｇｅ ｉｎ ｔｈｅ ｔｅｒｍｉｎａｔｉｏｎ ｒｅｇｉｏｎ ｏｆ ｈｉｇｈ ｖｏｌｔａｇｅ ｄｅｖｉｃｅｓ ａｎｄ ｐｏｓｓｉｂｌｅ ｓｏｌｕｔｉｏｎｓ）」、パワー半導体デバイス及びＩＣに関する第１２回国際シンポジウム（Ｔｈｅ １２ｔｈ ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ａｎｄ ＩＣｓ），予稿集（Ｐｒｏｃｅｅｄｉｎｇｓ），第２６３−２６６頁，２０００年５月２２−２５日、ＩＥＥＥにおいて調査した。図９Ａ、９Ｂ、及び９Ｃとして本明細書で再現されるＴｒａｊｋｏｖｉｃのシミュレーションにおいて、図９Ａの場合のように、デバイスの上の酸化物層内に電荷が存在しないとき、デバイスの絶縁破壊電圧は、Ｖbr＝１６００Ｖであった。図９Ｂの場合のように、酸化物層内に正電荷が存在したとき、デバイスの絶縁破壊電圧は、Ｖbr＝８７０Ｖであった。図９Ｃの場合のように、酸化物層内に負電荷が存在したとき、デバイスの絶縁破壊電圧は、Ｖbr＝９８０Ｖであった。
参照により組み込まれる、所有者が共通しかつ同時係属中の出願１４／３１３，９６０は、Ｂ−ＴＲＡＮとして知られる新規な２方向バイポーラトランジスタを教示した。Ｂ−ＴＲＡＮは、各表面上に少なくとも２つの導線を有する３層４端子垂直対称性２方向バイポーラトランジスタである。Ｂ−ＴＲＡＮの各表面上の１つの接合部はエミッタとして働き、対向する表面上の対応する接合部はコレクタとして働き、どちらの側がエミッタであるかは、印加電圧の極性に依存する。
［表面電荷に対して低減された感度を有する構造及び方法］
本願は、イノベーションの中でもとりわけ、表面電荷に対して低減された感度を有するパワー半導体デバイスを教示する。
本願はまた、イノベーションの中でもとりわけ、表面電荷に対する感度を低減するようにパワー半導体デバイスを動作させる方法を教示する。
上記イノベーションは、１以上のフィールドリミティングリング内でデバイスのアクティブエリア（複数可）からキャリアエミッション構造の部分を複製することによって、開示される種々の実施形態において実現される。フィールドリミティングリングはまた、隣接する誘電体の環を覆って延在しかつそれに容量結合されるフィールドプレートを含み得る。好ましくかつ特に有利なクラスの実施形態において、アクティブデバイスは、垂直対称性４端子２表面バイポーラトランジスタであり、そこにおいて、電流は、キャリアエミッション構造の近くのゲート端子を駆動することによって一方向にターンオンされ、キャリアエミッション構造は、その電流の方向に、エミッタとして動作する。
開示される発明は、添付図面を参照して述べられ、添付図面は、重要なサンプル実施形態を示し、参照により本明細書に組み込まれる。
図１は、本発明の１つのサンプル実施形態を示す。 図２Ａ及び図２Ｂは、それぞれ、本発明の１つのサンプル実施形態の俯瞰図（ｏｖｅｒｈｅａｄ ｖｉｅｗ）及び断面図である。 図３は、本発明の別のサンプル実施形態を示す。 図４は、本発明の革新的な教示の別のサンプル実施形態を示す。 図５及び図６は、２つの従来技術の終端構造を示す。 図７は、本発明の別のサンプル実施形態を示す。 図８は、本発明の別のサンプル実施形態を示す。 図９Ａ、９Ｂ、及び９Ｃは、絶縁破壊電圧の従来技術のシミュレーションを示す。 図１０Ａ及び１０Ｂは、電界分布の従来技術のシミュレーションを示す。 図１１は、本発明の別のサンプル実施形態を示す。
［サンプル実施形態の詳細な説明］
本願の多数の革新的な教示は、現在のところ好ましい実施形態を特に参照して（限定としてではなく例として）述べられる。本願は、いくつかの発明を説明するが、以下の記述のいずれも、特許請求の範囲を総じて限定するものと解釈されるべきではない。
本願は、パワー半導体デバイスのアクティブエリアを囲むフィールドリミティング周辺構造に対する新しいアプローチを述べる。半導体材料（例えば、シリコン）と、上を覆う誘電体（例えば、二酸化シリコン）との間の界面の、あるいは更に、上を覆う誘電体内又はその上の、静電荷は、プロセス依存性があり、したがって、ほぼ予測不能である。特に、この静電荷の極性は、ほぼ予測不能であり、いずれの極性の非ゼロ電荷密度も、絶縁破壊特性を低下させる可能性がある。
本願は、バイポーラ導電を使用する両面パワー半導体デバイスに特に適用可能である改良を（より広く適用可能な発明に加えて）提供する。このクラスのデバイスにおいて、両面パワーデバイスのアクティブデバイス（アレイ）部分内にキャリアエミッション構造及び制御構造を形成する４つ（又は４つより多い数）の半導体ドーピング構成要素のうちの３つの半導体ドーピング構成要素をまた、驚くほどに有利に使用して、両方の表面上でアクティブアレイの周りにフィールドリミティングリングを形成し得ることを本発明者は認識した。
最も好ましいことは、必ずしも全てではないが一部の実施形態において、１つの導電型の浅いインプラントを使用して、他の導電型を有するウェルの表面をカウンタドープすることであり、それにより、他の導電型の浅いインプラントをシミュレートし、フィールドリミティングリング内で必要とされるインプラントの数を減少させる。
フィールドリミティングリング内でキャリアエミッション構造を実装するため、プライマリキャリアエミッション構造に対応する（例えば、ｎ＋エミッタコンタクト領域及び／又はｎ型エミッタ領域に対応する）第１の半導体ドーピング構成要素、及び、プライマリ制御領域に対するコンタクトに対応する（例えば、ｐ型ベースコンタクト領域に対応する）反対の型の第２の半導体ドーピング構成要素は共に、一連の入れ子式リングのそれぞれにおいて複製される。更に、それら反対の型の浅いドーピング構成要素は、フィールドリミティングリング構造内で金属ジャンパによって結び付けられ得る。これらの金属ジャンパに加えて又はその代わりに、金属層（複数可）の伸長部が、同様に使用されて、各リングの外又は内にフィールドプレートを形成し得て、フィールドプレートは、電位の勾配を平滑化するのに更に役立つ。
この特徴の組合せは、２つの利点、すなわち、第１に、低い正味のドーパント密度が、更なるドーピングステップを使用することなく、センシティブな表面ロケーションにおいて達成されること、第２に、両方の導電型の表面リングの存在が、異なる極性及び量の静電荷によって生じる、絶縁破壊電圧を減少させる電界の変化を防止するのに役立つこと、の相乗的な組合せをもたらす。
ｐ型基板において、酸化物−半導体界面の正電荷は、デバイスの表面に電子チャネルを誘起し得る。一方、負の界面電荷は、パンチスルー及びデバイス故障を引き起すのに十分に終端領域表面を使い尽くす可能性がある。浅いｐ型リング及び浅いｎ型リングが共に終端構造において使用されるとき、特に、互いに電気的に接続されるとき、これは、これらの故障モードのいずれかの影響から、より深いフィールドリミティングリングをシールドし得る。
作製は、幾つかのサンプル実施形態において、１つの導電型を使用して、反対の導電型のより深い領域をカウンタドープし、それにより、これらの浅い領域のうちの１つの領域をシミュレートし、終端構造を作製するために必要とされる処理ステップの数を減少させることによって簡略化し得る。ＮＰＮ Ｂ−ＴＲＡＮの、深いｎ型エミッタ領域、浅いｎ型エミッタコンタクト領域、及び浅いｐ型ベースコンタクト領域を、その終端構造内で使用する代わりに、現在のところ最も好ましいサンプル実施形態は、終端構造内の浅いｎ型エミッタコンタクト領域を削除し得る。浅いｐ型ベースコンタクトの拡散（ディフュージョン）を代わりに使用して、深いｎ型エミッタ類似領域の一部分を低濃度カウンタドープし、それにより、その中に浅いｎ型領域をシミュレートし得る。
本図は、各図の右側がそれぞれのダイの中心に最も近く、各図の左側がそれぞれのダイのエッジに最も近くなるように方向付けられる。
図１のサンプル実施形態において、Ｂ−ＴＲＡＮ １００の両側のアクティブ領域１０２は、Ｎ−エミッタ領域１０８及びＮ＋エミッタコンタクト領域１１０を含む。Ｐ−−バルクベース領域１０６に対するコンタクトは、ベース領域１１２及び対応するベースコンタクト領域１１４を通じてとられ、ベース領域１１２及び対応するベースコンタクト領域１１４は共に、好ましくは、それぞれ、エミッタ領域１０８及びエミッタコンタクト領域１１０より浅い。Ｎ型エミッタ領域１０８及び１１０は、最も好ましくは、ポリフィルドトレンチ１１６によって、ｐ型ベース領域１１２及び１１４から分離される。ポリフィルドトレンチ１１６は、最も好ましくは、ｎ型ソース領域１１０に電気的に接続される。
Ｂ−ＴＲＡＮは、完全に２方向性でかつ垂直対称性である。すなわち、所与の導電方向について、Ｂ−ＴＲＡＮ １００の一方の側のｎ型領域１０８はエミッタ領域として働き、一方、反対の側のｎ型領域１０８はコレクタ領域として働き、また、反対の導電方向について、逆もまた同様である。
Ｐ型ベースコンタクト領域１１４は、Ｐ−ベース領域１１２に対して低抵抗オーミックコンタクトを可能にする。同様に、ｎ型エミッタコンタクト領域１１０は、Ｎ−エミッタ領域１０８に対して低抵抗オーミックコンタクトを可能にする。
好ましくはＰ−ベース領域１１２と同じ拡散によって形成されるＰ−領域１２０は、アクティブ領域１０２と終端領域１０４との間の遷移を示す。終端領域１０４内の終端構造１２８は、深いＮ＋フィールドリミティングリング１２２並びに浅いＰ−リング１２４及び１２６を含む。
終端構造１２８の隣接する対のそれぞれは、窪んだ厚いフィールド酸化物領域１１８によって分離される。金属フィールドプレート１３０は、深いＮ＋終端リング１２２に電気接続され、ダイのエッジに向かって厚いフィールド酸化物１１８の一部を覆って外側に延在する。フィールドプレート１３０は、厚い酸化物領域１１８の上で一定電位を提供する。フィールド酸化物１１８の厚さ及びフィールドプレート１３０がフィールド酸化物１１８を覆って延在する距離を、終端領域の絶縁破壊電圧を更に増加させるために、デバイスパラメータに対して調整し得る。
最も好ましいことには、深いｎ型リング１２２が、ｎ型エミッタ領域１０８と同じ拡散で形成される。同様に、浅いｐ型リング１２４及び１２６は、最も好ましくは、浅いｐ型ベースコンタクト領域１１４と同じ拡散で形成される。
１つのサンプル実施形態において、深いｎ型リング１２２及びｎ型エミッタ領域１０８は、例えば１０17〜１０19／ｃｍ3の範囲のピークドーピング濃度を有し得て、例えば２〜１０μｍの深さであり得る。１つのサンプル実施形態において、深いｎ型リング１２２及びｎ型エミッタ領域１０８は、例えば５μｍの深さである。
１つのサンプル実施形態において、ｐ型ベース領域１１２は、例えば２〜６μｍの深さであり得て、例えば１０16〜１０18／ｃｍ3の範囲のピークドーピング濃度を有し得る。
１つのサンプル実施形態において、ｎ型エミッタコンタクト領域１１０は、例えば０．５〜１．５μｍ深さであり得て、例えば２×１０19／ｃｍ3より大きいピークドーピング濃度を有し得る。
１つのサンプル実施形態において、ｐ型ベースコンタクト領域１１４は、例えば１０19／ｃｍ3より大きいピークドーピング濃度を有し得て、例えば０．２〜１．０μｍ深さであり得る。Ｐ型ベースコンタクト領域１１４は、好ましくは、ｎ型エミッタコンタクト領域１１０より浅い。
図３のサンプル実施形態において見られるように、浅いＰ−領域１２４は、深いＮ＋領域１２２の一部分をカウンタドープして、終端構造３２８内で電気的に等価な浅いｎ型領域をシミュレートする。浅いシミュレートされたｎ型領域１２４は、最も好ましくは、深いフィールドリミティングリング１２２の外側エッジの近くに配置される。
図４の場合のように、この浅いシミュレートされたｎ型領域１２４が浅いｐ型領域１２６と組み合わされると、これらの２つの浅い領域１２４及び１２６は、より深いフィールドリミティングリング１２２上での正と負の両方の界面電荷の影響をよりよく軽減し得る。対応する浅いｐ型ベースコンタクト領域のドーパントプロファイルは、必要に応じて調整されて、浅い領域１２４及び１２６に対して必要とされる正味の電荷を提供し、それにより、終端構造の絶縁破壊電圧を最適に増加し得る。
図２Ａに示すサンプル実施形態の俯瞰図において、アクティブエリア２０２におけるＮ型エミッタ領域１１０のストライプはそれぞれ、ポリフィルドトレンチリング１１６によって囲まれ、ベースコンタクト領域１１４によって分離される。終端領域２０４は、複数の終端リング２２８を含む。ラインＡ−Ａ’に沿う図２Ｂの断面図において、終端リング２２８は、部分的にのみ詳細に示されるが、本明細書で教示される任意の終端リング構造であり得る。
現在のところ好ましい実施形態において、各終端リング及びその関連するデプレッション領域は、例えば約１００〜１５０Ｖ低下し得る。
図５は、Ｔｒａｊｋｏｖｉｃによって提案されるフィールドリミティングリング構造を示し、図６は、ｐ型基板についての類似の構造を示す。図１０Ａ及び１０Ｂは、それぞれ、Ｔｒａｊｋｏｖｉｃによって提案される修正がない状態及び修正がある状態での、２つの隣接する終端リング間の絶縁破壊時の電界分布のＴｒａｊｋｏｖｉｃのシミュレーションを示す。図１０Ａ及び１０Ｂは共に、酸化物において正電荷の場合、負電荷の場合、無電荷の場合の電界分布を示す。
図７において、終端構造７２８は、本発明の別のサンプル実施形態を示す。ここで、深いＮ領域１２２をカウンタドープしてｎ型領域をシミュレートする低濃度ドープのｐ型領域の代わりに、浅いＮ＋領域７２４Ａが、好ましくは、浅いｎ型エミッタコンタクト領域（図示せず）と同じ拡散で形成される。浅いｎ型領域７２４Ａ及び浅いｐ型領域７２６は共に、深いＮ領域１２２の表面上に形成され、最も好ましくは、メタライゼーション７３０Ａによって共に電気接続され、これは、フィールド低下を空間的に広げるのに役立つ。メタライゼーション７３０Ａはまた、Ｎ領域１２２の外側エッジを超えて延在して、図１のフィールドプレートと同様のフィールドプレート（図示せず）を形成し得る。
図８は、本発明の現在のところあまり好ましくないサンプル実施形態を示す。終端構造８２８Ｂは、ｎ型基板８０６上に形成され、ＩＧＢＴのソース−本体構成に類似する。深いＰ＋領域８３２は、ｎ−チャネルＩＧＢＴの本体コンタクト領域に類似する。より浅く、より低濃度ドープのｐ型領域８３４は、ｎ−チャネルＩＧＢＴの本体領域に類似して、深いＰ＋領域８３２に両側で隣接する。本体−類似領域８３４のそれぞれの内部には、浅いＮ＋拡散８３６が存在し、それは、ｎ−チャネルＩＧＢＴのソース領域に類似する。フィールドプレート８３８は、アクティブ領域と終端領域との間の境界を示し、一方、フィールドプレート８４０は、終端領域とダイのエッジとの間の境界を示す。フィールドプレート８３８とフィールドプレート８４０の両方の一部分は、厚いフィールド酸化物８４２の一部分の上を覆う。図１１のサンプル実施形態は、２方向ＩＧＢＴと一体化された終端構造８２８Ｂを示し、やはり、２方向ＩＧＢＴのソース−本体構成を模倣する。
［利点］
開示されるイノベーションは、種々の実施形態において、少なくとも以下の利点のうちの１以上を提供する。しかし、これらの利点の全てが、開示されるイノベーションのどれからも得られるわけではなく、この利点のリストは、クレームされる種々の発明を限定しない。
・界面酸化物電荷からの改善された保護；
・既存の作製プロセスとの簡単な統合；
・更なるドーピングステップの使用なしに、センシティブな表面ロケーションにおいて低い正味ドーパント密度が達成される；
・両導電型の表面リングが、異なる複数極性の静電荷から生じ得る絶縁破壊エンハンスメントの両方を阻止するのに役立つ。
必ずしも全てではないが一部の実施形態によれば、以下が提供される：本願は、バイポーラ導電を使用する両面パワー半導体デバイスに特に適用可能である改良を（より広く適用可能な発明に加えて）提供する。このクラスのデバイスにおいて、両面パワーデバイスのアクティブデバイス（アレイ）部内のキャリアエミッション構造及び制御構造を形成する４つ（又は４つより多い数）の半導体ドーピング構成要素のうちの２つ又は３つの半導体ドーピング構成要素をまた、驚くほどに有利に、両方の表面上でアクティブアレイの周りにフィールドリミティングリングを形成するのに使用し得ることを本発明者は認識した。最も好ましくは、必ずしも全てではないが一部の実施形態において、１つの導電型の浅いインプラントが、他の導電型を有するウェルの表面をカウンタドープするのに用いられる。この浅いインプラントは、単独で、又は、同じ導電型の別の浅いインプラントと組み合わされて、半導体材料の表面において又は表面上で過剰な電荷の影響からウェルをシールドするように働く。
必ずしも全てではないが一部の実施形態によれば、以下が提供される：半導体デバイスであって、半導体ダイの第１及び第２の対向する面上の第１及び第２の電荷キャリアエミッション構造と、第１及び第２の半導体制御領域であって、前記第１及び第２の面上にそれぞれ位置付けられ、それぞれが、前記第１及び第２のエミッション構造からの第１の極性の電荷キャリアのエミッションをそれぞれ制御するように配置される第１及び第２の半導体制御領域と、前記第１のエミッション構造を横方向に囲む、前記第１の面上の第１のフィールドリミティングリング構造と、前記第２のエミッション構造を横方向に囲む、前記第２の面上の第２のフィールドリミティングリング構造と、を備え、前記第１のエミッション構造及び前記第１の制御構造は、少なくとも３つのドーピング構成要素であって、それぞれが前記第２のフィールドリミティングリングの対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、第２のフィールドリミティングリングの任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、前記第２のエミッション構造及び前記第２の制御構造は、少なくとも３つのドーピング構成要素であって、それぞれが前記第１のフィールドリミティングリングの対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記第１のフィールドリミティングリングの任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、それにより、前記フィールドリミティングリングが、組合せにおいて、前記エミッション構造と前記ダイのエッジとの間の横方向電圧プロファイルを平滑化するデバイス。
必ずしも全てではないが一部の実施形態によれば、以下が提供される：半導体デバイスであって、半導体ダイの第１及び第２の対向する面上の第１及び第２の電荷キャリアエミッション構造と、第１及び第２の半導体制御領域であって、前記第１及び第２の面上にそれぞれ位置付けられ、それぞれが、前記第１及び第２のエミッション構造からの第１の極性の電荷キャリアのエミッションをそれぞれ制御するように配置される第１及び第２の半導体制御領域と、前記第１のエミッション構造を横方向に囲む、前記第１の面上の第１のフィールドリミティングリング構造と、前記第２のエミッション構造を横方向に囲む、前記第２の面上の第２のフィールドリミティングリング構造と、を備え、前記第１のエミッション構造及び前記第１の制御構造は、少なくとも３つのドーピング構成要素であって、それぞれが前記第２のフィールドリミティングリングの対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素並びに深いウェル構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記第２のフィールドリミティングリングの任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、前記第２のエミッション構造及び前記第２の制御構造は、少なくとも３つのドーピング構成要素であって、それぞれが前記第１のフィールドリミティングリングの対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素並びに深いウェル構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記第１のフィールドリミティングリングの任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、更には、前記第１の面上の第１のフィールドプレートであって、前記第１のフィールドリミティングリングの深いウェル構成要素に電気的に接続され、前記第１のフィールドリミティングリングの一部分に横方向に隣接する半導体ダイの部分の、全てではないが一部に、介在する誘電体層を通じて容量結合される第１のフィールドプレートと、前記第２の面上の第２のフィールドプレートであって、前記第２のフィールドリミティングリングの深いウェル構成要素に電気的に接続され、前記第２のフィールドリミティングリングの一部分に横方向に隣接する半導体ダイの部分の、全てではないが一部に、介在する誘電体層を通じて容量結合される、第２のフィールドプレートと、を備え、それにより、前記フィールドリミティングリングは、組合せにおいて、前記エミッション構造と前記ダイのエッジとの間の横方向電圧プロファイルを平滑化するデバイス。
必ずしも全てではないが一部の実施形態によれば、以下が提供される：半導体デバイスであって、半導体ダイの第１及び第２の対向する面上の第１及び第２の電荷キャリアエミッション構造と、第１及び第２の半導体制御領域であって、前記第１及び第２の面上にそれぞれ位置付けられ、それぞれが、前記第１及び第２のエミッション構造からの第１の極性の電荷キャリアのエミッションをそれぞれ制御するように配置された第１及び第２の半導体制御領域と、前記第１のエミッション構造を横方向に囲む、前記第１の面上の第１のフィールドリミティングリング構造と、前記第２のエミッション構造を横方向に囲む、前記第２の面上の第２のフィールドリミティングリング構造と、を備え、前記第１のエミッション構造及び前記第１の制御構造は、少なくとも３つのドーピング構成要素であって、それぞれが前記第２のフィールドリミティングリングの対応するそれぞれのドーピング構成要素と同じ空間プロファイルを有し電気的に等価である、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記第２のフィールドリミティングリングの任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、前記第２のエミッション構造及び前記第２の制御構造は、少なくとも３つのドーピング構成要素であって、それぞれが前記第１のフィールドリミティングリングの対応するそれぞれのドーピング構成要素と同じ空間プロファイルを有し電気的に等価である、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記第１のフィールドリミティングリングの任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、それにより、前記フィールドリミティングリングが、組合せにおいて、前記エミッション構造と前記ダイのエッジとの間の横方向電圧プロファイルを平滑化するデバイス。
必ずしも全てではないが一部の実施形態によれば、以下が提供される：半導体デバイスであって、半導体ダイの第１の面上の電荷キャリアエミッション構造と、前記エミッション構造からの第１の極性の電荷キャリアのエミッションを制御するように配置された半導体制御領域と、前記エミッション構造を横方向に囲む１以上のフィールドリミティングリング構造と、を備え、前記エミッション構造及び前記制御構造は、少なくとも３つのドーピング構成要素であって、それぞれが前記フィールドリミティングリングの対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記フィールドリミティングリングの任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、それにより、前記フィールドリミティングリングが、前記エミッション構造と前記ダイのエッジとの間の横方向電圧プロファイルを平滑化するデバイス。
必ずしも全てではないが一部の実施形態によれば、以下が提供される：半導体デバイスであって、半導体ダイの第１及び第２の対向する面上の第１及び第２の電荷キャリアエミッション構造と、第１及び第２のゲート制御構造であって、前記第１及び第２の面上にそれぞれ位置付けられ、それぞれが、前記第１及び第２のエミッション構造からの第１の極性の電荷キャリアのエミッションをそれぞれ制御するように配置される第１及び第２のゲート制御構造と、前記第１のエミッション構造を横方向に囲む、前記第１の面上の第１のフィールドリミティングリング構造と、前記第２のエミッション構造を横方向に囲む、前記第２の面上の第２のフィールドリミティングリング構造と、を備え、前記第１のエミッション構造及び前記第１のゲート制御構造は、少なくとも３つのドーピング構成要素であって、それぞれが前記第２のフィールドリミティングリングの対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を含み、更には、前記第２のフィールドリミティングリングの任意の構成要素と同じプロファイルを有さない少なくとも１つの構成要素であって、前記第２のフィールドリミティングリングの対応するそれぞれのドーピング構成要素と同じプロファイルを有するドーピング構成要素の少なくとも１つに容量結合される少なくとも１つの構成要素を含み、前記第２のエミッション構造及び前記第２のゲート制御構造は、少なくとも３つのドーピング構成要素であって、それぞれが前記第１のフィールドリミティングリングの対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を含み、更には、前記第１のフィールドリミティングリングの任意の構成要素と同じプロファイルを有さない少なくとも１つの構成要素であって、前記第１のフィールドリミティングリングの対応するそれぞれのドーピング構成要素と同じプロファイルを有するドーピング構成要素の少なくとも１つに容量結合される少なくとも１つの構成要素を含み、それにより、前記フィールドリミティングリングは、組合せにおいて、前記エミッション構造と前記ダイのエッジとの間の横方向電圧プロファイルを平滑化するデバイス。
必ずしも全てではないが一部の実施形態によれば、以下が提供される：パワー半導体デバイスを動作させる方法であって、選択的に、半導体ダイの第１の面上で第１の制御端子を駆動（ｄｒｉｖｅ ｏｎ）することに応答して、第１のエミッション構造から第１の極性の電荷キャリアを放出する又は放出しないことであって、それにより第１の方向への電流のバイポーラ導電を開始する、前記放出する又は放出しないことと、選択的に、半導体ダイの第２の面上で第２の制御端子を駆動することに応答して、前記第２の面上の第２のエミッション構造から第１の極性の電荷キャリアを放出する又は放出しないことであって、それにより前記第１の方向と反対方向への電流のバイポーラ導電を開始する、前記放出する又は放出しないことと、前記第１のエミッション構造を横方向に囲む複数の第１のフィールドリミティングリングを横断するように前記第１のエミッション構造の電圧を横方向に分布させることと、前記第２のエミッション構造を横方向に囲む複数の第２のフィールドリミティングリングを横断するように前記第２のエミッション構造の電圧を横方向に分布させることと、を含み、前記第１のフィールドリミティングリングのそれぞれは、少なくとも３つの半導体ドーピング構成要素であって、それぞれが前記第２のエミッション構造のそれぞれのドーピング構成要素と同じプロファイルを有する少なくとも３つの半導体ドーピング構成要素を含み、前記第２のフィールドリミティングリングのそれぞれは、少なくとも３つの半導体ドーピング構成要素であって、それぞれが前記第１のエミッション構造のそれぞれのドーピング構成要素と同じプロファイルを有する少なくとも３つの半導体ドーピング構成要素を含む方法。
［修正及び変形］
当業者によって認識されるように、本願で説明される革新的概念は、非常に広い範囲の用途にわたって修正され変更される可能性があり、したがって、特許で保護される主題の範囲は、示される特定の例示的な教示のいずれによっても限定されない。添付する特許請求の範囲の精神及び広い範囲内に入る全てのこうした代替、修正、及び変形を包含することが意図される。
幾つかの代替実施形態において、終端領域は、１以上の従来のフィールドリミティングリングを含む２以上のタイプのフィールドリミティングリング、又は、他の従来の終端構造を含み得る。
幾つかの代替実施形態において、両面デバイスは、垂直非対称性終端構造を有し得る。
幾つかの代替実施形態において、本願の革新的な終端構造は、そのキャリアエミッション構造及び制御構造の複数部分を模倣することによって、他の両面デバイス又は片面デバイスと共に使用され得る。
幾つかの代替実施形態において、１以上のフィールドプレートは、各アクティブ領域と各終端領域との間に配置され得る。
幾つかの代替実施形態において、１以上のフィールドプレートは、終端領域の端部とダイのエッジとの間に配置され得る。
図８の実施形態のような１つの代替実施形態において、ｐ型領域８３４及びＮ＋領域８３６は、Ｐ＋領域８３２の外周上にだけ存在する。
幾つかの実施形態において、フィールドプレートは金属である。他の実施形態において、フィールドプレートはポリシリコンである。更に他の実施形態では、他の導電性又は半導体材料が使用され得る。
幾つかの企図される実施形態において、２以上のフィールドプレートが、隣接する終端リング間に設置され得る。他の企図される実施形態において、フィールドプレートは、終端領域の一部又は全ての間で省略され得る。
幾つかの実施形態において、フィールドプレートは、ダイのエッジに向かって各終端構造から外側に延在し得る。他の実施形態において、フィールドプレートは、ダイの中心に向かって各終端構造から内側に延在し得る。更に他の実施形態において、これは異なり得る。
幾つかの代替するカウンタドーピングの実施形態では、任意のフィールドプレートからフィールドリミティングリングの深い部分へのコンタクトをとるために、シミュレートされる導電型の浅い拡散が依然として使用され得る。
図１の実施形態のような１つの代替実施形態において、深い終端リングから外側に延在するフィールトプレートは、関連する２つの浅い拡散を電気的に接続するメタライゼーションと共にリングの周りに散在する。
本イノベーションは、ｐ型基板に関して本明細書で主に論じられるが、ｎ型基板に対する適合が、ドーパント極性を交換することによって実現され得ることは、もちろん理解されるだろう。
変形及び実装を示すのに役立つ更なる一般的な背景は、以下の出版物において見つけることができ、これら出版物の全ては、参照により組み込まれる：Ｔｒａｊｋｏｖｉｃ，Ｔ．等「高電圧デバイスの終端領域における静的及び動的な寄生電荷の影響と、可能な解決策（Ｔｈｅ ｅｆｆｅｃｔ ｏｆ ｓｔａｔｉｃ ａｎｄ ｄｙｎａｍｉｃ ｐａｒａｓｉｔｉｃ ｃｈａｒｇｅ ｉｎ ｔｈｅ ｔｅｒｍｉｎａｔｉｏｎ ａｒｅａ ｏｆ ｈｉｇｈ ｖｏｌｔａｇｅ ｄｅｖｉｃｅｓ ａｎｄ ｐｏｓｓｉｂｌｅ ｓｏｌｕｔｉｏｎｓ）」、パワー半導体デバイス及びＩＣに関する第１２回国際シンポジウム（Ｔｈｅ １２ｔｈ ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ａｎｄ ＩＣｓ），予稿集（Ｐｒｏｃｅｅｄｉｎｇｓ），第２６３−２６６頁，２０００年５月２２−２５日、ＩＥＥＥ。
変形及び実装を示すのに役立つ更なる一般的な背景、並びに、以下にクレームされる本発明と共に相乗的に実現され得る幾つかの特徴は、以下の米国特許出願において見つけることができる。これらの出願の全ては、本願との少なくとも何らかの共同所有、同時係属、及び発明者の要件を有し、これらの出願の全て、並びに、これらの出願に直接的に又は間接的に組み込まれる任意の情報は、参照により組み込まれる。これらの出願は、ＵＳ ８，４０６，２６５、ＵＳ ８，４００，８００、ＵＳ ８，３９５，９１０、ＵＳ ８，３９１，０３３、ＵＳ ８，３４５，４５２、ＵＳ ８，３００，４２６、ＵＳ ８，２９５，０６９、ＵＳ ７，７７８，０４５、ＵＳ ７，５９９，１９６；ＵＳ ２０１２−０２７９５６７ Ａ１、ＵＳ ２０１２−０２６８９７５ Ａ１、ＵＳ ２０１２−０２７４１３８ Ａ１、ＵＳ ２０１３― ００３８１２９ Ａ１、ＵＳ ２０１２−００５１１００ Ａ１；ＰＣＴ／ＵＳ１４／１６７４０、ＰＣＴ／ＵＳ１４／２６８２２、ＰＣＴ／ＵＳ１４／３５９５４、ＰＣＴ／ＵＳ１４／３５９６０；１４／１８２，２４３、１４／１８２，２３６、１４／１８２，２４５、１４／１８２，２４６、１４／１８３，４０３、１４／１８２，２４９、１４／１８２，２５０、１４／１８２，２５１、１４／１８２，２５６、１４／１８２，２６８、１４／１８３，２５９、１４／１８２，２６５、１４／１８３，４１５、１４／１８２，２８０、１４／１８３，４２２、１４／１８２，２５２、１４／１８３，２４５、１４／１８３，２７４、１４／１８３，２８９、１４／１８３，３０９、１４／１８３，３３５、１４／１８３，３７１、１４／１８２，２７０、１４／１８２，２７７、１４／２０７，０３９、１４／２０９，８８５、１４／２６０，１２０、１４／２６５，３００、１４／２６５，３１２、１４／２６５，３１５、１４／３１３，９６０、１４／４７９，８５７、１４／５１４，８７８、１４／５１４，９８８、１４／５１５，３４８、及び、上記出願のうちの任意の出願の全ての優先権出願であり、それらの出願のそれぞれ、及び、全てが参照により組み込まれる。
本願における説明はいずれも、任意の特定の要素、ステップ、又は機能が、特許請求の範囲に含まれなければならない本質的な要素であることを示唆するとして読まれるべきでない。すなわち、特許で保護される主題の範囲は、許可クレームによって規定されるだけである。更に、これらのクレームはいずれも、厳密な語「ミーンズ・フォー（ｍｅａｎｓ ｆｏｒ）」に分詞が続かなければ、米国特許法第１１２条第６パラグラフを発動させることを意図しない。
出願時の特許請求の範囲は、可能な限り包括的であることが意図されており、主題は、意図的に放棄（ｒｅｌｉｎｑｕｉｓｈｅｄ，ｄｅｄｉｃａｔｅｄ，ａｂａｎｄｏｎｅｄ）されない。

Claims (22)

  1. 半導体デバイスであって、
    半導体ダイの対向する第１及び第２の面上の第１及び第２の電荷キャリアエミッション構造と、
    第１及び第２の半導体制御領域であって、前記第１及び第２の面上にそれぞれ位置付けられ、それぞれが、前記第１及び第２の電荷キャリアエミッション構造からの第１の極性の電荷キャリアのエミッションをそれぞれ制御するように配置された第１及び第２の半導体制御領域と、
    前記第１の電荷キャリアエミッション構造を横方向に囲む、前記第１の面上の第１のフィールドリミティングリング構造と、
    前記第２の電荷キャリアエミッション構造を横方向に囲む、前記第２の面上の第２のフィールドリミティングリング構造と、を備え、
    前記第１の電荷キャリアエミッション構造及び前記第１の半導体制御領域は、少なくとも３つのドーピング構成要素であって、それぞれが前記第２のフィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記第２のフィールドリミティングリング構造の任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、
    前記第２の電荷キャリアエミッション構造及び前記第２の半導体制御領域は、少なくとも３つのドーピング構成要素であって、それぞれが前記第１のフィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記第１のフィールドリミティングリング構造の任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、
    それにより、前記フィールドリミティングリング構造は、組合せにおいて、前記電荷キャリアエミッション構造と前記半導体ダイのエッジとの間の横方向電圧プロファイルを平滑化し、
    前記半導体ダイのバルクは、低濃度ドープのｐ型材料であり、前記フィールドリミティングリング構造のそれぞれは、ｎ型ウェルを含むデバイス。
  2. 半導体デバイスであって、
    半導体ダイの対向する第１及び第２の面上の第１及び第２の電荷キャリアエミッション構造と、
    第１及び第２の半導体制御領域であって、前記第１及び第２の面上にそれぞれ位置付けられ、それぞれが、前記第１及び第２の電荷キャリアエミッション構造からの第１の極性の電荷キャリアのエミッションをそれぞれ制御するように配置された第１及び第２の半導体制御領域と、
    前記第１の電荷キャリアエミッション構造を横方向に囲む、前記第１の面上の第１のフィールドリミティングリング構造と、
    前記第２の電荷キャリアエミッション構造を横方向に囲む、前記第２の面上の第２のフィールドリミティングリング構造と、を備え、
    前記第１の電荷キャリアエミッション構造及び前記第１の半導体制御領域は、少なくとも３つのドーピング構成要素であって、それぞれが前記第２のフィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記第２のフィールドリミティングリング構造の任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、
    前記第２の電荷キャリアエミッション構造及び前記第２の半導体制御領域は、少なくとも３つのドーピング構成要素であって、それぞれが前記第１のフィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記第１のフィールドリミティングリング構造の任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、
    それにより、前記フィールドリミティングリング構造は、組合せにおいて、前記電荷キャリアエミッション構造と前記半導体ダイのエッジとの間の横方向電圧プロファイルを平滑化し、
    前記半導体ダイのバルクは、低濃度ドープのｐ型材料であり、
    前記フィールドリミティングリング構造のそれぞれは、ｎ型ウェルを含み、
    前記フィールドリミティングリング構造のそれぞれにおける前記浅いｎ型構成要素は、第２のｐ型構成要素がそれぞれの前記ｎ型ウェルをカウンタドープすることによって電気的に実現されるデバイス。
  3. 半導体デバイスであって、
    半導体ダイの対向する第１及び第２の面上の第１及び第２の電荷キャリアエミッション構造と、
    第１及び第２の半導体制御領域であって、前記第１及び第２の面上にそれぞれ位置付けられ、それぞれが、前記第１及び第２の電荷キャリアエミッション構造からの第１の極性の電荷キャリアのエミッションをそれぞれ制御するように配置された第１及び第２の半導体制御領域と、
    前記第１の電荷キャリアエミッション構造を横方向に囲む、前記第１の面上の第１のフィールドリミティングリング構造と、
    前記第２の電荷キャリアエミッション構造を横方向に囲む、前記第２の面上の第２のフィールドリミティングリング構造と、を備え、
    前記第１の電荷キャリアエミッション構造及び前記第１の半導体制御領域は、少なくとも３つのドーピング構成要素であって、それぞれが前記第２のフィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記第２のフィールドリミティングリング構造の任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、
    前記第２の電荷キャリアエミッション構造及び前記第２の半導体制御領域は、少なくとも３つのドーピング構成要素であって、それぞれが前記第１のフィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記第１のフィールドリミティングリング構造の任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、
    それにより、前記フィールドリミティングリング構造は、組合せにおいて、前記電荷キャリアエミッション構造と前記半導体ダイのエッジとの間の横方向電圧プロファイルを平滑化し、
    前記フィールドリミティングリング構造の前記浅いｐ型及びｎ型構成要素は、前記電荷キャリアエミッション構造にも前記半導体制御領域にも接続されない局所的なメタライゼーション部分を通じて電気的に接続され、前記局所的なメタライゼーションは、複数の前記フィールドリミティングリング構造における隣接するフィールドリミティングリング構造を横方向に分離する前記半導体ダイの部分の、全てではないが一部に容量結合されるデバイス。
  4. 半導体デバイスであって、
    半導体ダイの対向する第１及び第２の面上の第１及び第２の電荷キャリアエミッション構造と、
    第１及び第２の半導体制御領域であって、前記第１及び第２の面上にそれぞれ位置付けられ、それぞれが、前記第１及び第２の電荷キャリアエミッション構造からの第１の極性の電荷キャリアのエミッションをそれぞれ制御するように配置された第１及び第２の半導体制御領域と、
    前記第１の電荷キャリアエミッション構造を横方向に囲む、前記第１の面上の第１のフィールドリミティングリング構造と、
    前記第２の電荷キャリアエミッション構造を横方向に囲む、前記第２の面上の第２のフィールドリミティングリング構造と、を備え、
    前記第１の電荷キャリアエミッション構造及び前記第１の半導体制御領域は、少なくとも３つのドーピング構成要素であって、それぞれが前記第２のフィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素並びに深いウェル構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記第２のフィールドリミティングリング構造の任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、
    前記第２の電荷キャリアエミッション構造及び前記第２の半導体制御領域は、少なくとも３つのドーピング構成要素であって、それぞれが前記第１のフィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素並びに深いウェル構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記第１のフィールドリミティングリング構造の任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、
    更には、
    前記第１の面上の第１のフィールドプレートであって、前記第１のフィールドリミティングリング構造の前記深いウェル構成要素に電気的に接続され、前記第１のフィールドリミティングリング構造の一部分に横方向に隣接する前記半導体ダイの部分の、全てではないが一部に、介在する誘電体層を通じて容量結合される第１のフィールドプレートと、
    前記第２の面上の第２のフィールドプレートであって、前記第２のフィールドリミティングリング構造の前記深いウェル構成要素に電気的に接続され、前記第２のフィールドリミティングリング構造の一部分に横方向に隣接する前記半導体ダイの部分の、全てではないが一部に、前記介在する誘電体層を通じて容量結合される第２のフィールドプレートと、を備え、
    それにより、前記フィールドリミティングリング構造は、組合せにおいて、前記電荷キャリアエミッション構造と前記半導体ダイのエッジとの間の横方向電圧プロファイルを平滑化するデバイス。
  5. 請求項４記載のデバイスであって、
    前記半導体ダイのバルクは、低濃度ドープのｐ型材料であり、前記フィールドリミティングリング構造のそれぞれは、ｎ型ウェルを含むデバイス。
  6. 請求項４記載のデバイスであって、
    前記半導体ダイのバルクは、低濃度ドープのｐ型材料であり、
    前記フィールドリミティングリング構造のそれぞれは、ｎ型ウェルを含み、
    前記フィールドリミティングリング構造のそれぞれにおける前記浅いｎ型構成要素は、第２のｐ型構成要素がそれぞれの前記ｎ型ウェルをカウンタドープすることによって電気的に実現されるデバイス。
  7. 請求項４記載のデバイスであって、
    前記半導体ダイのバルクはシリコンであるデバイス。
  8. 請求項４記載のデバイスであって、
    前記フィールドリミティングリング構造の前記浅いｐ型及びｎ型構成要素は、メタライゼーションを通じて電気的に接続されるデバイス。
  9. 請求項４記載のデバイスであって、
    前記フィールドリミティングリング構造の前記浅いｐ型及びｎ型構成要素は、前記電荷キャリアエミッション構造にも前記半導体制御領域にも接続されない局所的なメタライゼーション部分を通じて電気的に接続されるデバイス。
  10. 請求項４記載のデバイスであって、
    前記フィールドリミティングリング構造の前記浅いｐ型及びｎ型構成要素は、前記電荷キャリアエミッション構造にも前記半導体制御領域にも接続されない局所的なメタライゼーション部分を通じて電気的に接続され、前記局所的なメタライゼーションは、複数の前記フィールドリミティングリング構造における隣接するフィールドリミティングリング構造を横方向に分離する前記半導体ダイの部分の、全てではないが一部に容量結合されるデバイス。
  11. 半導体デバイスであって、
    半導体ダイの対向する第１及び第２の面上の第１及び第２の電荷キャリアエミッション構造と、
    第１及び第２の半導体制御領域であって、前記第１及び第２の面上にそれぞれ位置付けられ、それぞれが、前記第１及び第２の電荷キャリアエミッション構造からの第１の極性の電荷キャリアのエミッションをそれぞれ制御するように配置された第１及び第２の半導体制御領域と、
    前記第１の電荷キャリアエミッション構造を横方向に囲む、前記第１の面上の第１のフィールドリミティングリング構造と、
    前記第２の電荷キャリアエミッション構造を横方向に囲む、前記第２の面上の第２のフィールドリミティングリング構造と、を備え、
    前記第１の電荷キャリアエミッション構造及び前記第１の半導体制御領域は、少なくとも３つのドーピング構成要素であって、それぞれが前記第２のフィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じ空間プロファイルを有し電気的に等価である、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記第２のフィールドリミティングリング構造の任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、
    前記第２の電荷キャリアエミッション構造及び前記第２の半導体制御領域は、少なくとも３つのドーピング構成要素であって、それぞれが前記第１のフィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じ空間プロファイルを有し電気的に等価である、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記第１のフィールドリミティングリング構造の任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、
    それにより、前記フィールドリミティングリング構造は、組合せにおいて、前記電荷キャリアエミッション構造と前記半導体ダイのエッジとの間の横方向電圧プロファイルを平滑化し、
    前記半導体ダイのバルクは、低濃度ドープのｐ型材料であり、前記フィールドリミティングリング構造のそれぞれは、ｎ型ウェルを含むデバイス。
  12. 半導体デバイスであって、
    半導体ダイの対向する第１及び第２の面上の第１及び第２の電荷キャリアエミッション構造と、
    第１及び第２の半導体制御領域であって、前記第１及び第２の面上にそれぞれ位置付けられ、それぞれが、前記第１及び第２の電荷キャリアエミッション構造からの第１の極性の電荷キャリアのエミッションをそれぞれ制御するように配置された第１及び第２の半導体制御領域と、
    前記第１の電荷キャリアエミッション構造を横方向に囲む、前記第１の面上の第１のフィールドリミティングリング構造と、
    前記第２の電荷キャリアエミッション構造を横方向に囲む、前記第２の面上の第２のフィールドリミティングリング構造と、を備え、
    前記第１の電荷キャリアエミッション構造及び前記第１の半導体制御領域は、少なくとも３つのドーピング構成要素であって、それぞれが前記第２のフィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じ空間プロファイルを有し電気的に等価である、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記第２のフィールドリミティングリング構造の任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、
    前記第２の電荷キャリアエミッション構造及び前記第２の半導体制御領域は、少なくとも３つのドーピング構成要素であって、それぞれが前記第１のフィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じ空間プロファイルを有し電気的に等価である、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記第１のフィールドリミティングリング構造の任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、
    それにより、前記フィールドリミティングリング構造は、組合せにおいて、前記電荷キャリアエミッション構造と前記半導体ダイのエッジとの間の横方向電圧プロファイルを平滑化し、
    前記半導体ダイのバルクは、低濃度ドープのｐ型材料であり、
    前記フィールドリミティングリング構造のそれぞれは、ｎ型ウェルを含み、
    前記フィールドリミティングリング構造のそれぞれにおける前記浅いｎ型構成要素は、第２のｐ型構成要素がそれぞれの前記ｎ型ウェルをカウンタドープすることによって電気的に実現されるデバイス。
  13. 半導体デバイスであって、
    半導体ダイの対向する第１及び第２の面上の第１及び第２の電荷キャリアエミッション構造と、
    第１及び第２の半導体制御領域であって、前記第１及び第２の面上にそれぞれ位置付けられ、それぞれが、前記第１及び第２の電荷キャリアエミッション構造からの第１の極性の電荷キャリアのエミッションをそれぞれ制御するように配置された第１及び第２の半導体制御領域と、
    前記第１の電荷キャリアエミッション構造を横方向に囲む、前記第１の面上の第１のフィールドリミティングリング構造と、
    前記第２の電荷キャリアエミッション構造を横方向に囲む、前記第２の面上の第２のフィールドリミティングリング構造と、を備え、
    前記第１の電荷キャリアエミッション構造及び前記第１の半導体制御領域は、少なくとも３つのドーピング構成要素であって、それぞれが前記第２のフィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じ空間プロファイルを有し電気的に等価である、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記第２のフィールドリミティングリング構造の任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、
    前記第２の電荷キャリアエミッション構造及び前記第２の半導体制御領域は、少なくとも３つのドーピング構成要素であって、それぞれが前記第１のフィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じ空間プロファイルを有し電気的に等価である、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記第１のフィールドリミティングリング構造の任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、
    それにより、前記フィールドリミティングリング構造は、組合せにおいて、前記電荷キャリアエミッション構造と前記半導体ダイのエッジとの間の横方向電圧プロファイルを平滑化し、
    前記フィールドリミティングリング構造の前記浅いｐ型及びｎ型構成要素は、前記電荷キャリアエミッション構造にも前記半導体制御領域にも接続されない局所的なメタライゼーション部分を通じて電気的に接続され、前記局所的なメタライゼーションは、複数の前記フィールドリミティングリング構造における隣接するフィールドリミティングリング構造を横方向に分離する前記半導体ダイの部分の、全てではないが一部に容量結合されるデバイス。
  14. 半導体デバイスであって、
    半導体ダイの第１の面上の電荷キャリアエミッション構造と、
    前記電荷キャリアエミッション構造からの第１の極性の電荷キャリアのエミッションを制御するように配置された半導体制御領域と、
    前記電荷キャリアエミッション構造を横方向に囲む１以上のフィールドリミティングリング構造と、を備え、
    前記電荷キャリアエミッション構造及び前記半導体制御領域は、少なくとも３つのドーピング構成要素であって、それぞれが前記フィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記フィールドリミティングリング構造の任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、
    それにより、前記フィールドリミティングリング構造は、前記電荷キャリアエミッション構造と前記半導体ダイのエッジとの間の横方向電圧プロファイルを平滑化し、
    前記半導体ダイのバルクは、低濃度ドープのｐ型材料であり、前記フィールドリミティングリング構造のそれぞれは、ｎ型ウェルを含むデバイス。
  15. 半導体デバイスであって、
    半導体ダイの第１の面上の電荷キャリアエミッション構造と、
    前記電荷キャリアエミッション構造からの第１の極性の電荷キャリアのエミッションを制御するように配置された半導体制御領域と、
    前記電荷キャリアエミッション構造を横方向に囲む１以上のフィールドリミティングリング構造と、を備え、
    前記電荷キャリアエミッション構造及び前記半導体制御領域は、少なくとも３つのドーピング構成要素であって、それぞれが前記フィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記フィールドリミティングリング構造の任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、
    それにより、前記フィールドリミティングリング構造は、前記電荷キャリアエミッション構造と前記半導体ダイのエッジとの間の横方向電圧プロファイルを平滑化し、
    前記半導体ダイのバルクは、低濃度ドープのｐ型材料であり、
    前記フィールドリミティングリング構造のそれぞれは、ｎ型ウェルを含み、
    前記フィールドリミティングリング構造のそれぞれにおける前記浅いｎ型構成要素は、第２のｐ型構成要素が前記それぞれのｎ型ウェルをカウンタドープすることによって電気的に実現されるデバイス。
  16. 半導体デバイスであって、
    半導体ダイの第１の面上の電荷キャリアエミッション構造と、
    前記電荷キャリアエミッション構造からの第１の極性の電荷キャリアのエミッションを制御するように配置された半導体制御領域と、
    前記電荷キャリアエミッション構造を横方向に囲む１以上のフィールドリミティングリング構造と、を備え、
    前記電荷キャリアエミッション構造及び前記半導体制御領域は、少なくとも３つのドーピング構成要素であって、それぞれが前記フィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を全体として含み、更には、前記フィールドリミティングリング構造の任意の構成要素と同じプロファイルを有さない少なくとも１つの他のドーピング構成要素を含み、
    それにより、前記フィールドリミティングリング構造は、前記電荷キャリアエミッション構造と前記半導体ダイのエッジとの間の横方向電圧プロファイルを平滑化し、
    前記フィールドリミティングリング構造の前記浅いｐ型及びｎ型構成要素は、前記電荷キャリアエミッション構造にも前記半導体制御領域にも接続されない局所的なメタライゼーション部分を通じて電気的に接続され、前記局所的なメタライゼーションは、複数の前記フィールドリミティングリング構造における隣接するフィールドリミティングリング構造を横方向に分離する前記半導体ダイの部分の、全てではないが一部に容量結合されるデバイス。
  17. 半導体デバイスであって、
    半導体ダイの対向する第１及び第２の面上の第１及び第２の電荷キャリアエミッション構造と、
    第１及び第２のゲート制御構造であって、前記第１及び第２の面上にそれぞれ位置付けられ、それぞれが、前記第１及び第２の電荷キャリアエミッション構造からの第１の極性の電荷キャリアのエミッションをそれぞれ制御するように配置された第１及び第２のゲート制御構造と、
    前記第１の電荷キャリアエミッション構造を横方向に囲む、前記第１の面上の第１のフィールドリミティングリング構造と、
    前記第２の電荷キャリアエミッション構造を横方向に囲む、前記第２の面上の第２のフィールドリミティングリング構造と、を備え、
    前記第１の電荷キャリアエミッション構造及び前記第１のゲート制御構造は、少なくとも３つのドーピング構成要素であって、それぞれが前記第２のフィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を含み、更には、前記第２のフィールドリミティングリング構造の任意の構成要素と同じプロファイルを有さない少なくとも１つの構成要素であって、前記第２のフィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じプロファイルを有するドーピング構成要素の少なくとも１つに容量結合される少なくとも１つの構成要素を含み、
    前記第２の電荷キャリアエミッション構造及び前記第２のゲート制御構造は、少なくとも３つのドーピング構成要素であって、それぞれが前記第１のフィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じプロファイルを有する、浅いｐ型及びｎ型構成要素を含む、少なくとも３つのドーピング構成要素を含み、更には、前記第１のフィールドリミティングリング構造の任意の構成要素と同じプロファイルを有さない少なくとも１つの構成要素であって、前記第１のフィールドリミティングリング構造の対応するそれぞれのドーピング構成要素と同じプロファイルを有するドーピング構成要素の少なくとも１つに容量結合される少なくとも１つの構成要素を含み、
    それにより、前記フィールドリミティングリング構造は、組合せにおいて、前記電荷キャリアエミッション構造と前記半導体ダイのエッジとの間の横方向電圧プロファイルを平滑化するデバイス。
  18. 請求項１７記載のデバイスであって、
    前記半導体ダイのバルクは、低濃度ドープのｐ型材料であり、前記フィールドリミティングリング構造のそれぞれは、ｎ型ウェルを含むデバイス。
  19. 請求項１７記載のデバイスであって、
    前記半導体ダイのバルクは、低濃度ドープのｐ型材料であり、
    前記フィールドリミティングリング構造のそれぞれは、ｎ型ウェルを含み、
    前記フィールドリミティングリング構造のそれぞれにおける前記浅いｎ型構成要素は、第２のｐ型構成要素が前記それぞれの前記ｎ型ウェルをカウンタドープすることによって電気的に実現されるデバイス。
  20. 請求項１７記載のデバイスであって、
    前記半導体ダイのバルクはシリコンであるデバイス。
  21. 請求項１７記載のデバイスであって、
    前記電荷キャリアエミッション構造にも前記ゲート制御構造にも接続されない少なくとも１つの局所的なメタライゼーション部分を更に備え、前記局所的なメタライゼーションは、複数の前記フィールドリミティングリング構造における隣接するフィールドリミティングリング構造を横方向に分離する前記半導体ダイの部分の、全てではないが一部に容量結合されるデバイス。
  22. パワー半導体デバイスを動作させる方法であって、
    選択的に、半導体ダイの第１の面上で第１の制御端子を駆動することに応答して、第１の電荷キャリアエミッション構造から第１の極性の電荷キャリアを放出する又は放出しないことであって、それにより第１の方向への電流のバイポーラ導電を開始する、前記放出する又は放出しないことと、
    選択的に、半導体ダイの第２の面上で第２の制御端子を駆動することに応答して、前記第２の面上の第２の電荷キャリアエミッション構造から第１の極性の電荷キャリアを放出する又は放出しないことであって、それにより、第１の方向と反対方向への電流のバイポーラ導電を開始する、前記放出する又は放出しないことと、
    前記第１の電荷キャリアエミッション構造を横方向に囲む複数の第１のフィールドリミティングリング構造を横断するように前記第１の電荷キャリアエミッション構造の電圧を横方向に分布させることと、
    前記第２の電荷キャリアエミッション構造を横方向に囲む複数の第２のフィールドリミティングリング構造を横断するように前記第２の電荷キャリアエミッション構造の電圧を横方向に分布させることと、を含み、
    前記第１のフィールドリミティングリング構造のそれぞれは、少なくとも３つのドーピング構成要素であって、それぞれが前記第２の電荷キャリアエミッション構造のそれぞれのドーピング構成要素と同じプロファイルを有する少なくとも３つのドーピング構成要素を含み、
    前記第２のフィールドリミティングリング構造のそれぞれは、少なくとも３つのドーピング構成要素であって、それぞれが前記第１の電荷キャリアエミッション構造のそれぞれのドーピング構成要素と同じプロファイルを有する少なくとも３つのドーピング構成要素を含む方法。
JP2016544603A 2014-01-16 2015-01-16 表面電荷に対して低減された感度を有する構造及び方法 Active JP6644690B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201461928133P 2014-01-16 2014-01-16
US61/928,133 2014-01-16
US201462094415P 2014-12-19 2014-12-19
US62/094,415 2014-12-19
US201562102357P 2015-01-12 2015-01-12
US62/102,357 2015-01-12
PCT/US2015/011827 WO2015109237A1 (en) 2014-01-16 2015-01-16 Structures and methods with reduced sensitivity to surface charge

Publications (2)

Publication Number Publication Date
JP2017509141A JP2017509141A (ja) 2017-03-30
JP6644690B2 true JP6644690B2 (ja) 2020-02-12

Family

ID=53543502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016544603A Active JP6644690B2 (ja) 2014-01-16 2015-01-16 表面電荷に対して低減された感度を有する構造及び方法

Country Status (6)

Country Link
US (2) US9337262B2 (ja)
EP (1) EP3075009A4 (ja)
JP (1) JP6644690B2 (ja)
CN (1) CN106170861B (ja)
GB (1) GB2533063B (ja)
WO (1) WO2015109237A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637016B2 (en) 2013-12-11 2023-04-25 Ideal Power Inc. Systems and methods for bidirectional device fabrication
WO2015127673A1 (zh) * 2014-02-28 2015-09-03 电子科技大学 一种双向igbt器件
US20160329324A1 (en) * 2015-04-02 2016-11-10 Ideal Power Inc. Bidirectional Bipolar Power Devices with Two-Surface Optimization of Striped Emitter/Collector Orientation
US9679999B2 (en) * 2015-04-02 2017-06-13 Ideal Power, Inc. Bidirectional bipolar transistors with two-surface cellular geometries
US11069797B2 (en) * 2016-05-25 2021-07-20 Ideal Power Inc. Ruggedized symmetrically bidirectional bipolar power transistor
CN106816463B (zh) * 2017-01-16 2023-02-03 全球能源互联网研究院有限公司 一种终端结构、半导体器件及其制备方法
CN108091686A (zh) * 2017-12-15 2018-05-29 深圳市晶特智造科技有限公司 半导体功率器件、半导体功率器件的分压环结构及其制作方法
WO2019143733A1 (en) 2018-01-16 2019-07-25 Ipower Semiconductor Self-aligned and robust igbt devices
CN111602250B (zh) * 2018-02-07 2023-08-11 艾鲍尔半导体 具有用于场截止和反向传导的三维背侧结构的igbt器件
JP7027287B2 (ja) * 2018-09-19 2022-03-01 株式会社東芝 半導体装置
US11135936B2 (en) 2019-03-06 2021-10-05 Fermata, LLC Methods for using temperature data to protect electric vehicle battery health during use of bidirectional charger
US11257943B2 (en) * 2019-06-17 2022-02-22 Fuji Electric Co., Ltd. Semiconductor device
US11958372B2 (en) 2019-11-26 2024-04-16 Fermata Energy Llc Device for bi-directional power conversion and charging for use with electric vehicles
JP7364488B2 (ja) * 2020-02-05 2023-10-18 株式会社東芝 半導体装置
US11411557B2 (en) 2020-05-18 2022-08-09 Ideal Power Inc. Method and system of operating a bi-directional double-base bipolar junction transistor (B-TRAN)
US11496129B2 (en) 2020-06-08 2022-11-08 Ideal Power Inc. Method and system of current sharing among bidirectional double-base bipolar junction transistors
US11777018B2 (en) 2020-11-19 2023-10-03 Ideal Power Inc. Layout to reduce current crowding at endpoints
KR20230117430A (ko) 2020-12-10 2023-08-08 아이디얼 파워 인크. B-tran(양방향 이중-베이스 양극성 접합 트랜지스터)동작 방법 및 시스템
GB2623027A (en) 2021-08-10 2024-04-03 Ideal Power Inc System and method for bi-directional trench power switches

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61224457A (ja) * 1985-03-29 1986-10-06 Toshiba Corp 半導体装置及びその製造方法
JP4198251B2 (ja) 1999-01-07 2008-12-17 三菱電機株式会社 電力用半導体装置およびその製造方法
JP4635304B2 (ja) * 2000-07-12 2011-02-23 富士電機システムズ株式会社 双方向超接合半導体素子およびその製造方法
JP3557158B2 (ja) * 2000-07-27 2004-08-25 三洋電機株式会社 高耐圧半導体装置の製造方法
DE102004005384B4 (de) * 2004-02-03 2006-10-26 De Doncker, Rik W., Prof. Dr. ir. Bidirektionales, MOS-gesteuertes Halbleiterbauelement, Verfahren zu seinem Betreiben, Verfahren zu seiner Herstellung und seine Verwendung
ITVA20050038A1 (it) * 2005-06-10 2006-12-11 St Microelectronics Srl Transistore bipolare di potenza e relativo dispositivo integrato con clamp della tensione di collettore
WO2008008143A2 (en) 2006-06-06 2008-01-17 William Alexander Universal power converter
DE102007058952A1 (de) 2007-09-24 2009-04-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP5417811B2 (ja) * 2008-11-18 2014-02-19 株式会社デンソー 半導体装置
US8030151B2 (en) * 2009-03-27 2011-10-04 National Semiconductor Corporation Configuration and fabrication of semiconductor structure having bipolar junction transistor in which non-monocrystalline semiconductor spacing portion controls base-link length
WO2011008567A2 (en) 2009-06-29 2011-01-20 Ideal Power Converters, Inc. Power transfer devices, methods, and systems with crowbar switch shunting energy-transfer reactance
CA2808490C (en) 2009-08-17 2015-02-03 Ideal Power Converters Inc. Power conversion with added pseudo-phase
FR2953995B1 (fr) * 2009-11-24 2012-02-10 St Microelectronics Tours Sas Interrupteur de puissance bidirectionnel commandable a la fermeture et a l'ouverture
JP5218474B2 (ja) 2010-05-27 2013-06-26 富士電機株式会社 半導体装置
US8446042B2 (en) 2010-11-30 2013-05-21 Ideal Power Converters, Inc. Photovoltaic array systems, methods, and devices with improved diagnostics and monitoring
US8531858B2 (en) 2011-02-18 2013-09-10 Ideal Power, Inc. Power conversion with current sensing coupled through saturating element
US20120279567A1 (en) 2011-02-18 2012-11-08 Ideal Power Converters Inc. Solar Energy System with Automatic Dehumidification of Electronics
KR102100165B1 (ko) * 2011-04-27 2020-04-13 페어차일드 세미컨덕터 코포레이션 전력 소자들을 위한 슈퍼정션 구조물 및 제조방법들
JP5816570B2 (ja) * 2011-05-27 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN103165604B (zh) * 2011-12-19 2016-11-09 英飞凌科技奥地利有限公司 具有节省空间的边缘结构的半导体部件
JP5701447B2 (ja) * 2012-03-05 2015-04-15 三菱電機株式会社 半導体装置
US8901639B2 (en) * 2012-07-26 2014-12-02 Cree, Inc. Monolithic bidirectional silicon carbide switching devices
JP6101183B2 (ja) * 2013-06-20 2017-03-22 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
EP3075009A1 (en) 2016-10-05
CN106170861B (zh) 2018-12-28
EP3075009A4 (en) 2017-01-18
GB201602491D0 (en) 2016-03-30
US9614028B2 (en) 2017-04-04
US20150214299A1 (en) 2015-07-30
GB2533063B (en) 2016-09-28
GB2533063A (en) 2016-06-08
WO2015109237A1 (en) 2015-07-23
US20160133694A1 (en) 2016-05-12
JP2017509141A (ja) 2017-03-30
CN106170861A (zh) 2016-11-30
US9337262B2 (en) 2016-05-10

Similar Documents

Publication Publication Date Title
JP6644690B2 (ja) 表面電荷に対して低減された感度を有する構造及び方法
JP5641131B2 (ja) 半導体装置およびその製造方法
CN107887382B (zh) 半导体器件和用于形成半导体器件的方法
JP2000277726A (ja) 高耐圧半導体素子
US10276654B2 (en) Semiconductor device with parallel PN structures
US10283587B2 (en) Modulated super junction power MOSFET devices
US10340377B2 (en) Edge termination for super-junction MOSFETs
US9455319B2 (en) Semiconductor device
JP2007157799A (ja) 半導体装置
CN103681785A (zh) 半导体装置
JP2009059949A (ja) 半導体装置、および、半導体装置の製造方法
KR102255545B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US8598625B2 (en) ESD protection device with tunable design windows
JPWO2014112057A1 (ja) 半導体装置および半導体装置の製造方法
JP7227110B2 (ja) 半導体装置
TWI636573B (zh) 具有高壓啟動單元的垂直雙擴散金氧半功率元件
US20140159152A1 (en) Power semiconductor device
TWI652768B (zh) 高靜電放電耐受力之靜電保護元件佈局結構
TW201709508A (zh) 半導體裝置
TWI546961B (zh) 高壓金氧半導體電晶體元件
TWI714683B (zh) 具有超晶格結構的表面優化電晶體
US9105491B2 (en) Semiconductor structure and semiconductor device having the same
JP2007250912A (ja) 半導体装置
TWM518409U (zh) 抗靜電放電的高壓半導體元件
JP2016092327A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200108

R150 Certificate of patent or registration of utility model

Ref document number: 6644690

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250