CN106170861B - 对表面电荷敏感性降低的结构和方法 - Google Patents

对表面电荷敏感性降低的结构和方法 Download PDF

Info

Publication number
CN106170861B
CN106170861B CN201580003842.5A CN201580003842A CN106170861B CN 106170861 B CN106170861 B CN 106170861B CN 201580003842 A CN201580003842 A CN 201580003842A CN 106170861 B CN106170861 B CN 106170861B
Authority
CN
China
Prior art keywords
ring structure
type
component
shallow
charge carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580003842.5A
Other languages
English (en)
Other versions
CN106170861A (zh
Inventor
理查德·A·布兰查德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ideal Power Inc
Original Assignee
Ideal Power Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ideal Power Inc filed Critical Ideal Power Inc
Publication of CN106170861A publication Critical patent/CN106170861A/zh
Application granted granted Critical
Publication of CN106170861B publication Critical patent/CN106170861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

本申请提供了(除更广泛适用的发明之外)特别适用于利用双极性传导的双侧功率半导体器件的改善。在这类器件中，本发明人已认识到，还可以令人惊异的优点使用四个(或更多个)半导体掺杂部件中的两个或三个，以在两个表面上的有源阵列周围形成场限定环，其中，所述半导体掺杂部件在双侧功率器件的有源器件(阵列)部分中形成载流子发射结构和控制结构。最优选地，在一些实施例但不一定所有实施例中，一种传导类型的浅植入物用于对具有另一传导类型的阱的表面作出抵消掺杂。该浅植入物单独地工作或与具有相同传导类型的另一浅植入物组合地工作，以使阱免受半导体材料的表面处或之上的过量电荷的影响。

Description

对表面电荷敏感性降低的结构和方法
相关申请的交叉引用
要求于2014年1月16日提交的61/928,133的优先权，该申请据此以引用的方式并入。
还要求于2014年12月19日提交的62/094,415的优先权，该申请据此以引用的方式并入。
还要求于2015年1月12日提交的62/102,357的优先权，该申请据此以引用的方式并入。
背景技术
本申请涉及高电压半导体器件，并且更特别地涉及高电压半导体器件的端子区。
需注意，下文所讨论的点可反映从所公开发明获得的事后认识，并且不一定被承认为现有技术。
高电压半导体器件的边缘端子结构的设计对其长期操作是至关重要的。已设计用于在一组给定条件下操作的端子结构在端子结构的表面上或附近存在不希望的正电荷或负电荷的条件下可能表现出电压运送能力的显著降低。
Trajkovic等在“高电压器件的端子区中静态和动态寄生电荷的效应和可能的解决方案”(2000年5月22-25日IEEE召开的第十二届功率半导体器件和集成电路国际研讨会，会刊第263-266页)中研究了该效应，该论文据此以引用的方式并入。在Trajkovic的模拟中，其在本文再现为图9A、9B和9C，当电荷不存在于器件之上的氧化物层中时，该器件的击穿电压为Vbr＝1600V，如图9A所示。当正电荷存在于氧化物层中时，如图9B所示，该器件的击穿电压为Vbr＝870V。当负电荷存在于氧化物层中时，如图9C所示，该器件的击穿电压为Vbr＝980V。
共同所有和共同待审的申请14/313,960(据此以引用的方式并入)教示了被称为B-TRAN的新型双向双极性晶体管。B-TRAN为在每个表面具有至少两条引线的三层四端子竖直对称双向双极性晶体管。B-TRAN每个表面上的一个结发挥发射极的作用，并且相对表面上的对应结发挥集电极的作用，何侧为发射极取决于施加电压的极性。
除了其他创新点，本申请教示了对表面电荷具有降低敏感性的功率半导体器件。
除了其他创新点，本申请还教示了操作对表面电荷敏感性降低的功率半导体器件的方法。
上述创新在各种所公开的实施例中通过复制在一个或多个场限定环中来自器件的有源区域的载流子发射结构的一些部分来实现。场限定环还可包括场板，该场板伸出并电容耦合至相邻的电介质环带。在一类优选的且特别有利的实施例中，有源器件为竖直对称四端子两表面双极性晶体管，其中电流通过驱动载流子发射结构附近的栅极端子在一个方向上导通，该栅极端子在该电流方向上将作为发射极操作。
附图说明
本发明将参考附图进行描述，这些附图示出了重要样本实施例，并且以引用的方式并入说明书中，在附图中：
图1示出了本发明的一个样本实施例。
图2A和2B分别示出了本发明的一个样本实施例的俯视图和剖视图。
图3示出了本发明的另一个样本实施例。
图4示出了本创新教导内容的另一个样本实施例。
图5和6示出了两种现有技术端子结构。
图7示出了本发明的另一个样本实施例。
图8示出了本发明的另一个样本实施例。
图9A、9B和9C示出了击穿电压的现有技术模拟。
图10A和10B示出了电场分布的现有技术模拟。
图11示出了本发明的另一个样本实施例。
具体实施方式
本申请的多项创新教导内容将特别参考当前优选的实施例(以实例的方式，但不限于实例)进行描述。本申请描述了数项发明，并且下文的语句总体上没有任何一个应解释为限制权利要求书。
本申请描述了场限定周边结构的新方式，该场限定周边结构围住功率半导体器件的有源区域。半导体材料(例如，硅)和上覆电介质(例如，二氧化硅)之间的界面处，或甚至在上覆电介质之中或之上的静电荷为工艺依存的，并且因此在一定程度上不可预测。具体地，该静电荷的极性在一定程度上不可预测，并且任一极性的非零电荷密度可能使击穿特性降低。
本申请提供了(除更广泛适用的发明之外)特别适用于利用双极性传导的双侧功率器件的改善。在这类器件中，本发明人已认识到，还可以令人惊异的优点使用四个(或更多个)半导体掺杂部件中的三个，以在两个表面上的有源阵列周围形成场限定环，其中所述半导体掺杂部件在双侧功率器件的有源器件(阵列)部分中形成载流子发射结构和控制结构。
最优选地，在一些实施例但不一定在所有实施例中，一种传导类型的浅植入物用于对具有另一传导类型的阱的表面作出抵消掺杂，从而模拟另一传导类型的浅植入物，并减少场限定环中所需的植入物数量。
为在场限定环中实现这些载流子发射结构，对应于主要载流子发射结构(例如，对应于n+发射极接触区和/或n-型发射极区)的第一半导体掺杂部件和对应于对主要控制区的触点(例如，对应于p-型基极接触区)的相反类型的第二掺杂部件均被复制于一系列嵌套环的每个中。此外，相反类型的浅掺杂部件可由金属跳线一起系于场限定环结构内。作为这些金属跳线的附加或替代，金属层的延伸部也可用于形成场板、各环的外侧或内侧，这进一步有助于使电势的梯度平滑。
该特征组合产生两种优点的增效组合：第一，在敏感性表面位置实现低的净掺杂物密度，而不使用额外的掺杂步骤；第二，两种传导类型的表面环的存在有助于防止电场中由静电荷的不同极性和量而引起的击穿电压降低变化。
在p-型衬底中，氧化物半导体界面处的正电荷可诱发器件表面处的电子通道。另一方面，负界面电荷可足够地耗尽端子区表面乃至引发击穿和器件故障。当在端子结构中使用浅p-型环和浅n-型环两者时，特别地当浅p-型环和浅n-型环彼此电连接时，这可使较深场限定环结构不受这些故障模式中任一者的影响。
在一些样本实施例中，通过使用一种传导类型来抵消掺杂相反传导类型的较深区域，从而模拟这些浅区域中之一并减少制造端子结构所需的处理步骤的数量，该制造过程可被简化。替代使用NPN B-TRAN在其端子结构中的深n-型发射极区、浅n-型发射极接触区和浅p-型基极接触区，当前最优选的样本实施例可省去端子结构中的浅n-型发射极接触区。浅p-型基极接触扩散部可替代地用于对深n-型发射极类似区的一部分稍微地作出抵消掺杂，从而在其中模拟浅n-型区。
本申请的附图被取向成使得每个图的右侧最接近相应晶片的中心，并且每个图的左侧最接近相应晶片的边缘。
在图1的样本实施例中，B-TRAN 100的两侧上的有源区102包括N-发射极区108和N+发射极接触区110。对P--本体基极区106的触点通过基极区112和对应的基极接触区114来制备，两者均优选地分别比发射极区108和发射极接触区110更浅。N-型发射极区108和110最优选地通过多晶填充沟槽116与p-型基极区112和114隔开。多晶填充沟槽116最优选地电连接至n-型源极区110。
B-TRAN为完全双向的且竖直对称的：对应给定传导方向，B-TRAN 100的一侧上的n-型区108发挥发射极区的作用，而相反侧上的那些区发挥集电极区的作用，而对于相对传导方向则反之。
P-型基极接触区114容许对P-基极区112的低电阻欧姆触。相似地，n-型发射极接触区110容许对N-发射极区108的低电阻欧姆触。
优选地由与P-基极区112相同的扩散部所形成的P-区120标志着有源区102和端子区104之间的过渡。端子区104中的端子结构128包括深N+场限定环122和浅P-环124和126。
各相邻对的端子结构128由凹入的厚的场氧化物区118隔开。金属场板130电连接至深N+端子环122，并且朝向晶片的边缘向外伸出厚的场氧化物118的一部分。场板130在厚的氧化物区118之上提供恒定电势。场氧化物118的厚度以及场板130伸出场氧化物118的距离可针对器件参数进行调整，以进一步增大端子区中的击穿电压。
最优选地，深n-型环122通过与n-型发射极区108相同的扩散部形成。相似地，浅p-型环124和126最优选地通过与浅p-型基极接触区114相同的扩散部形成。
在一个样本实施例中，深n-型环122和n-型发射极区108可具有例如1017-1019/cm3的范围内的峰值掺杂浓度，并且可为例如2-10μm深。在一个样本实施例中，深n-型环122和n-型发射极区108为例如5μm深。
在一个样本实施例中，p-型基极区112可为例如2-6μm深，并且可具有例如1016-1018/cm3的范围内的峰值掺杂浓度。
在一个样本实施例中，n-型发射极接触区110可为例如0.5-1.5μm深，并且可具有例如大于2xl019/cm3的峰值掺杂浓度。
在一个样本实施例中，p-型基极接触区114可具有例如大于1019/cm3的峰值掺杂浓度，并且可为例如0.2-1.0μm深。P-型基极接触区114优选地比n-型发射极接触区110更浅。
如图3的样本实施例中可见，浅P-区124抵消掺杂一部分的深N+区122，以在端子结构328中模拟电气等效的浅n-型区。模拟的浅n-型区124最优选地位于深场限定环122的外边缘附近。
当(如图4)该浅模拟n-型区124与浅p-型区126结合时，这两个浅区124和126可更好地减轻正界面电荷和负界面电荷两者对较深场限定环122的效应。对应的浅p-型基极接触区的掺杂物分布可根据需要进行调整，以提供浅区124和126所需的净电荷来最佳地增大端子区中的击穿电压。
在图2A所示的样本实施例的俯视图中，有源区202中的N-型发射极区110的条带各自围住被多晶填充沟槽环116围住，并且由基极接触区114隔开。端子区204包括多个端子环228。在沿着图2B的线A-A'的剖视图中，端子环228仅被局部详细地示出，并且可为本文所教示的端子环结构中的任一者。
在当前优选的实施例中，每个端子环和其相关耗尽区可压降大约例如100-150V。
图5示出了Trajkovic所提议的场限定环结构，并且图6示出了p-型衬底的类似结构。图10A和10B分别示出了Trajkovic的在不具有和具有Trajkovic所提议改型的两个相邻端子环之间的击穿处的电场分布的模拟。图10A和10B均示出了氧化物中正电荷、负电荷和无电荷情况下的电场分布。
在图7中，端子结构728示出了本发明的另一个样本实施例。在此，替代对深N区122进行抵消掺杂以模拟n-型区的轻微掺杂p-型区，浅N+区724A优选地以与浅n-型发射极接触区(未示出)相同的扩散部形成。浅n-型区724A和浅p-型区726均形成于深N区122的表面上，并且最优选地通过金属化部730A电连接在一起，金属化部730A有助于在空间上扩展电场降。金属化部730A还可延伸超出N区122的外边缘以形成类似于图1中所示的那些场板(未示出)。
图8示出了本发明的一个当前次优选的样本实施例。端子结构828B形成于n-型衬底806上，并且平行于IGBT的源极主体配置。深P+区832平行于n-通道IGBT的主体接触区。较浅的更轻微掺杂p-型区834在任一侧上侧接深P+区832，类似于n-通道IGBT的主体区。每一个主体类似区834内部为浅N+扩散部836，浅N+扩散部836类似于n-通道IGBT的源极区。场板838界定了有源区和端子区之间的边界，而场板840界定了端子区和晶片边缘之间的边界。场板838和场板840两者的一些部分覆盖厚场氧化物842的一些部分。图11的样本实施例示出了与双向IGBT整合的端子结构828B，同样模仿其源极本体配置。
优点
在各种实施例中，所公开的创新提供了至少下述优点中的一者或多者。然而，并非所有的这些优点产生自所公开创新中的每一者，并且该优点列表不限制各种所要求保护的发明。
·对界面氧化物电荷的改善保护；
·与现有制造工艺的简单整合；
·在敏感性表面位置实现低净掺杂物密度，而不使用额外掺杂步骤；
·两种传导类型的表面环有助于中断两种击穿增强，该击穿增强可产生自静电荷的不同极性。
根据一些实施例但不一定所有的实施例，提供了：本申请提供了(除更广泛适用的发明之外)特别适用于利用双极性传导的双侧功率半导体器件的改善。在这类器件中，本发明人已认识到，还可以令人惊异的优点使用四个(或更多个)半导体掺杂部件中的两个或三个，以在两个表面上的有源阵列周围形成场限定环，其中所述半导体掺杂部件在双侧功率器件的有源器件(阵列)部分中形成载流子发射结构和控制结构。最优选地，在一些实施例但不一定所有的实施例中，一种传导类型的浅植入物用于抵消掺杂具有另一传导类型的阱的表面。该浅植入物单独地或与相同传导类型的另一浅植入物组合地工作，以使阱免受半导体材料的表面处或表面之上的过量电荷的影响。
根据一些实施例但不一定所有实施例，提供了：一种半导体器件，该半导体器件包括：半导体晶片的第一和第二相对面上的第一和第二电荷载流子发射结构；第一和第二半导体控制区，该第一和第二半导体控制区分别位于所述第一和第二面上并且各自定位成分别控制第一极性电荷载流子从所述第一发射结构和所述第二发射结构的发射；所述第一面上的第一场限定环结构，该第一场限定环结构横向地围住所述第一发射结构；所述第二面上的第二场限定环结构，该第二场限定环结构横向地围住所述第二发射结构；其中所述第一发射结构和所述第一控制结构共同地包括至少三个掺杂部件，包括浅p-型和n-型部件，其各自具有与所述第二场限定环的各自对应掺杂部件相同的分布；并且还包括至少一个其它掺杂部件，该至少一个掺杂部件不具有与所述第二场限定环的任何部件相同的分布；以及其中所述第二发射结构和所述第二控制结构共同地包括至少三个掺杂部件，包括浅p-型和n-型部件，其各自具有与所述第一场限定环的各自对应掺杂部件相同的分布；并且还包括至少一个其它掺杂部件，该至少一个掺杂部件不具有与所述第一场限定环的任何部件相同的分布；由此，所述场限定环组合地使所述发射结构和晶片边缘之间的横向电压分布变得平滑。
根据一些但非必须所有实施例，提供了：一种半导体器件，该半导体器件包括：半导体晶片的第一和第二相对面上的第一和第二电荷载流子发射结构；第一和第二半导体控制区，该第一和第二半导体控制区分别位于所述第一和第二面上，并且各自定位成分别控制第一极性电荷载流子从所述第一发射结构和所述第二发射结构的发射；所述第一面上的第一场限定环结构，该第一场限定环结构横向地围住所述第一发射结构；所述第二面上的第二场限定环结构，该第二场限定环结构横向地围住所述第二发射结构；其中所述第一发射结构和所述第一控制结构共同地包括至少三个掺杂部件，包括浅p-型和n-型部件以及深阱部件，其各自具有与所述第二场限定环的各自对应掺杂部件相同的分布；并且还包括至少一个其它掺杂部件，该至少一个掺杂部件不具有与所述第二场限定环的任何部件相同的分布；以及其中所述第二发射结构和所述第二控制结构共同地包括至少三个掺杂部件，包括浅p-型和n-型部件以及深阱部件，其各自具有与所述第一场限定环的各自对应掺杂部件相同的分布；并且还包括至少一个其它掺杂部件，该至少一个其它掺杂部件不具有与所述第一场限定环的任何部件相同的分布；所述第一面上的第一场板，该第一场板电连接至所述第一场限定环的深阱部件，并且该第一场板通过居间电介质层电容耦合至半导体晶片的一些但非所有的部分，该部分横向地邻接所述第一场限定环的一部分；所述第二面上的第二场板，该第二场板电连接至所述第二场限定环的深阱部件，并且该第二场板通过居间电介质层电容耦合至半导体晶片的一些但非所有的部分，该部分横向地邻接所述第二场限定环的一部分；由此，所述场限定环组合地使所述发射结构和晶片边缘之间的横向电压分布变得平滑。
根据一些实施例但不一定所有实施例，提供了：一种半导体器件，该半导体器件包括：半导体晶片的第一和第二相对面上的第一和第二电荷载流子发射结构；第一和第二半导体控制区，该第一和第二半导体控制区分别位于所述第一和第二面上，并且各自定位成分别控制第一极性电荷载流子从所述第一发射结构和所述第二发射结构的发射；所述第一面上的第一场限定环结构，该第一场限定环结构横向地围住所述第一发射结构；所述第二面上的第二场限定环结构，该第二场限定环结构横向地围住所述第二发射结构；其中所述第一发射结构和所述第一控制结构共同地包括至少三个掺杂部件，包括浅p-型和n-型部件，其各自具有与所述第二场限定环的各自对应掺杂部件相同的空间分布并与之电气等效；并且还包括至少一个其它掺杂部件，该至少一个其他掺杂部件不具有与所述第二场限定环的任何部件相同的分布；以及其中所述第二发射结构和所述第二控制结构共同地包括至少三个掺杂部件，包括浅p-型和n-型部件，其各自具有与所述第一场限定环的各自对应掺杂部件相同的空间分布并与之电气等效；并且还包括至少一个其它掺杂部件，该至少一个其他掺杂部件不具有与所述第一场限定环的任何部件相同的分布；由此，所述场限定环组合地使所述发射结构和晶片边缘之间的横向电压分布变得平滑。
根据一些实施例但不一定所有实施例，提供了：一种半导体器件，该半导体器件包括：半导体晶片的第一面上的电荷载流子发射结构；半导体控制区，该半导体控制区定位成控制第一极性电荷载流子从所述发射结构的发射；一个或多个场限定环结构，该一个或多个场限定环结构横向地围住所述发射结构；其中所述发射结构和所述控制区共同地包括至少三个掺杂部件，包括浅p-型和n-型部件，其各自具有与所述场限定环的各自对应掺杂部件相同的分布；并且还包括至少一个其它掺杂部件，该至少一个其他掺杂部件不具有与所述场限定环的任何部件相同的分布；以及由此，所述场限定环使所述发射结构和晶片边缘之间的横向电压分布变得平滑。
根据一些实施例但不一定所有实施例，提供了：一种半导体器件，该半导体器件包括：半导体晶片的第一和第二相对面上的第一和第二电荷载流子发射结构；第一和第二栅极控制结构，该第一和第二栅极控制结构分别位于所述第一和第二面上，并且各自定位成分别控制第一极性电荷载流子从所述第一发射结构和所述第二发射结构的发射；所述第一面上的第一场限定环结构，该第一场限定环结构横向地围住所述第一发射结构；所述第二面上的第二场限定环结构，该第二场限定环结构横向地围住所述第二发射结构；其中所述第一发射结构和所述第一栅极控制结构包括至少三个掺杂部件，包括浅p-型和n-型部件，其各自具有与所述第二场限定环的各自对应掺杂部件相同的分布；并且还包括至少一个部件，该至少一个部件不具有与所述第二场限定环的任何部件相同的分布并且电容耦合至至少一个掺杂部件，该至少一个掺杂部件具有与所述第二场限定环的各自对应掺杂部件相同的分布；以及其中所述第二发射结构和所述第二栅极控制结构包括至少三个掺杂部件，包括浅p-型和n-型部件，其各自具有与所述第一场限定环的各自对应掺杂部件相同的分布；并且还包括至少一个部件，该至少一个部件不具有与所述第一场限定环的任何部件相同的分布，并且电容耦合至至少一个掺杂部件，该至少一个掺杂部件具有与所述第一场限定环的各自对应掺杂部件相同的分布；由此，所述场限定环组合地使所述发射结构和晶片边缘之间的横向电压分布变得平滑。
根据一些但非必须所有实施例，提供了：一种操作功率半导体器件的方法，该方法包括：可选地，响应于半导体晶片的第一面上的第一控制端子上的驱动，从第一发射结构发射或不发射第一极性电荷载流子，从而引发电流在第一方向上的双极性传导；可选地，响应于半导体晶片的第二面上的第二控制端子上的驱动，从所述第二面上的第二发射结构发射或不发射第一极性电荷载流子，从而引发电流相反于所述第一方向的双极性传导；使所述第一发射结构的电压跨过多个第一场限定环横向地扩展，该第一场限定环横向地围住所述第一发射结构；使所述第二发射结构的电压跨过多个第二场限定环横向地扩展，该第二场限定环横向地围住所述第二发射结构；其中每个所述第一场限定环均包括至少三个半导体掺杂部件，其各自具有与所述第二发射结构的相应掺杂部件相同的分布；并且其中每个所述第二场限定环包括至少三个半导体掺杂部件，其各自具有与所述第一发射结构的相应掺杂部件相同的分布。
修改和变型
如本领域的技术人员将理解的，本申请所描述的创新理念可在很大范围的应用中进行修改和改变，并且本专利主题的范围因此不受限于所给出具体示例性教导中的任一者。本申请旨在涵盖落入所附权利要求书的精神和广泛范围内的所有此类替代形式、修改和变型。
在一些另选的实施例中，端子区可包括一种以上类型的场限定环，包括一种或多种常规场限定环或其它常规端子结构。
在一些另选的实施例中，双侧器件可具有竖直非对称端子区。
在一些另选的实施例中，本申请的创新端子结构可通过模仿其载流子发射结构和控制结构的一些部分而与其它双侧器件或单侧器件一起使用。
在一些另选的实施例中，一个或多个场板可放置于每个有源区和相应端子区之间。
在一些另选的实施例中，一个或多个场板可放置于端子区的端部和晶片边缘之间。
在如图8所示的一个另选的实施例中，p-型区834和N+区836仅在P+区832的外周边上。
在一些实施例中，场板为金属。在其它实施例中，场板可为多晶硅。在其它实施例中，可使用其它导电材料或半导体材料。
在一些设想的实施例中，两个或更多个场板可放置于相邻端子环之间。在其它设想的实施例中，在一些或所有的端子环之间可省去场板。
在一些实施例中，场板可从相应端子结构向外延伸朝向晶片边缘。在其它实施例中，场板可从相应端子结构向内延伸朝向晶片中心。在其它实施例中，这可为不同的。
在一些另选的补偿掺杂实施例中，被模拟的传导类型的浅扩散部仍可用于从任何场板接触场限定环的深部。
在如图1所示的一个另选的实施例中，从深端子环向外延伸的场板散布于具有金属化部的环周围，该金属化部电连接两个相关联的浅扩散部。
虽然本创新在本文中主要针对p-型衬底进行讨论，但是当然应当理解，通过交换掺杂物极性可实现对n-型衬底的调整。
有助于示出变型和实施方式的额外总背景可见于下述出版物中，所有的出版物据此以引用的方式并入：Trajkovic,T.等“高电压器件的端子区中静态和动态寄生电荷的效应和可能解决方案”，2000年5月22-25日IEEE召开的第十二届功率半导体器件和集成电路国际研讨会，会刊第263-266页。
有助于示出变型和实施方式的额外总背景以及可与下文所要求保护的本发明协同实现的一些特征可见于下述美国专利申请中。所有这些申请与本申请具有至少一些共同所有权、共同待审和发明权，并且该所有申请以及直接或间接并入其中的任何材料据此以引用的方式并入：US 8,406,265、US 8,400,800、US 8,395,910、US 8,391,033、US 8,345,452、US 8,300,426、US 8,295,069、US 7,778,045、US 7,599,196；US 2012-0279567 Al、US2012-0268975 Al、US 2012-0274138 Al、US 2013-0038129 Al、US 2012-0051100 Al；PCT/US14/16740、PCT/US14/26822、PCT/US 14/35954、PCT/US 14/35960；14/182,243、14/182,236、14/182,245、14/182,246、14/183,403、14/182,249、14/182,250、14/182,251、14/182,256、14/182,268、14/183,259、14/182,265、14/183,415、14/182,280、14/183,422、14/182,252、14/183,245、14/183,274、14/183,289、14/183,309、14/183,335、14/183,371、14/182,270、14/182,277、14/207,039、14/209,885、14/260,120、14/265,300、14/265,312、14/265,315、14/313,960、14/479,857、14/514,878、14/514,988、14/515,348，以及上述申请中任一者的所有优先申请，其各自和每一者据此以引用的方式并入。
本申请的描述不应理解为暗示了任何特定元件、步骤或功能为权利要求范围中必须包括的必要因素：专利主题的范围仅由所允许的权利要求书限定。此外，这些权利要求书均不旨在涉及35USC(美国法典)第112章第六段，除非分词后跟随精确词语“意指”。
所提交的权利要求书旨在为尽可能全面的，并且无意放弃、献出或废除任何主题。

Claims (34)

1.一种半导体器件，所述半导体器件包括：
半导体晶片的第一和第二相对面上的第一和第二电荷载流子发射结构；
第一和第二半导体控制区，所述第一和第二半导体控制区分别位于所述第一和第二面上，并且各自定位成分别控制第一极性电荷载流子从所述第一电荷载流子发射结构和所述第二电荷载流子发射结构的发射；
所述第一面上的第一场限定环结构，所述第一场限定环结构横向地围住所述第一电荷载流子发射结构；
所述第二面上的第二场限定环结构，所述第二场限定环结构横向地围住所述第二电荷载流子发射结构；
其中所述第一电荷载流子发射结构和所述第一半导体控制区共同地包括至少三个掺杂部件，包括浅p-型和浅n-型部件，其各自具有与所述第二场限定环结构的各自对应掺杂部件相同的分布；并且还包括至少一个其它掺杂部件，所述至少一个其它掺杂部件不具有与所述第二场限定环结构的任何部件相同的分布；以及
其中所述第二电荷载流子发射结构和所述第二半导体控制区共同地包括至少三个掺杂部件，包括浅p-型和浅n-型部件，其各自具有与所述第一场限定环结构的各自对应掺杂部件相同的分布；并且还包括至少一个其它掺杂部件，所述至少一个其它掺杂部件不具有与所述第一场限定环结构的任何部件相同的分布；
由此，所述场限定环结构组合地使所述电荷载流子发射结构和所述半导体晶片的边缘之间的横向电压分布变得平滑。
2.根据权利要求1所述的器件，其中所述半导体晶片的本体为轻微掺杂p-型材料，并且每个所述场限定环结构包括n-型阱。
3.根据权利要求1所述的器件，其中所述半导体晶片的本体为轻微掺杂p-型材料，并且每个所述场限定环结构包括n-型阱，并且通过第二p-型部件对相应n-型阱进行抵消掺杂来电模拟每个所述场限定环结构中的所述浅n-型部件。
4.根据权利要求1所述的器件，其中所述半导体晶片的本体为硅。
5.根据权利要求1所述的器件，其中所述场限定环结构的所述浅p-型和浅n-型部件通过金属化部进行电连接。
6.根据权利要求1所述的器件，其中所述场限定环结构的所述浅p-型和浅n-型部件通过局部金属化部进行电连接，所述局部金属化部不连接至所述电荷载流子发射结构和所述半导体控制区。
7.根据权利要求1所述的器件，其中所述场限定环结构的所述浅p-型和浅n-型部件通过局部金属化部进行电连接，所述局部金属化部不连接至所述电荷载流子发射结构也不连接至所述半导体控制区，并且其中所述局部金属化部电容耦合至所述半导体晶片的一些但非所有的部分，所述半导体晶片的所述部分横向地分离所述场限定环结构中的各个相邻场限定环结构。
8.一种半导体器件，所述半导体器件包括：
半导体晶片的第一和第二相对面上的第一和第二电荷载流子发射结构；
第一和第二半导体控制区，所述第一和第二半导体控制区分别位于所述第一和第二面上，并且各自定位成分别控制第一极性电荷载流子从所述第一电荷载流子发射结构和所述第二电荷载流子发射结构的发射；
所述第一面上的第一场限定环结构，所述第一场限定环结构横向地围住所述第一电荷载流子发射结构；
所述第二面上的第二场限定环结构，所述第二场限定环结构横向地围住所述第二电荷载流子发射结构；
其中所述第一电荷载流子发射结构和所述第一半导体控制区共同地包括至少三个掺杂部件，包括浅p-型和浅n-型部件以及深阱部件，其各自具有与所述第二场限定环结构的各自对应掺杂部件相同的分布；并且还包括至少一个其它掺杂部件，所述至少一个其它掺杂部件不具有与所述第二场限定环结构的任何部件相同的分布；以及
其中所述第二电荷载流子发射结构和所述第二半导体控制区共同地包括至少三个掺杂部件，包括浅p-型和浅n-型部件以及深阱部件，其各自具有与所述第一场限定环结构的各自对应掺杂部件相同的分布；并且还包括至少一个其它掺杂部件，所述至少一个其它掺杂部件不具有与所述第一场限定环结构的任何部件相同的分布；
所述第一面上的第一场板，所述第一场板电连接至所述第一场限定环结构的所述深阱部件，并且所述第一场板通过居间电介质层电容耦合至所述半导体晶片的一些但非所有的部分，所述半导体晶片的所述部分横向地邻接所述第一场限定环结构的一部分；
所述第二面上的第二场板，所述第二场板电连接至所述第二场限定环结构的所述深阱部件，并且所述第二场板通过居间电介质层电容耦合至所述半导体晶片的一些但非所有的部分，所述半导体晶片的所述部分横向地邻接所述第二场限定环结构的一部分；
由此，所述场限定环结构组合地使所述电荷载流子发射结构和所述半导体晶片的边缘之间的横向电压分布变得平滑。
9.根据权利要求8所述的器件，其中所述半导体晶片的本体为轻微掺杂p-型材料，并且每个所述场限定环结构包括n-型阱。
10.根据权利要求8所述的器件，其中所述半导体晶片的本体为轻微掺杂p-型材料，并且每个所述场限定环结构包括n-型阱，并且通过第二p-型部件对相应n-型阱进行抵消掺杂来电模拟每个所述场限定环结构中的所述浅n-型部件。
11.根据权利要求8所述的器件，其中所述半导体晶片的本体为硅。
12.根据权利要求8所述的器件，其中所述场限定环结构的所述浅p-型和浅n-型部件通过金属化部进行电连接。
13.根据权利要求8所述的器件，其中所述场限定环结构的所述浅p-型和浅n-型部件通过局部金属化部进行电连接，所述局部金属化部不连接至所述发射结构也不连接至所述半导体控制区。
14.根据权利要求8所述的器件，其中所述场限定环结构的所述浅p-型和浅n-型部件通过局部金属化部进行电连接，所述局部金属化部不连接至所述发射结构也不连接至所述半导体控制区，并且其中所述局部金属化部电容耦合至所述半导体晶片的一些但非所有的部分，所述半导体晶片的所述部分横向地分离所述场限定环结构中的各个相邻场限定环结构。
15.一种半导体器件，所述半导体器件包括：
半导体晶片的第一和第二相对面上的第一和第二电荷载流子发射结构；
第一和第二半导体控制区，所述第一和第二半导体控制区分别位于所述第一和第二面上，并且各自定位成分别控制第一极性电荷载流子从所述第一电荷载流子发射结构和所述第二电荷载流子发射结构的发射；
所述第一面上的第一场限定环结构，所述第一场限定环结构横向地围住所述第一电荷载流子发射结构；
所述第二面上的第二场限定环结构，所述第二场限定环结构横向地围住所述第二电荷载流子发射结构；
其中所述第一电荷载流子发射结构和所述第一半导体控制区共同地包括至少三个掺杂部件，包括浅p-型和浅n-型部件，其各自具有与所述第二场限定环结构的各自对应掺杂部件相同的空间分布并与之电气等效；并且还包括至少一个其它掺杂部件，所述至少一个其它掺杂部件不具有与所述第二场限定环结构的任何部件相同的分布；以及
其中所述第二电荷载流子发射结构和所述第二半导体控制区共同地包括至少三个掺杂部件，包括浅p-型和浅n-型部件，其各自具有与所述第一场限定环结构的各自对应掺杂部件相同的空间分布并与之电气等效；并且还包括至少一个其它掺杂部件，所述至少一个其它掺杂部件不具有与所述第一场限定环结构的任何部件相同的分布；
由此，所述场限定环结构组合地使所述电荷载流子发射结构和所述半导体晶片的边缘之间的横向电压分布变得平滑。
16.根据权利要求15所述的器件，其中所述半导体晶片的本体为轻微掺杂p-型材料，并且每个所述场限定环结构包括n-型阱。
17.根据权利要求15所述的器件，其中所述半导体晶片的本体为轻微掺杂p-型材料，并且每个所述场限定环结构包括n-型阱，并且通过第二p-型部件对相应n-型阱进行抵消掺杂来电模拟每个所述场限定环结构中的所述浅n-型部件。
18.根据权利要求15所述的器件，其中所述半导体晶片的本体为硅。
19.根据权利要求15所述的器件，其中所述场限定环结构的所述浅p-型和浅n-型部件通过金属化部进行电连接。
20.根据权利要求15所述的器件，其中所述场限定环结构的所述浅p-型和浅n-型部件通过局部金属化部进行电连接，所述局部金属化部不连接至所述电荷载流子发射结构也不连接至所述半导体控制区。
21.根据权利要求15所述的器件，其中所述场限定环结构的所述浅p-型和浅n-型部件通过局部金属化部进行电连接，所述局部金属化部不连接至所述电荷载流子发射结构也不连接至所述半导体控制区，并且其中所述局部金属化部电容耦合至所述半导体晶片的一些但非所有的部分，所述半导体晶片的所述部分横向地分离所述场限定环结构中的各个相邻场限定环结构。
22.一种半导体器件，所述半导体器件包括：
半导体晶片的第一面上的电荷载流子发射结构；
半导体控制区，所述半导体控制区定位成控制第一极性电荷载流子从所述电荷载流子发射结构的发射；
一个或多个场限定环结构，所述一个或多个场限定环结构横向地围住所述电荷载流子发射结构；
其中所述电荷载流子发射结构和所述半导体控制区共同地包括至少三个掺杂部件，包括浅p-型和浅n-型部件，其各自具有与其对应的所述一个或多个场限定环结构的各自掺杂部件相同的分布；并且还包括至少一个其它掺杂部件，所述至少一个其它掺杂部件不具有与所述一个或多个场限定环结构的任何部件相同的分布；以及
由此，所述一个或多个场限定环结构使所述电荷载流子发射结构和所述半导体晶片的边缘之间的横向电压分布变得平滑。
23.根据权利要求22所述的器件，其中所述半导体晶片的本体为轻微掺杂p-型材料，并且每个所述场限定环结构包括n-型阱。
24.根据权利要求22所述的器件，其中所述半导体晶片的本体为轻微掺杂p-型材料，并且每个所述场限定环结构包括n-型阱，并且通过第二p-型部件对相应n-型阱进行抵消掺杂来电模拟每个所述场限定环结构中的所述浅n-型部件。
25.根据权利要求22所述的器件，其中所述半导体晶片的本体为硅。
26.根据权利要求22所述的器件，其中所述一个或多个场限定环结构的所述浅p-型和浅n-型部件通过金属化部进行电连接。
27.根据权利要求22所述的器件，其中所述一个或多个场限定环结构的所述浅p-型和浅n-型部件通过局部金属化部进行电连接，所述局部金属化部不连接至所述电荷载流子发射结构也不连接至所述半导体控制区。
28.根据权利要求22所述的器件，其中所述一个或多个场限定环结构的所述浅p-型和浅n-型部件通过局部金属化部进行电连接，所述局部金属化部不连接至所述电荷载流子发射结构也不连接至所述半导体控制区，并且其中所述局部金属化部电容耦合至所述半导体晶片的一些但非所有的部分，所述半导体晶片的所述部分横向地分离所述场限定环结构中的各个相邻场限定环结构。
29.一种半导体器件，所述半导体器件包括：
半导体晶片的第一和第二相对面上的第一和第二电荷载流子发射结构；
第一和第二栅极控制结构，所述第一和第二栅极控制结构分别位于所述第一和第二面上，并且各自定位成分别控制第一极性电荷载流子从所述第一电荷载流子发射结构和所述第二电荷载流子发射结构的发射；
所述第一面上的第一场限定环结构，所述第一场限定环结构横向地围住所述第一电荷载流子发射结构；
所述第二面上的第二场限定环结构，所述第二场限定环结构横向地围住所述第二电荷载流子发射结构；
其中所述第一电荷载流子发射结构和所述第一栅极控制结构包括至少三个掺杂部件，包括浅p-型和浅n-型部件，其各自具有与所述第二场限定环结构的各自对应掺杂部件相同的分布；并且还包括至少一个部件，所述至少一个部件不具有与所述第二场限定环结构的任何部件相同的分布，并且电容耦合至所述掺杂部件中的至少一者，所述掺杂部件中的至少一者具有与所述第二场限定环结构的各自对应掺杂部件相同的分布；以及
其中所述第二电荷载流子发射结构和所述第二栅极控制结构包括至少三个掺杂部件，包括浅p-型和浅n-型部件，其各自具有与所述第一场限定环结构的各自对应掺杂部件相同的分布；并且还包括至少一个部件，所述至少一个部件不具有与所述第一场限定环结构的任何部件相同的分布，并且电容耦合至所述掺杂部件中的至少一者，所述掺杂部件中的至少一者具有与所述第一场限定环结构的各自对应掺杂部件相同的分布；
由此，所述场限定环结构组合地使所述电荷载流子发射结构和所述半导体晶片的边缘之间的横向电压分布变得平滑。
30.根据权利要求29所述的器件，其中所述半导体晶片的本体为轻微掺杂p-型材料，并且每个所述场限定环结构包括n-型阱。
31.根据权利要求29所述的器件，其中所述半导体晶片的本体为轻微掺杂p-型材料，并且每个所述场限定环结构包括n-型阱，并且通过第二p-型部件对相应n-型阱进行抵消掺杂来电模拟每个所述场限定环结构中的所述浅n-型部件。
32.根据权利要求29所述的器件，其中所述半导体晶片的本体为硅。
33.根据权利要求29所述的器件，所述器件还包括至少一个局部金属化部，所述至少一个局部金属化部不连接至所述电荷载流子发射结构也不连接至所述栅极控制结构，并且其中所述局部金属化部电容耦合至所述半导体晶片的一些但非所有的部分，所述半导体晶片的所述部分横向地分离所述场限定环结构中的各个相邻场限定环结构。
34.一种操作功率半导体器件的方法，所述方法包括：
响应于半导体晶片的第一面上的第一控制端子上的驱动，从第一发射结构发射或不发射第一极性电荷载流子，从而引发电流在第一方向上的双极性传导；
响应于所述半导体晶片的第二面上的第二控制端子上的驱动，从所述第二面上的第二发射结构发射或不发射第一极性电荷载流子，从而引发电流相反于所述第一方向的双极性传导；
使所述第一发射结构的电压跨多个第一场限定环横向地分布，所述第一场限定环横向地围住所述第一发射结构；
使所述第二发射结构的电压跨多个第二场限定环横向地分布，所述第二场限定环横向地围住所述第二发射结构；
其中每个所述第一场限定环包括至少三个半导体掺杂部件，包括浅p-型和浅n-型部件，其各自具有与所述第二发射结构的相应掺杂部件相同的分布；
并且其中每个所述第二场限定环包括至少三个半导体掺杂部件，包括浅p-型和浅n-型部件，其各自具有与所述第一发射结构的相应掺杂部件相同的分布。
CN201580003842.5A 2014-01-16 2015-01-16 对表面电荷敏感性降低的结构和方法 Active CN106170861B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201461928133P 2014-01-16 2014-01-16
US61/928,133 2014-01-16
US201462094415P 2014-12-19 2014-12-19
US62/094,415 2014-12-19
US201562102357P 2015-01-12 2015-01-12
US62/102,357 2015-01-12
PCT/US2015/011827 WO2015109237A1 (en) 2014-01-16 2015-01-16 Structures and methods with reduced sensitivity to surface charge

Publications (2)

Publication Number Publication Date
CN106170861A CN106170861A (zh) 2016-11-30
CN106170861B true CN106170861B (zh) 2018-12-28

Family

ID=53543502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580003842.5A Active CN106170861B (zh) 2014-01-16 2015-01-16 对表面电荷敏感性降低的结构和方法

Country Status (6)

Country Link
US (2) US9337262B2 (zh)
EP (1) EP3075009A4 (zh)
JP (1) JP6644690B2 (zh)
CN (1) CN106170861B (zh)
GB (1) GB2533063B (zh)
WO (1) WO2015109237A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637016B2 (en) 2013-12-11 2023-04-25 Ideal Power Inc. Systems and methods for bidirectional device fabrication
CN105981175A (zh) * 2014-02-28 2016-09-28 电子科技大学 一种双向igbt器件
US20160329324A1 (en) * 2015-04-02 2016-11-10 Ideal Power Inc. Bidirectional Bipolar Power Devices with Two-Surface Optimization of Striped Emitter/Collector Orientation
US9679999B2 (en) * 2015-04-02 2017-06-13 Ideal Power, Inc. Bidirectional bipolar transistors with two-surface cellular geometries
US11069797B2 (en) * 2016-05-25 2021-07-20 Ideal Power Inc. Ruggedized symmetrically bidirectional bipolar power transistor
CN106816463B (zh) * 2017-01-16 2023-02-03 全球能源互联网研究院有限公司 一种终端结构、半导体器件及其制备方法
CN108091686A (zh) * 2017-12-15 2018-05-29 深圳市晶特智造科技有限公司 半导体功率器件、半导体功率器件的分压环结构及其制作方法
CN110419111B (zh) 2018-01-16 2023-08-15 艾鲍尔半导体 自对准且稳健的绝缘栅双极晶体管器件
CN111602250B (zh) * 2018-02-07 2023-08-11 艾鲍尔半导体 具有用于场截止和反向传导的三维背侧结构的igbt器件
JP7027287B2 (ja) * 2018-09-19 2022-03-01 株式会社東芝 半導体装置
US11135936B2 (en) 2019-03-06 2021-10-05 Fermata, LLC Methods for using temperature data to protect electric vehicle battery health during use of bidirectional charger
US11257943B2 (en) * 2019-06-17 2022-02-22 Fuji Electric Co., Ltd. Semiconductor device
US11958372B2 (en) 2019-11-26 2024-04-16 Fermata Energy Llc Device for bi-directional power conversion and charging for use with electric vehicles
JP7364488B2 (ja) * 2020-02-05 2023-10-18 株式会社東芝 半導体装置
US11411557B2 (en) 2020-05-18 2022-08-09 Ideal Power Inc. Method and system of operating a bi-directional double-base bipolar junction transistor (B-TRAN)
US11496129B2 (en) 2020-06-08 2022-11-08 Ideal Power Inc. Method and system of current sharing among bidirectional double-base bipolar junction transistors
US11777018B2 (en) 2020-11-19 2023-10-03 Ideal Power Inc. Layout to reduce current crowding at endpoints
KR20230117430A (ko) 2020-12-10 2023-08-08 아이디얼 파워 인크. B-tran(양방향 이중-베이스 양극성 접합 트랜지스터)동작 방법 및 시스템
US11881525B2 (en) 2021-08-10 2024-01-23 Ideal Power Inc. Semiconductor device with bi-directional double-base trench power switches

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020060330A1 (en) * 2000-07-12 2002-05-23 Yasuhiko Onishi Bidirectional semiconductor device and method of manufacturing the same
US6605830B1 (en) * 1999-01-07 2003-08-12 Mitsubishi Denki Kaisha Power semiconductor device including an IGBT with a MOS transistor as a current suppressing device incorporated therein
JP2010123667A (ja) * 2008-11-18 2010-06-03 Denso Corp 半導体装置
US20110291241A1 (en) * 2010-05-27 2011-12-01 Fuji Electric Co., Ltd. Semiconductor device
CN102365748A (zh) * 2009-03-27 2012-02-29 国家半导体公司 组态和制造其中非单结晶半导体间隔部分控制基极链长的具有双极面结型晶体管的半导体结构
WO2012149195A1 (en) * 2011-04-27 2012-11-01 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US20120299056A1 (en) * 2011-05-27 2012-11-29 Renesas Electronics Corporation Method of manufacturing semiconductor device and semiconductor device
CN103165604A (zh) * 2011-12-19 2013-06-19 英飞凌科技奥地利有限公司 具有节省空间的边缘结构的半导体部件
WO2013132568A1 (ja) * 2012-03-05 2013-09-12 三菱電機株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61224457A (ja) * 1985-03-29 1986-10-06 Toshiba Corp 半導体装置及びその製造方法
JP3557158B2 (ja) * 2000-07-27 2004-08-25 三洋電機株式会社 高耐圧半導体装置の製造方法
DE102004005384B4 (de) * 2004-02-03 2006-10-26 De Doncker, Rik W., Prof. Dr. ir. Bidirektionales, MOS-gesteuertes Halbleiterbauelement, Verfahren zu seinem Betreiben, Verfahren zu seiner Herstellung und seine Verwendung
ITVA20050038A1 (it) * 2005-06-10 2006-12-11 St Microelectronics Srl Transistore bipolare di potenza e relativo dispositivo integrato con clamp della tensione di collettore
WO2011022442A2 (en) 2009-08-17 2011-02-24 Ideal Power Converters Inc. Power conversion with added pseudo-phase
CN101523710B (zh) 2006-06-06 2014-03-05 威廉·亚历山大 通用功率变换器
DE102007058952A1 (de) 2007-09-24 2009-04-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
KR20120130158A (ko) 2009-06-29 2012-11-29 아이디얼 파워 컨버터스, 인코포레이티드 에너지 전송 리액턴스를 단락시키는 크로바 스위치를 이용한 전력 전송 장치, 방법, 및 시스템
FR2953995B1 (fr) * 2009-11-24 2012-02-10 St Microelectronics Tours Sas Interrupteur de puissance bidirectionnel commandable a la fermeture et a l'ouverture
WO2012075172A2 (en) 2010-11-30 2012-06-07 Ideal Power Converters Inc. Photovoltaic array systems, methods, and devices and improved diagnostics and monitoring
US8531858B2 (en) 2011-02-18 2013-09-10 Ideal Power, Inc. Power conversion with current sensing coupled through saturating element
US20120279567A1 (en) 2011-02-18 2012-11-08 Ideal Power Converters Inc. Solar Energy System with Automatic Dehumidification of Electronics
US8901639B2 (en) * 2012-07-26 2014-12-02 Cree, Inc. Monolithic bidirectional silicon carbide switching devices
JP6101183B2 (ja) * 2013-06-20 2017-03-22 株式会社東芝 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605830B1 (en) * 1999-01-07 2003-08-12 Mitsubishi Denki Kaisha Power semiconductor device including an IGBT with a MOS transistor as a current suppressing device incorporated therein
US20020060330A1 (en) * 2000-07-12 2002-05-23 Yasuhiko Onishi Bidirectional semiconductor device and method of manufacturing the same
JP2010123667A (ja) * 2008-11-18 2010-06-03 Denso Corp 半導体装置
CN102365748A (zh) * 2009-03-27 2012-02-29 国家半导体公司 组态和制造其中非单结晶半导体间隔部分控制基极链长的具有双极面结型晶体管的半导体结构
US20110291241A1 (en) * 2010-05-27 2011-12-01 Fuji Electric Co., Ltd. Semiconductor device
WO2012149195A1 (en) * 2011-04-27 2012-11-01 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US20120299056A1 (en) * 2011-05-27 2012-11-29 Renesas Electronics Corporation Method of manufacturing semiconductor device and semiconductor device
CN103165604A (zh) * 2011-12-19 2013-06-19 英飞凌科技奥地利有限公司 具有节省空间的边缘结构的半导体部件
WO2013132568A1 (ja) * 2012-03-05 2013-09-12 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
GB2533063B (en) 2016-09-28
US20160133694A1 (en) 2016-05-12
US9614028B2 (en) 2017-04-04
EP3075009A1 (en) 2016-10-05
EP3075009A4 (en) 2017-01-18
WO2015109237A1 (en) 2015-07-23
JP6644690B2 (ja) 2020-02-12
JP2017509141A (ja) 2017-03-30
GB2533063A (en) 2016-06-08
US9337262B2 (en) 2016-05-10
US20150214299A1 (en) 2015-07-30
GB201602491D0 (en) 2016-03-30
CN106170861A (zh) 2016-11-30

Similar Documents

Publication Publication Date Title
CN106170861B (zh) 对表面电荷敏感性降低的结构和方法
US10510882B2 (en) Embedded JFETs for high voltage applications
TWI575718B (zh) 利用深擴散區在單片功率積體電路中製備jfet和ldmos電晶體
JP6109931B2 (ja) 高電圧接合型電界効果トランジスタ
US9190535B2 (en) Bootstrap MOS for high voltage applications
CN106463503A (zh) 半导体装置
JP2015523723A5 (zh)
US8680616B2 (en) High side gate driver device
TW201644048A (zh) 具有埋層之半導體裝置
TWI721140B (zh) 半導體裝置以及半導體裝置的製造方法
JP2016048770A (ja) 半導体装置
TWI487112B (zh) 半導體裝置及其製造方法
JP2008060152A (ja) 半導体装置及びその製造方法
TWI636573B (zh) 具有高壓啟動單元的垂直雙擴散金氧半功率元件
CN106206734A (zh) 一种超结mos晶体管
CN105322023B (zh) 结场效晶体管
TWI467765B (zh) 半導體裝置及其製造方法
CN108133962A (zh) 横向扩散金属氧化物半导体结构及其制作方法
TW201807818A (zh) 橫向雙擴散金屬氧化半導體元件
TW201705473A (zh) 半導體裝置
CN105826322B (zh) 有源元件及应用其的高压半导体元件
US9105491B2 (en) Semiconductor structure and semiconductor device having the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant