JP2016048770A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016048770A
JP2016048770A JP2014173984A JP2014173984A JP2016048770A JP 2016048770 A JP2016048770 A JP 2016048770A JP 2014173984 A JP2014173984 A JP 2014173984A JP 2014173984 A JP2014173984 A JP 2014173984A JP 2016048770 A JP2016048770 A JP 2016048770A
Authority
JP
Japan
Prior art keywords
region
conductivity type
semiconductor
gate electrode
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014173984A
Other languages
English (en)
Inventor
文悟 田中
Bungo Tanaka
文悟 田中
知子 末代
Tomoko Matsudai
知子 末代
雄一 押野
Yuichi Oshino
雄一 押野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014173984A priority Critical patent/JP2016048770A/ja
Priority to KR1020150007823A priority patent/KR20160026623A/ko
Priority to US14/637,192 priority patent/US20160064536A1/en
Priority to TW104106900A priority patent/TW201608720A/zh
Priority to CN201510096751.2A priority patent/CN105374866A/zh
Publication of JP2016048770A publication Critical patent/JP2016048770A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ゲート電極に誘起される負電荷を低減可能な半導体装置を提供する。
【解決手段】実施形態の半導体装置は、第２導電形の第１半導体領域と、第１導電形の第２半導体領域と、第２導電形の第３半導体領域と、第１導電形の第４半導体領域と、ゲート電極と、を備える。第３半導体領域は、第２半導体領域上に設けられている。ゲート電極は、第２半導体領域、第３半導体領域、および第４半導体領域と、第１絶縁膜を介して設けられている。第２半導体領域には、第１領域と、第２領域と、が設けられている。第１領域は、第３半導体領域および第１絶縁膜に隣接している。第２領域は、第１領域および第３半導体領域に隣接している。第２領域は、第１領域よりも第１絶縁膜から離れている。第２領域の第１導電形の不純物濃度は、第１領域の第１導電形の不純物濃度よりも低い。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
スイッチング素子として、例えば絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor、以下ＩＧＢＴという）などの半導体装置が用いられる。
ＩＧＢＴにおいて、半導体領域に存在するキャリアによってゲート電極に誘起される負電荷は、小さいことが望ましい。誘起される負電荷が一定量以上になると、ゲート電圧の上昇に応じて、正電荷ではなく負電荷の方がより多くゲートに蓄積されるようになる、いわゆる負性容量が発生する。ゲート電極に負性容量が発生すると、ゲート電圧の発振や破壊耐量の低下が生じうる。
特開２０１３−２１１０４号公報
本発明が解決しようとする課題は、ゲート電極に誘起される負電荷を低減することが可能な半導体装置を提供することである。
実施形態の半導体装置は、第２導電形の第１半導体領域と、第１導電形の第２半導体領域と、第２導電形の第３半導体領域と、第１導電形の第４半導体領域と、ゲート電極と、を備える。
第２半導体領域は、第１半導体領域上に設けられている。
第３半導体領域は、第２半導体領域上に設けられている。
第４半導体領域は、第３半導体領域上に設けられている。
ゲート電極は、第２半導体領域、第３半導体領域、および第４半導体領域と、第１絶縁膜を介して設けられている。
第２半導体領域には、第１領域と、第２領域と、が設けられている。
第１領域は、第３半導体領域および第１絶縁膜に隣接している。
第２領域は、第１領域および第３半導体領域に隣接している。第２領域は、第１領域よりも第１絶縁膜から離れている。第２領域の第１導電形の不純物濃度は、第１領域の第１導電形の不純物濃度よりも低い。
第１実施形態の半導体装置の一部の平面図。 第１実施形態の半導体装置の一部の斜視断面図。 第２実施形態の半導体装置の一部の斜視断面図。 第３実施形態の半導体装置の一部の斜視断面図。 第４実施形態の半導体装置の一部の斜視断面図。 第５実施形態の半導体装置の一部の斜視断面図。 第６実施形態の半導体装置の一部の斜視断面図。 第１実施形態の半導体装置のシミュレーション結果を表すグラフ図。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の一部の平面図である。
図２は、第１の実施形態に係る半導体装置の一部の断面斜視図である。
図２（ａ）は、図１におけるＡ−Ａ´断面を含む斜視断面図であり、図２（ｂ）は、図１におけるＢ−Ｂ´断面を含む斜視断面図である。
本実施形態では、第１導電形がｎ形、第２導電形がｐ形である場合について説明する。ただし、第１導電形をｐ形とし、第２導電形をｎ形としてもよい。
半導体装置１００は、例えば、ＩＧＢＴである。半導体装置１００は、第２導電形の第１半導体領域と、第１導電形の第２半導体領域と、第２導電形の第３半導体領域と、第１導電形の第４半導体領域と、第２導電形の第５半導体領域と、第１ゲート電極と、を有する。
第１半導体領域は、例えば、コレクタ領域１９である。第２半導体領域は、例えば、ｎベース領域１１である。第３半導体領域は、例えば、ｐベース領域１５である。第４半導体領域は、例えば、エミッタ領域１７である。第５半導体領域は、例えば、コンタクト領域２３である。
以下の各実施形態の説明において、コレクタ領域１９からｎベース領域１１に向かう方向を第１方向とする。第１方向に対して直交する方向を第２方向とする。第１方向および第２方向に対して直交する方向を第３方向とする。
第１方向は、例えば、図１に表すＺ方向である。第２方向は、例えば、図１に表すＸ方向である。第３方向は、例えば、図１に表すＹ方向である。
コレクタ領域１９は、不図示のコレクタ電極と接している。
ｎベース領域１１は、コレクタ領域１９上に設けられている。
ｎベース領域１１は、第１領域１１ａと、第２領域１１ｂと、第３領域１１ｃと、を含む。
第１領域１１ａの第１導電形の不純物濃度は、第３領域１１ｃの第１導電形の不純物濃度よりも高い。第１領域１１ａは、Ｚ方向において、ｐベース領域１５と隣接している。
第２領域１１ｂの第１導電形の不純物濃度は、第１領域１１ａの第１導電形の不純物濃度よりも高い。第２領域１１ｂは、Ｘ方向において、第１領域１１ａと隣接している。第２領域１１ｂは、Ｚ方向において、ｐベース領域１５と隣接している。
第１領域１１ａと第２領域１１ｂは、ｎベース領域１１のｐベース領域１５側に位置する。すなわち、第１領域１１ａとｐベース領域１５との間の距離は、第３領域１１ｃとｐベース領域１５との間の距離よりも小さい。また、第２領域１１ｂとｐベース領域１５との間の距離は、第３領域１１ｃとｐベース領域１５との間の距離よりも小さい。
第３領域１１ｃは、ｎベース領域１１のコレクタ領域１９側に位置する。
第１領域１１ａおよび第２領域１１ｂは、Ｙ方向に延びている。第１領域１１ａおよび第２領域１１ｂは、ｎベース領域１１のうち、エミッタ領域１７の直下の領域と、コンタクト領域２３の直下の領域と、の両方の領域に設けられている。
ｎベース領域１１は、コレクタ領域１９との界面付近に、第４領域１１ｄを含んでいてもよい。第４領域１１ｄの第１導電形の不純物濃度は、第３領域１１ｃの第１導電形の不純物濃度よりも低い。第４領域１１ｄは、バッファ領域として機能しうる。
ｐベース領域１５は、ｎベース領域１１上に設けられている。図１に表す例では、ｐベース領域１５は、ｎベース領域１１上に選択的に設けられている。ｐベース領域１５は、Ｙ方向に延びている。また、ｐベース領域１５は、Ｘ方向において複数設けられている。
ｐベース領域１５は、第３領域１５ａと、第４領域１５ｂと、を含む。
第３領域１５ａは、Ｚ方向において、第２領域１１ｂと隣接している。第３領域１５ａは、Ｘ方向において、第４領域１５ｂと隣接している。
第４領域１５ｂは、Ｚ方向において、第１領域１１ａと隣接している。第４領域１５ｂの第１導電形の不純物濃度は、例えば、第３領域１５ａの第１導電形の不純物濃度と等しい。第４領域１５ｂは、第３領域１５ａよりもコレクタ領域１９側に延びている。すなわち、第２領域１１ｂおよび第３領域１５ａの界面と、コレクタ領域１９と、の間の距離は、第１領域１１ａおよび第４領域１５ｂの界面と、コレクタ領域１９と、の間の距離よりも大きい。
第４領域１５ｂの少なくとも一部は、第１領域１１ａの直上に設けられている。換言すると、第４領域１５ｂの少なくとも一部は、Ｚ方向において、第１領域１１ａと並んでいる。他の表現によると、第４領域１５ｂの少なくとも一部のＸ方向における位置は、第１領域１１ａのＸ方向における位置と同じである。
第２領域１１ｂの一部は、第４領域１５ｂの一部と、同じ深さに設けられている。換言すると、第２領域１１ｂの一部のＺ方向における位置は、第４領域１５ｂの一部のＺ方向における位置と同じである。すなわち、第２領域１１ｂの一部と、第４領域１５ｂの一部は、Ｘ方向と直交する方向であって、ｎベース領域１１からｐベース領域１５に向かうＹ方向において同じ位置に設けられている。他の表現によると、第２領域１１ｂの一部は、Ｘ方向において、第４領域１５ｂの一部と並んでいる。
エミッタ領域１７は、ｐベース領域１５上に選択的に設けられている。図１に表すように、エミッタ領域は、Ｘ方向とＹ方向において、互いに離間して複数設けられている。すなわち、Ｙ方向に延びるｐベース領域１５上に、エミッタ領域１７は、Ｙ方向において互いに離間して複数設けられている。
エミッタ領域１７上には、不図示のエミッタ電極が設けられている。エミッタ領域１７は、エミッタ電極と接している。
コンタクト領域２３は、ｐベース領域１５上に選択的に設けられている。コンタクト領域２３は、Ｘ方向とＹ方向において、互いに離間して複数設けられている。また、コンタクト領域２３は、Ｙ方向において、エミッタ領域１７の間に位置するように、設けられている。エミッタ領域１７と同様に、Ｙ方向に延びるｐベース領域１５上に、コンタクト領域２３は、Ｙ方向において互いに離間して複数設けられている。
コンタクト領域２３は、本実施形態に必須ではないが、第２導電形のキャリア（正孔）を効率的に排出するためには、設けられていることが好ましい。
ゲート電極２５は、第１絶縁膜２７を介して、ｎベース領域１１、ｐベース領域１５、およびエミッタ領域１７と対向している。
電極２９は、第２絶縁膜３１を介して、ｎベース領域１１、ｐベース領域１５、およびエミッタ領域１７と対向している。
ゲート電極２５と電極２９は、Ｘ方向において交互に設けられている。隣接するゲート電極２５と電極２９の間には、ｎベース領域１１の一部、ｐベース領域１５、およびエミッタ領域１７の少なくとも一部が設けられている。
ゲート電極２５および電極２９は、例えば、トレンチ内に電極材料を埋め込むことで形成される。ゲート電極２５の材料および電極２９の材料として、例えば、ポリシリコンを用いることが可能である。第１絶縁膜２７の材料および第２絶縁膜の材料として、例えば、酸化シリコンを用いることが可能である。
ゲート電極２５は、第１絶縁膜２７を介して第２領域１１ｂに隣接している。すなわち、第１領域１１ａとゲート電極２５との間のＸ方向における距離は、第２領域１１ｂとゲート電極２５との間のＸ方向における距離よりも大きい。このため、ゲート電極２５と電極２９の間の領域において、ゲート電極２５近傍のｎベース領域（第２領域１１ｂ）の第１導電形不純物濃度は、電極２９近傍のｎベース領域（第１領域１１ａ）の第１導電形不純物濃度よりも高くなっている。
電極２９は、第２絶縁膜３１を介して第１領域１１ａに隣接している。すなわち、第２領域１１ｂと電極２９との間のＸ方向における距離は、第１領域１１ａと電極２９との間のＸ方向における距離よりも大きい。
ゲート電極２５へ電圧を印加することで、ｐベース領域１５の第１絶縁膜２７近傍の領域に、第１導電形のキャリア（電子）に対するチャネル（反転層）が形成される。電極２９は、例えばエミッタ電極と接続され、グランド電位に接続される。電極２９は、グランド電位に接続された際に、フィールドプレート電極として機能しうる。
各半導体領域の不純物濃度を、以下に例示する。なお、各不純物濃度の値は、第１導電形の不純物と第２導電形の不純物とが互いに補償された後の、各導電形の不純物濃度を表す。
ｎベース領域１１の第２領域１１ｂの不純物濃度は、１．０×１０１６〜１．０×１０１８ａｔｏｍ／ｃｍ３である。
ｎベース領域１１の第３領域１１ｃにおける不純物濃度は、１．０×１０１３〜１．０×１０１４ａｔｏｍ／ｃｍ３である。
第１領域１１ａの不純物濃度は、第２領域１１ｂの不純物濃度より低く、第３領域１１ｃにおける不純物濃度よりも高い。
ｐベース領域１５の不純物濃度は、１．０×１０１６〜１．０×１０１８ａｔｏｍ／ｃｍ３である。
ｐベース領域１５の不純物濃度は、第３領域１１ｃよりも高い。
エミッタ領域１７の不純物濃度は、１．０×１０１８〜１．０×１０２０ａｔｏｍ／ｃｍ３である。
コンタクト領域２３の不純物濃度は、１．０×１０１８〜１．０×１０２０ａｔｏｍ／ｃｍ３である。
エミッタ領域１７およびコンタクト領域２３の不純物濃度は、第３領域１１ｃ、第２領域１１ｂ、およびｐベース領域１５のいずれの不純物濃度よりも高い。
半導体装置１００をオン動作させた際、正孔は、コレクタ電極からエミッタ電極に向かう方向へゲート電極２５と電極２９との間の領域を流れる。
第１領域１１ａと第２領域１１ｂとを設けると、ゲート電極２５と電極２９との間の領域を流れる際に、正孔の多くは、第１導電形の不純物濃度が低い第１領域１１ａを通過する。このため、ゲート電極２５の近傍における正孔の密度を下げ、ゲート電極２５に誘起される負電荷を低減させることができる。
また、第１導電形の不純物濃度が高い第２領域１１ｂを設けることで、第２領域１１ｂが設けられていない場合に比べてｎベース領域１１におけるキャリア蓄積量が増大する。このため、ＩＥ（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｄ）効果を高め、半導体装置１００のオン電圧を低減することが可能となる。
さらに、第４領域１５ｂとゲート電極２５との間の距離を、第３領域１５ａとゲート電極２５との間の距離よりも大きくすることで、より多くの正孔がゲート電極２５から離れた位置（第４領域１５ｂ）を通過する。
このとき、第２領域１１ｂよりも正孔が通過しやすい第１領域１１ａの直上に、第４領域１５ｂを設けることで、より多くの正孔が、ゲート電極２５から離れた位置を通過する。
また、第２領域１１ｂの一部を、第４領域１５ｂの一部と、第２方向において同じ位置に設けることで、第２領域１１ｂの一部と第４領域１５ｂの一部とが同じ深さに設けられていない場合に比べて、ゲート電極２５の近くを通過する正孔の数を低減することが可能となる。
上述した構成を採用することにより、第１導電型の半導体領域と第２導電形の半導体領域との界面を、より第２領域１１ｂに近づけることができる。この結果、第１領域１１ａを通過した正孔が、第２領域１１ｂと第３領域１５ａとの間の領域に拡散することを抑制できるためである。
ここで、第２領域１１ｂが、ゲート電極２５と電極２９との間の半導体領域に、一様に存在する場合を考える。正孔に対して、第２領域１１ｂは、ゲート電極２５と電極２９との間に一様に存在するポテンシャル障壁として機能する。この結果、正孔は、第１絶縁膜２７近傍に形成されたチャネルを流れる電子に引き寄せられ、第１絶縁膜２７近傍を流れてｎベース領域１１を通過する。そのため、第１絶縁膜２７近傍の正孔の密度が増大し、ゲート電極２５に多量の負電荷が誘起される。
これに対して、本実施形態では、第１領域と、第１領域よりも高い第１導電形の不純物濃度を有する第２領域１１ｂと、を設けることで、正孔が第１絶縁膜２７の近傍を通過することを抑制でき、ゲート電極２５に誘起される負電荷が低減される。
（第２の実施形態）
図３は、第２の実施形態に係る半導体装置２００の一部の斜視断面図である。
本実施形態と第１の実施形態との差異点は、ｐベース領域１５の第４領域１５ｂにある。
半導体装置２００において、半導体装置１００と同様に、ｐベース領域１５は、第３領域１５ａと、第４領域１５ｂと、を含む。ただし、第４領域１５ｂの第２導電形の不純物濃度は、第３領域１５ａの第２導電形の不純物濃度よりも高い。第４領域１５ｂは、第３領域１５ａよりもコレクタ領域１９側に延びている。第４領域１５ｂの第２導電形の不純物濃度は、例えば、１．０×１０１６〜１．０×１０１８ａｔｏｍ／ｃｍ３である。
第４領域１５ｂとゲート電極２５との間の距離は、第３領域１５ａとゲート電極２５との間の距離よりも大きい。すなわち、ｐベース領域１５内部において、ゲート電極２５近傍には第３領域１５ａが位置し、電極２９近傍には第４領域１５ｂが位置している。
正孔に対して、第４領域１５ｂのポテンシャル障壁は、第３領域１５ａのポテンシャル障壁よりも低い。このため、第４領域１５ｂとゲート電極２５との間の距離が、第３領域１５ａとゲート電極２５との間の距離よりも大きいことで、より多くの正孔が、ゲート電極２５から離れた位置（第４領域１５ｂ）を通過する。
本実施形態によれば、第１の実施形態に比べて、より多くの正孔が、ゲート電極２５から離れた領域を通過する。この結果、第１絶縁膜２７近傍における正孔の密度がより一層低下し、ゲート電極２５に誘起される負電荷が低減される。
（第３の実施形態）
図４は、第３の実施形態に係る半導体装置３００の一部の斜視断面図である。
本実施形態では、電極２９が、ゲート電極２５の間に設けられていない。すなわち、ゲート電極２５同士が、Ｙ方向において、互いに隣り合って設けられている。
ｎベース領域１１は、隣り合うゲート電極２５の間の領域において、第１領域１１ａと、第２領域１１ｂと、第５領域１１ｅと、を含む。
第１領域１１ａは、第２領域１１ｂと第５領域１１ｅの間に設けられている。
第２領域１１ｂの第１導電形の不純物濃度は、第１領域１１ａにおける第１導電形の不純物濃度よりも高い。
第５領域１１ｅの第１導電形の不純物濃度は、第１領域１１ａにおける第１導電形の不純物濃度よりも高い。第５領域は、第１絶縁膜２７に隣接している。
第２領域１１ｂと第２領域１１ｂに隣接するゲート電極２５（第１ゲート電極）との間の距離は、第１領域１１ａと第２領域１１ｂに隣接するゲート電極２５との間の距離よりも、小さい。すなわち、第１領域１１ａは、第２領域１１ｂよりも第１絶縁膜２７から離れている。
第５領域１１ｅと第５領域１１ｅに隣接するゲート電極２５（第２ゲート電極）との間の距離は、第１領域１１ａと第５領域１１ｅに隣接するゲート電極２５との間の距離よりも、小さい。すなわち、第１領域１１ａは、第５領域１１ｅよりも第１絶縁膜２７から離れている。
ｐベース領域１５は、第３領域１５ａと、第４領域１５ｂと、第６領域１５ｃと、を含む。
第４領域１５ｂは、第３領域１５ａと第６領域１５ｃの間に設けられている。
第４領域１５ｂの第２導電形の不純物濃度は、例えば、第３領域１５ａの第２導電形の不純物濃度と等しい。また、第４領域１５ｂの第２導電形の不純物濃度は、例えば、第６領域１５ｃの第２導電形の不純物濃度と等しい。第４領域１５ｂは、第３領域１５ａおよび第６領域１５ｃよりもコレクタ領域１９側に延びている。
第６領域１５ｃは、Ｚ方向において、第５領域１１ｅと隣接している。
第３領域１５ａに隣接するゲート電極２５（第１ゲート電極）と第４領域１５ｂとの間の距離は、第３領域１５ａに隣接するゲート電極２５と第３領域１５ａとの間の距離よりも、大きい。すなわち、第４領域１５ｂは、第３領域１５ａよりも第１絶縁膜２７から離れている。
第６領域１５ｃに隣り合うゲート電極２５（第２ゲート電極）と第４領域１５ｂとの間の距離は、第６領域１５ｃに隣り合うゲート電極２５と第６領域１５ｃとの間の距離よりも、大きい。すなわち、第４領域１５ｂは、第６領域１５ｃよりも第１絶縁膜２７から離れている。
第３領域１５ａの少なくとも一部は、第２領域１１ｂの直上に位置している。換言すると、第３領域１５ａの少なくとも一部は、Ｚ方向において、第２領域１１ｂと並んでいる。他の表現によると、第３領域１５ａの少なくとも一部のＸ方向における位置は、第２領域１１ｂのＸ方向における位置と同じである。
第４領域１５ｂの少なくとも一部は、第１領域１１ａの直上に位置している。換言すると、第４領域１５ｂの少なくとも一部は、Ｚ方向において、第１領域１１ａと並んでいる。他の表現によると、第４領域１５ｂの少なくとも一部のＸ方向における位置は、第１領域１１ａのＸ方向における位置と同じである。
第６領域１５ｃの少なくとも一部は、第５領域１１ｅの直上に位置している。換言すると、第６領域１５ｃの少なくとも一部は、Ｚ方向において、第５領域１１ｅと並んでいる。他の表現によると、第６領域１５ｃの少なくとも一部のＸ方向における位置は、第５領域１１ｅのＸ方向における位置と同じである。
こうすると、正孔が互いに隣り合うゲート電極２５の間を流れる際に、正孔の多くは、ゲート電極２５から離れた第１領域１１ａおよび第４領域１５ｂを通過する。
本実施形態においても、第１絶縁膜２７近傍における正孔の密度が低下するため、ゲート電極２５に誘起される負電荷が低減される。
（第４の実施形態）
図５は、第４の実施形態に係る半導体装置４００の一部の斜視断面図である。
本実施形態と第３の実施形態との差異点は、ｐベース領域１５の第４領域１５ｂにある。
半導体装置３００において、半導体装置２００と同様に、ｐベース領域１５は、第３領域１５ａと、第４領域１５ｂと、第６領域１５ｃと、を含む。
ただし、第４領域１５ｂの第２導電形の不純物濃度は、第３領域１５ａの第２導電形の不純物濃度よりも高い。また、第４領域１５ｂの第２導電形の不純物濃度は、第６領域１５ｃの第２導電形の不純物濃度よりも高い。第４領域１５ｂの第２導電形の不純物濃度は、例えば、１．０×１０１６〜１．０×１０１８ａｔｏｍ／ｃｍ３である。
その他の、第４領域１５ｂと、第３領域１５ａおよび第６領域１５ｃと、の間の関係は、第３の実施形態と同様である。
また、ゲート電極２５と、第３領域１５ａ、第４領域１５ｂおよび第６領域１５ｃと、の間の関係も、第３の実施形態と同様である。
正孔に対して、第４領域１５ｂのポテンシャル障壁は、第３領域１５ａおよび第６領域１５ｃのポテンシャル障壁よりもが低い。
第４領域１５ｂとゲート電極２５との間の距離が、第３領域１５ａと第３領域１５ａに隣接するゲート電極２５との間の距離よりも大きいことで、より多くの正孔が、第３領域１５ａに隣接するゲート電極２５から離れた位置を通過する。
また、第４領域１５ｂとゲート電極２５との間の距離が、第６領域１５ｃと第６領域１５ｃに隣接するゲート電極２５との間の距離よりも大きいことで、より多くの正孔が、第６領域１５ｃに隣接するゲート電極２５から離れた位置を通過する。
すなわち、より多くの正孔が、第３領域１５ａに隣接するゲート電極２５と、第６領域１５ｃに隣接するゲート電極２５の、双方のゲート電極２５から離れた位置を通過する。
本実施形態によれば、第３の実施形態に比べて、より多くの正孔が、ゲート電極２５から離れた第１領域１１ａおよび第４領域１５ｂを通過する。この結果、第１絶縁膜２７近傍における正孔の密度がより一層低下するため、ゲート電極２５に誘起される負電荷が低減される。
（第５の実施形態）
図６は、第５の実施形態に係る半導体装置５００の一部の斜視断面図である。
本実施形態では、ｎベース領域１１は、第１領域１１ａと、第２領域１１ｂと、を含む。第２領域１１ｂは、第１領域１１ａよりも第１導電形の不純物濃度が高い。第２領域１１ｂは、ｎベース領域１１において、第１実施形態と比べて、ｎベース領域１１とｐベース領域１５との界面から離れた位置に設けられている。
第１実施形態では、第１領域１１ａの直上におけるｎベース領域１１とｐベース領域１５との界面のＺ方向の位置は、第２領域１１ｂの直上におけるｎベース領域１１とｐベース領域１５との界面のＺ方向の位置と、異なっていた。
これに対して、本実施形態では、第１領域１１ａの直上におけるｎベース領域１１とｐベース領域１５との界面のＺ方向の位置は、第２領域１１ｂの直上におけるｎベース領域１１とｐベース領域１５との界面のＺ方向の位置と、ほぼ同じである。
第２領域１１ｂは、ｐベース領域１５の下端が形成される位置よりも深い位置に不純物を注入することで形成される。このため、第２領域１１ｂを形成する際の、ｐベース領域１５に対する第１導電形の不純物の拡散による影響が、第１実施形態における、第２領域１１ｂを形成する際の、ｐベース領域１５に対する第１導電形の不純物の拡散による影響よりも小さい。
第１領域１１ａを形成する際に、ｐベース領域１５の下端よりも深い位置に不純物を注入することで、その後の熱処理により第１領域１１ａを形成する際に、ｐベース領域１５に拡散する第１導電形の不純物の量が低減される。このため、チャネル形成領域でもあるｐベース領域１５において、補償される第１導電形の不純物量が小さくなる。この結果、本実施形態によれば、他の実施形態と同様に、第１絶縁膜２７近傍における正孔の密度を低下させつつ、各処理基板ごとのｐベース領域１５における不純物濃度のばらつきを抑制することが可能となる。
（第６の実施形態）
図７は、第６の実施形態に係る半導体装置６００の一部の斜視断面図である。
図７（ａ）と（ｂ）とは互いに異なる位置の断面を表したものである。
本実施形態は、第１の実施形態と比較して、第２領域１１ｂが、コンタクト領域２３直下の領域の少なくとも一部に設けられていない点で異なる。すなわち、ｎベース領域１１のうち、Ｚ方向においてコンタクト領域２３と並ぶ領域の少なくとも一部において、第２領域１１ｂが設けられていない。他の表現によると、Ｚ方向における第２領域１１ｂが存在する位置において、第１導電形の不純物濃度が高い領域、および第１導電形の不純物濃度が低い領域が、Ｙ方向に交互に設けられている。
本実施形態では、ｎベース領域１１のうち、正孔が排出されるコンタクト領域２３直下の領域の第１導電形の不純物濃度が、ｎベース領域１１のうち、エミッタ領域１７直下の領域の第１導電形の不純物濃度よりも低い。このため、第１実施形態に比べて、正孔がより効率的にｎベース領域１１から排出される。従って、第１実施形態に比べて、第１絶縁膜２７近傍に蓄積される正孔の密度がより一層低減し、ゲート電極２５に誘起される負電荷がさらに低減される。
図８は第１実施形態に係る半導体装置のシミュレーション結果である。
図８は、ゲート電極２５と電極２９との間の領域における、第１各導電形の不純物濃度の分布を示している。各領域における不純物濃度は、第１導電形の不純物と第２導電形の不純物とが互いに補償された後の、第１各導電形の不純物濃度を示している。
図８のグレースケールで示した分布において、中間色（灰色）よりも白い（淡い）ほど、第１導電形の不純物濃度が高く、色の領域は、第１導電形の半導体領域を示しており、より色が白い領域ほど第１導電形の不純物濃度が高いことを示している。また、図８において、中間色（灰色）よりも黒い（濃い）ほど、第１導電形の不純物濃度が高いことを示している。
なお、図８において、第２導電形の半導体領域は、その濃度に関わらず、全て黒色で表されている。色の領域は、第２導電形の半導体領域を示しており、より色が黒い領域ほど第２導電形の不純物濃度が高いことを示している。
図８のスケールに示されている数値の単位はａｔｏｍ／ｃｍ３である。
このシミュレーション結果から、ゲート電極２５と電極２９との間の領域において、ゲート電極２５から電極２９に向かう方向（Ｘ方向）に、第１導電形の不純物濃度の勾配が形成されていることがわかる。そして、第１導電形の不純物濃度が高い領域とゲート電極２５との間の距離が、この領域よりも第１導電形の不純物濃度が低い領域とゲート電極２５との間の距離より、小さいことがわかる。
また、ゲート電極２５と電極２９との間の領域において、ゲート電極２５から電極２９に近づくにつれて、ｐベース領域１５の深さが深くなっていることがわかる。すなわち、ｐベース領域１５は、コレクタ領域１９側に延びた領域を含み、その領域が、ゲート電極２５から離れた位置に存在していることがわかる。
上述した、各実施形態で述べた、各半導体領域における不純物濃度の相対的な高低については、例えば、ＳＣＭ（走査型静電容量顕微鏡）を用いて確認することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１１…ｎベース領域 １５…ｐベース領域 １７…エミッタ領域 １９…コレクタ領域 ２３…コンタクト領域 ２５…ゲート電極 ２７…第１絶縁膜 ２９…電極 ３１…第２絶縁膜
図８は第１実施形態に係る半導体装置のシミュレーション結果である。
図８は、ゲート電極２５と電極２９との間の領域における、第１導電形の不純物濃度の分布を示している。各領域における不純物濃度は、第１導電形の不純物と第２導電形の不純物とが互いに補償された後の、第１導導電形の不純物濃度を示している。
図８のグレースケールで示した分布において、白い（淡い）ほど、第１導電形の不純物濃度が高いことを示している。
なお、図８において、第２導電形の半導体領域は、その濃度に関わらず、全て黒色で表されている。
図８のスケールに示されている数値の単位はａｔｏｍ／ｃｍ３である。

Claims (7)

  1. 第２導電形の第１半導体領域と、
    前記第１半導体領域上に設けられた第１導電形の第２半導体領域と、
    前記第２半導体領域上に設けられた第２導電形の第３半導体領域と、
    前記第３半導体領域上に設けられた第１導電形の第４半導体領域と、
    前記第２半導体領域、前記第３半導体領域、および前記第４半導体領域に、第１絶縁膜を介して設けられたゲート電極と、
    前記第２半導体領域において、前記第３半導体領域および前記第１絶縁膜に隣接する第１領域と、前記第１領域および第３半導体領域に隣接し、前記第１領域よりも前記第１絶縁膜から離れた、前記第１領域の第１導電形の不純物濃度よりも第１導電形の不純物濃度が低い第２領域と、
    を備えた半導体装置。
  2. 前記第３半導体領域は、前記第１絶縁膜および前記第１領域に隣接する第３領域と、前記第２領域および前記第３領域に隣接し、前記第３領域よりも前記第１絶縁膜から離れた第４領域と、を含み、
    前記第１領域および前記第３領域の界面と、前記第１半導体領域と、の間の距離は、前記第２領域および前記第４領域の界面と、前記第１半導体領域と、の間の距離よりも大きい請求項１記載の半導体装置。
  3. 前記第４領域は、前記第３領域の第２導電形の不純物濃度よりも高い、第２導電形の不純物濃度を有する請求項２記載の半導体装置。
  4. 前記第２半導体領域、前記第３半導体領域、および前記第４半導体領域に、第２絶縁膜を介して設けられた電極をさらに備え、
    前記第２領域は前記第２絶縁膜と隣接しており、前記第１領域は、前記第２領域よりも前記第２絶縁膜から離れた請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記第２半導体領域、前記第３半導体領域、および前記第４半導体領域に、第２絶縁膜を介して設けられた第２ゲート電極と、
    前記第２半導体領域において、前記第３半導体領域および前記第２絶縁膜に隣接し、前記第２領域の第１導電形の不純物濃度よりも高い第１導電形の不純物濃度を有する第５領域と、をさらに備え、
    前記第２領域は、前記第５領域よりも前記第２絶縁膜から離れた請求項１〜３のいずれか１つに記載の半導体装置。
  6. 前記第２領域の一部と前記第４領域の一部は、前記第１半導体領域から前記第２半導体領域に向かう第１方向において、同じ位置に設けられた請求項２〜５のいずれか１つに記載の半導体装置。
  7. 前記第３半導体領域上に選択的に設けられた第２導電形の第５半導体領域をさらに備え、
    前記第２半導体領域のうち、前記第１半導体領域から前記第２半導体領域に向かう第１方向において前記第５半導体領域と並ぶ領域の少なくとも一部に、前記第２領域が設けられていない請求項１〜６のいずれか１つに記載の半導体装置。
JP2014173984A 2014-08-28 2014-08-28 半導体装置 Pending JP2016048770A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014173984A JP2016048770A (ja) 2014-08-28 2014-08-28 半導体装置
KR1020150007823A KR20160026623A (ko) 2014-08-28 2015-01-16 반도체 장치
US14/637,192 US20160064536A1 (en) 2014-08-28 2015-03-03 Semiconductor device
TW104106900A TW201608720A (zh) 2014-08-28 2015-03-04 半導體裝置
CN201510096751.2A CN105374866A (zh) 2014-08-28 2015-03-04 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014173984A JP2016048770A (ja) 2014-08-28 2014-08-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2016048770A true JP2016048770A (ja) 2016-04-07

Family

ID=55376869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014173984A Pending JP2016048770A (ja) 2014-08-28 2014-08-28 半導体装置

Country Status (5)

Country Link
US (1) US20160064536A1 (ja)
JP (1) JP2016048770A (ja)
KR (1) KR20160026623A (ja)
CN (1) CN105374866A (ja)
TW (1) TW201608720A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018147466A1 (ja) * 2017-02-13 2019-06-27 富士電機株式会社 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6995722B2 (ja) * 2018-09-19 2022-01-17 株式会社東芝 半導体装置
USD916747S1 (en) 2019-05-07 2021-04-20 Samsung Electronics Co., Ltd. Display screen or portion thereof with graphical user interface
CN111959738B (zh) * 2020-07-31 2022-06-07 天津大学 一种基于桨距调制技术的全向推进器
CN116264244A (zh) * 2021-12-15 2023-06-16 苏州东微半导体股份有限公司 Igbt器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4575713B2 (ja) * 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
JP5533202B2 (ja) * 2010-04-30 2014-06-25 三菱電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP5729331B2 (ja) * 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018147466A1 (ja) * 2017-02-13 2019-06-27 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20160064536A1 (en) 2016-03-03
KR20160026623A (ko) 2016-03-09
TW201608720A (zh) 2016-03-01
CN105374866A (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
JP5641131B2 (ja) 半導体装置およびその製造方法
JP5537359B2 (ja) 半導体装置
JP5480084B2 (ja) 半導体装置
JP2007173418A (ja) 半導体装置
JP2013258333A (ja) 電力用半導体装置
KR102246570B1 (ko) 전력 반도체 장치
JP5833277B1 (ja) 半導体装置
JP2016048770A (ja) 半導体装置
WO2016009736A1 (ja) スイッチング素子
CN105097905B (zh) 绝缘栅双极晶体管
JP2012089822A (ja) 半導体装置
JP2015056482A (ja) 半導体装置
US20170033207A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2015162610A (ja) 半導体装置
JP2014509453A (ja) パワー半導体デバイス
CN103681785A (zh) 半导体装置
JP2018049866A (ja) 半導体装置
US20160079350A1 (en) Semiconductor device and manufacturing method thereof
JP2014187200A (ja) 半導体装置の製造方法
JP2020043101A (ja) 半導体装置
JP4443884B2 (ja) 半導体装置
KR20160016520A (ko) 반도체 장치
JP2014195089A (ja) 半導体装置
JP7405230B2 (ja) スイッチング素子
JP6455169B2 (ja) 半導体装置