CN105374866A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105374866A
CN105374866A CN201510096751.2A CN201510096751A CN105374866A CN 105374866 A CN105374866 A CN 105374866A CN 201510096751 A CN201510096751 A CN 201510096751A CN 105374866 A CN105374866 A CN 105374866A
Authority
CN
China
Prior art keywords
region
semiconductor regions
area
conductivity type
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510096751.2A
Other languages
English (en)
Inventor
田中文悟
末代知子
押野雄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105374866A publication Critical patent/CN105374866A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Abstract

实施方式的半导体装置包括：第二导电型的第一半导体区域、第一导电型的第二半导体区域、第二导电型的第三半导体区域、第一导电型的第四半导体区域、第一栅极电极、第一区域、以及第二区域。第一栅极电极隔着第一绝缘膜而设置在第二半导体区域、第三半导体区域、以及第四半导体区域。第一区域设置在第二半导体区域中的第一半导体区域与第三半导体区域之间。第二区域设置在第二半导体区域中的第一区域与第一栅极电极之间。第二区域的第一导电型的载流子密度低于第一区域的第一导电型的载流子密度。

Description

半导体装置
[相关申请案]
本申请案以日本专利申请案2014-173984号(申请案日：2014年8月28日)为基础申请案并享受其优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置。
背景技术
作为开关元件，例如使用绝缘栅双极晶体管(InsulatedGateBipolarTransistor，以下称为IGBT)等半导体装置。
在IGBT中，较理想的是因存在于半导体区域的载流子而在栅极电极中诱发的负电荷较小。如果诱发的负电荷成为一定量以上，那么随着栅极电压的上升，负电荷会比正电荷更多地储存在栅极中，即产生所谓负性电容。如果在栅极电极中产生负性电容，那么有可能发生栅极电压的振荡或破坏耐量的降低。
发明内容
本发明的实施方式提供一种可减少在栅极电极中诱发的负电荷的半导体装置。
实施方式的半导体装置包括：第二导电型的第一半导体区域、第一导电型的第二半导体区域、第二导电型的第三半导体区域、第一导电型的第四半导体区域、第一栅极电极、第一区域、以及第二区域。
第二半导体区域设置在第一半导体区域上。
第三半导体区域设置在第二半导体区域上。
第四半导体区域设置在第三半导体区域上。
第一栅极电极隔着第一绝缘膜而设置在第二半导体区域、第三半导体区域、以及第四半导体区域。
第一区域设置在第二半导体区域中的第一半导体区域与第三半导体区域之间。
第二区域设置在第二半导体区域中的第一区域与第一栅极电极之间。第二区域的第一导电型的载流子密度低于第一区域的第一导电型的载流子密度。
附图说明
图1是第一实施方式的半导体装置的一部分的俯视图。
图2(a)及(b)是第一实施方式的半导体装置的一部分的立体剖视图。
图3是第二实施方式的半导体装置的一部分的立体剖视图。
图4是第三实施方式的半导体装置的一部分的立体剖视图。
图5是第四实施方式的半导体装置的一部分的立体剖视图。
图6是第五实施方式的半导体装置的一部分的立体剖视图。
图7(a)及(b)是第六实施方式的半导体装置的一部分的立体剖视图。
图8是表示第一实施方式的半导体装置的模拟结果的图表图。
具体实施方式
以下，一边参照附图，一边对本发明的各实施方式进行说明。
此外，附图是模式性或概念性的，各部分的厚度与宽度的关系、部分间的大小的比例等未必与实物相同。另外，即便在表示相同部分的情况下，也存在彼此的尺寸或比例根据附图而不同地表现的情况。
此外，在本案说明书与各图中，关于已出现过的图，对与所述相同的要素标注同一符号并适当省略详细说明。
(第一实施方式)
图1是第一实施方式的半导体装置的一部分的俯视图。
图2(a)是包含图1中的A-A′剖面的立体剖视图，图2(b)是包含图1中的B-B′剖面的立体剖视图。
在本实施方式中，对第一导电型为n型，且第二导电型为p型的情况进行说明。但，也可将第一导电型设为p型，将第二导电型设为n型。
半导体装置100例如为IGBT。半导体装置100具有第二导电型的第一半导体区域、第一导电型的第二半导体区域、第二导电型的第三半导体区域、第一导电型的第四半导体区域、第二导电型的第五半导体区域、及第一栅极电极。
第一半导体区域例如为集极区域19。第二半导体区域例如为n基极区域11。第三半导体区域例如为p基极区域15。第四半导体区域例如为发射极区域17。第五半导体区域例如为接触区域23。
在以下的各实施方式的说明中，将从集极区域19朝向n基极区域11的方向设为第一方向。将相对于第一方向正交的方向设为第二方向。将相对于第一方向及第二方向正交的方向设为第三方向。
第一方向例如为图1所示的Z方向。第二方向例如为图1所示的X方向。第三方向例如为图1所示的Y方向。
集极区域19与未图示的集电极相接。
n基极区域11设置在集极区域19上。
n基极区域11包含第一区域11a、第二区域11b、及第三区域11c。
第一区域11a及第二区域11b设置在集极区域19与p基极区域15之间。第二区域设置在第一区域11a与栅极电极25之间。第三区域11c的一部分设置在集极区域19与p基极区域15之间。第三区域11c的另一部分设置在集极区域19与栅极电极25之间，且第三区域11c的进而另一部分设置在集极区域19与电极29之间。
第一区域11a的第一导电型的杂质浓度高于第三区域11c的第一导电型的杂质浓度。第一区域11a在Z方向上与p基极区域15相邻。
第二区域11b的第一导电型的杂质浓度高于第一区域11a的第一导电型的杂质浓度。第二区域11b在X方向上与第一区域11a相邻。第二区域11b在Z方向上与p基极区域15相邻。
第一区域11a与第二区域11b位于n基极区域11的p基极区域15侧。即，第一区域11a与p基极区域15之间的距离小于第三区域11c与p基极区域15之间的距离。另外，第二区域11b与p基极区域15之间的距离小于第三区域11c与p基极区域15之间的距离。
第三区域11c位于n基极区域11的集极区域19侧。
第一区域11a及第二区域11b沿Y方向延伸。第一区域11a及第二区域11b设置在n基极区域11中发射极区域17的正下方的区域、与接触区域23的正下方的区域的两个区域。
n基极区域11也可以在与集极区域19的界面附近，包含第四区域11d。第四区域11d的第一导电型的杂质浓度低于第三区域11c的第一导电型的杂质浓度。第四区域11d可作为缓冲区域而发挥功能。
p基极区域15设置在n基极区域11上。在图1所示的例中，p基极区域15选择性地设置在n基极区域11上。p基极区域15沿Y方向延伸。另外，p基极区域15在X方向上设置着多个。
p基极区域15包含第三区域15a、及第四区域15b。第三区域15a设置在第四区域15b与栅极电极25之间。
第三区域15a在Z方向上与第二区域11b相邻。第三区域15a在X方向上与第四区域15b相邻。
第四区域15b在Z方向上与第一区域11a相邻。第四区域15b的第一导电型的杂质浓度例如与第三区域15a的第一导电型的杂质浓度相等。第四区域15b比第三区域15a更向集极区域19侧延伸。即，第二区域11b和第三区域15a的界面与集极区域19之间的距离大于第一区域11a和第四区域15b的界面与集极区域19之间的距离。换言之，第一界面与集极区域19之间的距离小于第二界面与集极区域19之间的距离，该第一界面是n基极区域11与p基极区域15的界面中位于第一区域11a和第四区域15b之间的界面，该第二界面是n基极区域11与p基极区域15的界面中位于第二区域11b和第三区域15a之间的界面。
第四区域15b的至少一部分设置在第一区域11a的正上方。换言之，第四区域15b的至少一部分在Z方向上与第一区域11a并列。换言之，第四区域15b的至少一部分在X方向上的位置与第一区域11a在X方向上的位置相同。
第二区域11b的一部分与第四区域15b的一部分设置在相同深度。换言之，第二区域11b的一部分在Z方向上的位置与第四区域15b的一部分在Z方向上的位置相同。即，第二区域11b的一部分与第四区域15b的一部分在Y方向上设置在相同位置，该Y方向是与X方向正交、且从n基极区域11朝向p基极区域15的方向。换言之，第二区域11b的一部分在X方向上与第四区域15b的一部分并列。
发射极区域17选择性地设置在p基极区域15上。如图1所示，发射极区域在X方向与Y方向上，相互分开地设置着多个。即，在沿Y方向延伸的p基极区域15上，发射极区域17是在Y方向上相互分开地设置着多个。
在发射极区域17上，设置着未图示的发射电极。发射极区域17与发射电极相接。
接触区域23选择性地设置在p基极区域15上。接触区域23在X方向与Y方向上，相互分开地设置着多个。另外，接触区域23在Y方向上是以位于发射极区域17之间的方式设置。与发射极区域17同样地，在沿Y方向延伸的p基极区域15上，接触区域23在Y方向上相互分开地设置着多个。
接触区域23在本实施方式中并非必需，但为了有效率地排出第二导电型的载流子(电子空穴)，优选设置着接触区域23。
栅极电极25是隔着第一绝缘膜27而与n基极区域11、p基极区域15、及发射极区域17对向。
电极29是隔着第二绝缘膜31而与n基极区域11、p基极区域15、及发射极区域17对向。
栅极电极25与电极29是在X方向上交替地设置。在相邻的栅极电极25与电极29之间，设置着n基极区域11的一部分、p基极区域15、及发射极区域17的至少一部分。
栅极电极25及电极29例如是通过在沟槽内埋入电极材料而形成。作为栅极电极25的材料及电极29的材料，例如可使用多晶硅。作为第一绝缘膜27的材料及第二绝缘膜的材料，例如可使用氧化硅。
栅极电极25是隔着第一绝缘膜27而与第二区域11b相邻。即，第一区域11a与栅极电极25之间在X方向上的距离大于第二区域11b与栅极电极25之间在X方向上的距离。因此，在栅极电极25与电极29之间的区域，栅极电极25附近的n基极区域(第二区域11b)的第一导电型杂质浓度高于电极29附近的n基极区域(第一区域11a)的第一导电型杂质浓度。
电极29是隔着第二绝缘膜31而与第一区域11a相邻。即，第二区域11b与电极29之间在X方向上的距离大于第一区域11a与电极29之间在X方向上的距离。
通过对栅极电极25施加电压，而在p基极区域15的第一绝缘膜27附近的区域，形成相对于第一导电型的载流子(电子)的信道(反转层)。电极29例如与发射电极连接，且连接在接地电位。电极29在连接在接地电位时，可作为场板(fieldplate)电极而发挥功能。
将各半导体区域的杂质浓度例示于以下。此外，各杂质浓度的值表示第一导电型的杂质与第二导电型的杂质相互补偿后的各导电型的杂质浓度。
n基极区域11的第二区域11b的杂质浓度为1.0×1016～1.0×1018atom/cm3。
n基极区域11的第三区域11c中的杂质浓度为1.0×1013～1.0×1014atom/cm3。
第一区域11a的杂质浓度低于第二区域11b的杂质浓度，且高于第三区域11c中的杂质浓度。
p基极区域15的杂质浓度为1.0×1016～1.0×1018atom/cm3。
p基极区域15的杂质浓度高于第三区域11c。
发射极区域17的杂质浓度为1.0×1018～1.0×1020atom/cm3。
接触区域23的杂质浓度为1.0×1018～1.0×1020atom/cm3。
发射极区域17及接触区域23的杂质浓度高于第三区域11c、第二区域11b、及p基极区域15中任一区域的杂质浓度。
第一区域11a及第二区域11b例如是通过在形成n基极区域11后，进而对n基极区域11的一部分离子注入n型杂质而形成。p基极区域15例如是通过在形成n基极区域11、第一区域11a、及第二区域11b后，对n基极区域11的表面离子注入p型杂质而形成。发射极区域17例如是通过在形成p基极区域15后，对p基极区域15的表面的一部分离子注入n型杂质而形成。接触区域23例如是通过在形成发射极区域17后，对p基极区域15的表面的另一部分离子注入p型杂质而形成。栅极电极25例如是在形成n基极区域11、p基极区域15、发射极区域17、及接触区域23后而形成。在该情况下，形成贯通n基极区域11、p基极区域15、及发射极区域17的沟槽，并在该沟槽的内部堆积绝缘膜与金属膜，由此形成栅极电极25。栅极电极25也可在形成p基极区域15、发射极区域17、及接触区域23前形成。在该情况下，于在n基极区域11形成沟槽而形成栅极电极25后，形成p基极区域15、发射极区域17、及接触区域23。
在使半导体装置100进行导通动作时，电子空穴向从集电极朝向发射电极的方向在栅极电极25与电极29之间的区域中流动。
当设置第一区域11a与第二区域11b时，电子空穴的大多数于在栅极电极25与电极29之间的区域流动时，通过第一导电型的杂质浓度较低的第一区域11a。因此，可使栅极电极25附近的电子空穴的密度下降，从而使在栅极电极25中诱发的负电荷减少。
另外，通过设置第一导电型的杂质浓度较高的第二区域11b，而与未设置第二区域11b的情况相比，使n基极区域11中的载流子储存量增大。因此，可提高IE(InjectionEnhanced，注入增强)效果，从而可降低半导体装置100的导通电压。
进而，通过以第三区域15a位于第四区域15b与栅极电极25之间的方式设置第三区域15a及第四区域15b，而使更多电子空穴通过远离栅极电极25的位置(第四区域15b)。
此时，通过在电子空穴相比第二区域11b更易通过的第一区域11a的正上方，设置第四区域15b，而使更多电子空穴通过远离栅极电极25的位置。
另外，通过将第二区域11b的一部分及第四区域15b的一部分在第二方向上设置在相同位置，而与第二区域11b的一部分及第四区域15b的一部分未设置在相同深度的情况相比，可减少通过栅极电极25附近的电子空穴的数量。
通过采用所述构成，而可使第一导电型的半导体区域与第二导电型的半导体区域的界面更接近第二区域11b。原因在于结果为可抑制通过第一区域11a的电子空穴扩散到第二区域11b与第三区域15a之间的区域。
此处，考虑第二区域11b同样存在于栅极电极25与电极29之间的半导体区域的情况。对于电子空穴，第二区域11b作为同样存在于栅极电极25与电极29之间的势垒而发挥功能。其结果为，电子空穴被在形成在第一绝缘膜27附近的信道中流动的电子牵引，而在第一绝缘膜27附近流动从而通过n基极区域11。因此，第一绝缘膜27附近的电子空穴的密度增大，而在栅极电极25中大量负电荷被诱发。
与此相对，在本实施方式中，通过设置第一区域、及具有高于第一区域的第一导电型的杂质浓度的第二区域11b，而可抑制电子空穴通过第一绝缘膜27附近，从而减少在栅极电极25中诱发的负电荷。
(第二实施方式)
图3是第二实施方式的半导体装置200的一部分的立体剖视图。
本实施方式与第一实施方式的不同点在于p基极区域15的第四区域15b。
在半导体装置200中，与半导体装置100同样地，p基极区域15包含第三区域15a、及第四区域15b。但，第四区域15b的第二导电型的杂质浓度高于第三区域15a的第二导电型的杂质浓度。第四区域15b比第三区域15a更向集极区域19侧延伸。第四区域15b的第二导电型的杂质浓度例如为1.0×1016～1.0×1018atom/cm3。
第四区域15b与栅极电极25之间的距离大于第三区域15a与栅极电极25之间的距离。即，在p基极区域15内部，第三区域15a位于栅极电极25附近，且第四区域15b位于电极29附近。
对于电子空穴，第四区域15b的势垒低于第三区域15a的势垒。因此，通过使第四区域15b与栅极电极25之间的距离大于第三区域15a与栅极电极25之间的距离，而使更多电子空穴通过远离栅极电极25的位置(第四区域15b)。
根据本实施方式，与第一实施方式相比，使更多电子空穴通过远离栅极电极25的区域。结果为，使第一绝缘膜27附近的电子空穴的密度进一步降低，从而减少在栅极电极25中诱发的负电荷。
(第三实施方式)
图4是第三实施方式的半导体装置300的一部分的立体剖视图。
在本实施方式中，电极29未设置在栅极电极25之间。即，栅极电极25彼此是在Y方向上相邻地设置。
n基极区域11在相邻的栅极电极25之间的区域中，包含第一区域11a、第二区域11b、及第五区域11e。
第一区域11a设置在第二区域11b与第五区域11e之间。
第二区域11b的第一导电型的杂质浓度高于第一区域11a中的第一导电型的杂质浓度。
第五区域11e的第一导电型的杂质浓度高于第一区域11a中的第一导电型的杂质浓度。第五区域是相邻于第一绝缘膜27。
第二区域11b与相邻于第二区域11b的栅极电极25(第一栅极电极)之间的距离，小于第一区域11a与相邻于第二区域11b的栅极电极25之间的距离。即，第一区域11a比第二区域11b更远离第一绝缘膜27。
第五区域11e与相邻于第五区域11e的栅极电极25(第二栅极电极)之间的距离，小于第一区域11a与相邻于第五区域11e的栅极电极25之间的距离。即，第一区域11a比第五区域11e更远离第一绝缘膜27。
p基极区域15包含第三区域15a、第四区域15b、第六区域15c。
第四区域15b设置在第三区域15a与第六区域15c之间。
第四区域15b的第二导电型的杂质浓度例如与第三区域15a的第二导电型的杂质浓度相等。另外，第四区域15b的第二导电型的杂质浓度例如与第六区域15c的第二导电型的杂质浓度相等。第四区域15b比第三区域15a及第六区域15c更向集极区域19侧延伸。换言之，第一界面与集电极19之间的距离小于第三界面与集极区域19之间的距离，第三界面是n基极区域11与p基极区域15的界面中位于第五区域11e与第六区域15c之间的界面。第六区域15c在Z方向上与第五区域11e相邻。
相邻于第三区域15a的栅极电极25(第一栅极电极)与第四区域15b之间的距离，大于相邻于第三区域15a的栅极电极25与第三区域15a之间的距离。即，第四区域15b比第三区域15a更远离第一绝缘膜27。
与第六区域15c相邻的栅极电极25(第二栅极电极)与第四区域15b之间的距离，大于与第六区域15c相邻的栅极电极25与第六区域15c之间的距离。即，第四区域15b比第六区域15c更远离第一绝缘膜27。
第三区域15a的至少一部分位于第二区域11b的正上方。换言之，第三区域15a的至少一部分在Z方向上与第二区域11b并列。换言之，第三区域15a的至少一部分在X方向上的位置与第二区域11b在X方向上的位置相同。
第四区域15b的至少一部分位于第一区域11a的正上方。换言之，第四区域15b的至少一部分在Z方向上与第一区域11a并列。换言之，第四区域15b的至少一部分在X方向上的位置与第一区域11a在X方向上的位置相同。
第六区域15c的至少一部分位于第五区域11e的正上方。换言之，第六区域15c的至少一部分在Z方向上与第五区域11e并列。换言之，第六区域15c的至少一部分在X方向上的位置与第五区域11e在X方向上的位置相同。
这样一来，当电子空穴在彼此相邻的栅极电极25之间流动时，电子空穴的大多数通过远离栅极电极25的第一区域11a及第四区域15b。
在本实施方式中，也使第一绝缘膜27附近的电子空穴的密度降低，因此减少在栅极电极25中诱发的负电荷。
(第四实施方式)
图5是第四实施方式的半导体装置400的一部分的立体剖视图。
本实施方式与第三实施方式的不同点在于p基极区域15的第四区域15b。
在半导体装置300中，与半导体装置200同样地，p基极区域15包含第三区域15a、第四区域15b、及第六区域15c。
但，第四区域15b的第二导电型的杂质浓度高于第三区域15a的第二导电型的杂质浓度。另外，第四区域15b的第二导电型的杂质浓度高于第六区域15c的第二导电型的杂质浓度。第四区域15b的第二导电型的杂质浓度例如为1.0×1016～1.0×1018atom/cm3。
第四区域15b与第三区域15a及第六区域15c之间的其他关系与第三实施方式相同。
另外，栅极电极25与第三区域15a、第四区域15b及第六区域15c之间的关系也与第三实施方式相同。
对于电子空穴，第四区域15b的势垒低于第三区域15a及第六区域15c的势垒。
通过使第四区域15b与栅极电极25之间的距离大于第三区域15a与相邻于第三区域15a的栅极电极25之间的距离，而使更多电子空穴通过相邻于第三区域15a的远离栅极电极25的位置。
另外，通过使第四区域15b与栅极电极25之间的距离，大于第六区域15c与相邻于第六区域15c的栅极电极25之间的距离，而使更多电子空穴通过相邻于第六区域15c的远离栅极电极25的位置。
即，更多电子空穴通过远离相邻于第三区域15a的栅极电极25、与相邻于第六区域15c的栅极电极25的两栅极电极25的位置。
根据本实施方式，与第三实施方式相比，更多电子空穴通过远离栅极电极25的第一区域11a及第四区域15b。其结果为，第一绝缘膜27附近的电子空穴的密度进一步降低，因此减少在栅极电极25中诱发的负电荷。
(第五实施方式)
图6是第五实施方式的半导体装置500的一部分的立体剖视图。
在本实施方式中，n基极区域11包含第一区域11a、第二区域11b。第二区域11b与第一区域11a相比第一导电型的杂质浓度更高。第二区域11b在n基极区域11中，与第一实施方式相比，设置在远离n基极区域11与p基极区域15的界面的位置。
在第一实施方式中，第一区域11a的正上方的n基极区域11与p基极区域15的界面在Z方向上的位置，不同于第二区域11b的正上方的n基极区域11与p基极区域15的界面在Z方向上的位置。
与此相对，在本实施方式中，第一区域11a的正上方的n基极区域11与p基极区域15的界面在Z方向上的位置，与第二区域11b的正上方的n基极区域11与p基极区域15的界面在Z方向上的位置大致相同。
第二区域11b是通过在比形成p基极区域15的下端的位置更深的位置注入杂质而形成。因此，形成第二区域11b时，第一导电型的杂质扩散对p基极区域15的影响，小于第一实施方式中形成第二区域11b时第一导电型的杂质扩散对p基极区域15的影响。
在形成第一区域11a时，通过对比p基极区域15的下端更深的位置注入杂质，而在通过其后的热处理形成第一区域11a时减少扩散到p基极区域15的第一导电型的杂质的量。因此，在也作为信道形成区域的p基极区域15中，要补偿的第一导电型的杂质量变小。结果为，根据本实施方式，与其他实施方式同样地，可使第一绝缘膜27附近的电子空穴密度降低，并可抑制各处理衬底各者的p基极区域15中的杂质浓度的不均。
(第六实施方式)
图7(a)与(b)是第六实施方式的半导体装置600的一部分的立体剖视图。
图7(a)与(b)是表示互不相同的位置的剖面。
本实施方式与第一实施方式相比，不同点在于第二区域11b未设置在接触区域23正下方的区域的至少一部分。即，n基极区域11中，在于Z方向上与接触区域23并列的区域的至少一部分，未设置第二区域11b。换言之，在Z方向上存在第二区域11b的位置上，第一导电型的杂质浓度较高的区域、及第一导电型的杂质浓度较低的区域是在Y方向上交替地设置。
在本实施方式中，n基极区域11中，排出电子空穴的接触区域23正下方的区域的第一导电型的杂质浓度，低于n基极区域11中发射极区域17正下方的区域的第一导电型的杂质浓度。因此，与第一实施方式相比，更有效率地从n基极区域11排出电子空穴。因此，与第一实施方式相比，进一步降低在第一绝缘膜27附近储存的电子空穴的密度，从而进一步减少在栅极电极25中诱发的负电荷。
图8是第一实施方式的半导体装置的模拟结果。
图8表示栅极电极25与电极29之间的区域中的第一各导电型的杂质浓度的分布。各区域中的杂质浓度表示第一导电型的杂质与第二导电型的杂质相互补偿后的第一各导电型的杂质浓度。
在图8的灰度所表示的分布中，与中间色(灰色)相比越白(淡)，则第一导电型的杂质浓度越高，颜色的区域表示第一导电型的半导体区域，且表示颜色越白的区域第一导电型的杂质浓度越高。另外，在图8中，表示与中间色(灰色)相比越黑(浓)，则第一导电型的杂质浓度越高。
此外，在图8中，第二导电型的半导体区域与其浓度无关地，均以黑色表示。颜色的区域表示第二导电型的半导体区域，且表示颜色越黑的区域则第二导电型的杂质浓度越高。
图8的灰度所示的数值的单位为atom/cm3。
根据该模拟结果可知，在栅极电极25与电极29之间的区域中，在从栅极电极25朝向电极29的方向(X方向)上，形成着第一导电型的杂质浓度的梯度。而且，可知第一导电型的杂质浓度较高的区域与栅极电极25之间的距离，小于第一导电型的杂质浓度比该区域更低的区域与栅极电极25之间的距离。
另外，可知在栅极电极25与电极29之间的区域中，随着从栅极电极25接近电极29，p基极区域15的深度变深。即，可知p基极区域15包含延伸到集极区域19侧的区域，该区域存在于远离栅极电极25的位置。
各半导体区域中的载流子浓度与各半导体区域中的杂质浓度成正比。因此，所述各实施方式中，各半导体区域间的杂质浓度的关系可置换为各半导体区域间的载流子密度的关系。另外，关于所述各实施方式所述的各半导体区域中的载流子密度的相对高低，例如可使用SCM(ScanningCapacitanceMicroscopy，扫描型电容显微镜)来确认。
对本发明的若干实施方式进行了说明，但这些实施方式是作为示例而提出的，并不意在限定发明的范围。这些新颖的实施方式能够以其他各种方式实施，且可在不脱离发明的主旨的范围内，进行各种省略、置换、变更。这些实施方式及其变化包含在发明的范围或主旨中，并且包含在权利要求书所述的发明及其均等的范围内。另外，所述各实施方式可相互组合实施。

Claims (14)

1.一种半导体装置，其特征在于包括：
第二导电型的第一半导体区域；
第一导电型的第二半导体区域，设置在所述第一半导体区域上；
第二导电型的第三半导体区域，设置在所述第二半导体区域上；
第一导电型的第四半导体区域，设置在所述第三半导体区域上；
第一栅极电极，隔着第一绝缘膜而设置在所述第二半导体区域、所述第三半导体区域、以及所述第四半导体区域；
第一区域，设置在所述第二半导体区域中的所述第一半导体区域与所述第三半导体区域之间；以及
第二区域，设置在所述第二半导体区域中的所述第一区域与所述第一栅极电极之间，并且具有低于所述第一区域的第一导电型的载流子密度的第一导电型的载流子密度。
2.根据权利要求1所述的半导体装置，其特征在于还包括：
第四区域，设置在所述第三半导体区域中的所述第二区域与所述第四半导体区域之间；以及
第三区域，设置在所述第三半导体区域中的所述第三区域与所述第一栅极电极之间；并且
第一界面与所述第一半导体区域之间的距离小于第二界面与所述第一半导体区域之间的距离，所述第一界面是所述第二半导体区域与所述第三半导体区域的界面中位于所述第一区域与所述第四区域之间的界面，所述第二界面是所述第二半导体区域与所述第三半导体区域的所述界面中位于所述第二区域与所述第三区域之间的界面。
3.根据权利要求2所述的半导体装置，其特征在于：所述第四区域的第二导电型的载流子密度高于所述第三区域的第二导电型的载流子密度。
4.根据权利要求1所述的半导体装置，其特征在于还包括：第一电极，隔着第二绝缘膜而设置在所述第二半导体区域、所述第三半导体区域、以及所述第四半导体区域；并且
所述第一区域设置在所述第二区域与所述第一电极之间。
5.根据权利要求1所述的半导体装置，其特征在于还包括：第二栅极电极，隔着第二绝缘膜而设置在所述第二半导体区域、所述第三半导体区域、以及所述第四半导体区域；以及
第五区域，设置在所述第二半导体区域中的所述第一区域与所述第二栅极电极之间，并且具有高于所述第一区域的第一导电型的载流子密度的第一导电型的载流子密度。
6.根据权利要求5所述的半导体装置，其特征在于还包括：
第四区域，设置在所述第三半导体区域中的所述第一区域与所述第四半导体区域之间；以及
第三区域，设置在所述第三半导体区域中的所述第四区域与所述第一栅极电极之间；并且
第一界面与所述第一半导体区域之间的距离大于第二界面与所述第一半导体区域之间的距离，所述第一界面是所述第二半导体区域与所述第三半导体区域的界面中位于所述第一区域与所述第四区域之间的界面，所述第二界面是所述第二半导体区域与所述第三半导体区域的所述界面中位于所述第二区域与所述第三区域之间的界面。
7.根据权利要求6所述的半导体装置，其特征在于还包括：第六区域，设置在所述第三半导体区域中、且在所述第四区域与所述第二栅极电极之间；并且
第三界面与所述第一半导体区域之间的距离大于所述第一界面与所述第一半导体区域之间的距离，所述第三界面是所述第二半导体区域与所述第三半导体区域的界面中位于所述第五区域与所述第六区域之间的界面。
8.根据权利要求7所述的半导体装置，其特征在于：所述第四区域的第二导电型的载流子密度高于所述第三区域的第二导电型的载流子密度、以及所述第六区域的第二导电型的载流子密度。
9.根据权利要求2所述的半导体装置，其特征在于：所述第二区域的一部分在从所述第一半导体区域朝向所述第二半导体区域的第一方向上的位置，与所述第四区域的一部分在所述第一方向上的位置相同。
10.根据权利要求1所述的半导体装置，其特征在于还包括：第二导电型的第五半导体区域，选择性地设置在所述第三半导体区域上。
11.根据权利要求10所述的半导体装置，其特征在于：所述第五半导体区域的第二导电型的载流子密度高于所述第三半导体区域的第二导电型的载流子密度。
12.根据权利要求11所述的半导体装置，其特征在于：在所述第二半导体区域中，在从所述第一半导体区域朝向所述第二半导体区域的第一方向上与所述第五半导体区域并列的区域的至少一部分未设置所述第二区域。
13.根据权利要求1所述的半导体装置，其特征在于：所述第四半导体区域的第一导电型的载流子密度高于所述第三半导体区域的第二导电型的载流子密度。
14.根据权利要求1所述的半导体装置，其特征在于还包括：第七区域，设置在所述第二半导体区域内的所述第一半导体区域侧；并且
所述第七区域的第一导电型的载流子密度低于所述第一区域的第一导电型的载流子密度、以及所述第二区域的第二导电型的载流子密度。
CN201510096751.2A 2014-08-28 2015-03-04 半导体装置 Pending CN105374866A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-173984 2014-08-28
JP2014173984A JP2016048770A (ja) 2014-08-28 2014-08-28 半導体装置

Publications (1)

Publication Number Publication Date
CN105374866A true CN105374866A (zh) 2016-03-02

Family

ID=55376869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510096751.2A Pending CN105374866A (zh) 2014-08-28 2015-03-04 半导体装置

Country Status (5)

Country Link
US (1) US20160064536A1 (zh)
JP (1) JP2016048770A (zh)
KR (1) KR20160026623A (zh)
CN (1) CN105374866A (zh)
TW (1) TW201608720A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023109080A1 (zh) * 2021-12-15 2023-06-22 苏州东微半导体股份有限公司 Igbt器件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018147466A1 (ja) * 2017-02-13 2018-08-16 富士電機株式会社 半導体装置
JP6995722B2 (ja) * 2018-09-19 2022-01-17 株式会社東芝 半導体装置
USD916747S1 (en) 2019-05-07 2021-04-20 Samsung Electronics Co., Ltd. Display screen or portion thereof with graphical user interface
CN111959738B (zh) * 2020-07-31 2022-06-07 天津大学 一种基于桨距调制技术的全向推进器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1705136A (zh) * 2004-05-31 2005-12-07 三菱电机株式会社 绝缘栅型半导体器件
JP2011233806A (ja) * 2010-04-30 2011-11-17 Mitsubishi Electric Corp 絶縁ゲート型半導体装置及びその製造方法
US20120261714A1 (en) * 2011-04-12 2012-10-18 Denso Corporation Semiconductor device and manufacturing method of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1705136A (zh) * 2004-05-31 2005-12-07 三菱电机株式会社 绝缘栅型半导体器件
JP2011233806A (ja) * 2010-04-30 2011-11-17 Mitsubishi Electric Corp 絶縁ゲート型半導体装置及びその製造方法
US20120261714A1 (en) * 2011-04-12 2012-10-18 Denso Corporation Semiconductor device and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023109080A1 (zh) * 2021-12-15 2023-06-22 苏州东微半导体股份有限公司 Igbt器件

Also Published As

Publication number Publication date
KR20160026623A (ko) 2016-03-09
TW201608720A (zh) 2016-03-01
JP2016048770A (ja) 2016-04-07
US20160064536A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
CN100459159C (zh) 绝缘栅型半导体器件
CN105374866A (zh) 半导体装置
CN103748685B (zh) 绝缘栅双极晶体管
CN103650148B (zh) 绝缘栅双极晶体管
JP4393144B2 (ja) 電力用半導体装置
CN104205334B (zh) 半导体装置
CN101689562B (zh) 半导体器件
JP4125126B2 (ja) 半導体デバイス
US20160141410A1 (en) Semiconductor component with dynamic behavior
US7511336B2 (en) Vertical trench transistor
CN101258587B (zh) 具有多漏结构的半导体功率器件及其相应的制造工艺
CN105990411A (zh) 半导体装置
CN103855217B (zh) 包括沟槽的半导体器件和制造半导体器件的方法
CN103035720B (zh) 超级结器件及其制作方法
CN102403356A (zh) 半导体装置
CN104347722B (zh) 功率半导体器件和方法
CN106165101B (zh) 半导体装置
JPWO2003065459A1 (ja) 半導体装置
CN106033775A (zh) 功率集成器件、包括其的电子器件及电子系统
CN103681668A (zh) 半导体装置
CN112164719A (zh) 具有等势浮空槽的低阻器件及其制造方法
CN105514166A (zh) Nldmos器件及其制造方法
CN105633153A (zh) 超级结半导体器件及其形成方法
CN105280693A (zh) 半导体装置
CN104821334B (zh) N型ldmos器件及工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160302

WD01 Invention patent application deemed withdrawn after publication