CN105322023B - 结场效晶体管 - Google Patents

Abstract

本发明公开了一种结场效晶体管，其包括一第一掺杂区与一第二掺杂区。第一掺杂区包括一源极与一漏极。第二掺杂区包括一栅极，并与第一掺杂区之间具有一U形的PN结位于源极与漏极之间。

Description

结场效晶体管

技术领域

本发明是有关于一种半导体结构，且特别是有关于一种结场效晶体管。

背景技术

随着半导体技术的发展，一种结场效晶体管(Junction Field EffectTransistor，JFET)已广泛应用于各式电子产品中。

在结场效晶体管中，漏极与源极之间形成一通道。栅极位于通道的两侧。透过栅极的电压来控制空乏区的大小，以使通道产生夹止现象(pitch off)，进而控制通道的开关。

结场效晶体管可以用来作为恒流二极管或者定值电阻。或者，结场效晶体管也可在低频和高频中被用来调节讯号电压。

由于高压半导体技术的发展，更发展出一种高压结场效晶体管。目前研究人员努力改善高压结场效晶体管的效能。

发明内容

根据一实施例，公开一种结场效晶体管，其包括一第一掺杂区与一第二掺杂区。第一掺杂区包括一源极与一漏极。第二掺杂区包括一栅极，并与第一掺杂区之间具有一U形的PN结位于源极与漏极之间。

根据另一实施例，公开一种结场效晶体管，其包括一第一掺杂区与一第二掺杂区。第一掺杂区包括一源极、一漏极、与源极与漏极之间的一通道区。第二掺杂区包括一栅极，且导电型相反于第一掺杂区。第二掺杂区与通道区之间的一PN结是浅于源极的一下表面。

根据又另一实施例，公开一种结场效晶体管，其包括一第一阱、一漏极、一第二阱、一源极、与一通道区。漏极位于第一阱中。源极位于第二阱中。通道区位于第二阱中。厚度小于源极的通道区是邻接在源极与第一阱之间。源极位于通道区与栅极之间。

附图说明

图1A绘示根据一实施例的结场效晶体管的剖面图。

图1B绘示根据一实施例中，结场效晶体管的通道区附近的放大图。

图2至图4为根据一实施例的结场效晶体管的电性曲线。

图5A至图5J绘示根据一实施例的结场效晶体管的制造流程。

【符号说明】

102：第一掺杂区

104：第二掺杂区

106：第一阱

108：漏极

110：通道区

112：源极

114：第二阱

116：栅极

118：PN结

120：PN结

122：下表面

124：上表面

126：埋藏层

128：半导体基底

130：第三阱

132：重掺杂区

134：第一顶掺杂层

136：第二顶掺杂层

138：绝缘结构

140、142、144、146：导电接触

148：基底

150：外延层

T1、T2：厚度

具体实施方式

图1A绘示根据一实施例的结场效晶体管(Junction Field Effect Transistor，JFET)的剖面图，其包括第一掺杂区102与第二掺杂区104。第一掺杂区102包括第一阱106、第一阱106上的漏极108、邻接第一阱106的通道区110、与邻接通道区110的源极112，其皆具有第一导电型例如N导电型。第二掺杂区104包括第二阱114、与第二阱114上的栅极116，其皆具有相反于第一导电型的第二导电型例如P导电型。如图所示，第一掺杂区102的源极112与通道区110位于第二掺杂区104的第二阱114上。

请参照图1B，其绘示图1A中通道区110附近的放大图。实施例中，第一阱106、通道区110、源极112与第二阱114之间具有凹口向下的U形PN结118，其包括第二阱114与通道区110之间实质上水平的PN结120。其中PN结120是浅于源极112的下表面122。或者，第二阱114与通道区110之间的PN结120是介于源极112的下表面122与上表面124之间。通道区110的厚度T1小于源极112的厚度T2。

请参照图1A，埋藏层126可位第一阱106与半导体基底128之间。埋藏层126可具有第一导电型例如N导电型。第三阱130可位于半导体基底128上。重掺杂区132可位于第三阱130上。半导体基底128、第三阱130、与重掺杂区132可具有第二导电型例如P导电型。第一顶掺杂层134可位于漏极108与通道区110之间的第一阱106上。第二顶掺杂层136可位于导电型相反的第一顶掺杂层134上。一实施例中，第一顶掺杂层134具有第二导电型例如P导电型。第二顶掺杂层136具有第一导电型例如N导电型。绝缘结构138可位于漏极108与通道区110之间的第二顶掺杂层136上、源极112与栅极116之间的第二阱114上、与栅极116及重掺杂区132之间、或其他合适的区域。

结场效晶体管的操作方法可包括以下步骤。透过导电接触140、142、144施加电压至漏极108、源极112与栅极116，藉此在第二阱114与通道区110之间产生空乏区，而改变通道区110中能让载子(例如电子)流通的厚度。举例来说，施加的电压是造成偏压Vds与偏压Vgd，并控制偏压来夹止通道区110。基底偏压亦可透过导电接触146施加电压予以控制。

图2至图4为根据一实施例的结场效晶体管的电性曲线。其中显示结场效晶体管的夹止电压(Vpinch)为1V(图2)；漏极电压(Vd)为200V时，漏极电流(Id)为6mA(图3)；且崩溃电压为590V。实施例中，结场效晶体管可应用至超高压(300V～1000V)装置。

图5A至图5J绘示根据一实施例，如图1A所示的结场效晶体管的制造流程。

请参照图5A，于基底148中形成埋藏层126。基底148可包括硅基底、绝缘层上覆硅、或其他适合的基底材料。埋藏层126可以掺杂基底148的方式形成，并可对埋藏层126进行热扩散步骤。

请参照图5B，形成外延层150于基底148与埋藏层126上。半导体基底128包括基底148与外延层150。

请参照图5C，形成第一阱106在半导体基底128中。第一阱106可以掺杂的方式形成，并可对第一阱106进行热扩散步骤。

请参照图5D，形成第二阱114在第一阱106中。此外，形成第三阱130在半导体基底128中。第二阱114与第三阱130可以掺杂的方式形成，并可对其进行热扩散步骤。一实施例中，相同第二导电型的第二阱114与第三阱130，其是通过黄光光刻工艺所形成的单一个光刻胶掩模同时形成。其他实施例中，第二阱114与第三阱130亦可以不同的掺杂工艺分开形成。

请参照图5E，可以掺杂的方式形成第一顶掺杂层134于第一阱106中。

请参照图5F，可以掺杂的方式形成第二顶掺杂层136于第一顶掺杂层134中。

请参照图5G，可以掺杂的方式形成通道区110于第二阱114中。

请参照图5H，形成绝缘结构138于半导体基底128上。一实施例中，绝缘结构138为场氧化物(FOX)。

请参照图5I，形成漏极108于第一阱106中。此外，形成源极112于第二阱114中。一实施例中，相同第一导电型的重掺杂漏极108与源极112，其是通过黄光光刻工艺所形成的单一个光刻胶掩模同时形成。

请参照图5J，形成栅极116于第二阱114中。此外，形成重掺杂区132于第三阱130中。一实施例中，相同第二导电型的重掺杂栅极116与重掺杂区132，其是通过黄光光刻工艺所形成的单一个光刻胶掩模同时形成。其他实施例中，栅极116与重掺杂区132亦可以不同的掺杂工艺分开形成。

请参照图1A，形成导电接触140、142、144、146，其分别电性连接至掺杂元件包括漏极108、源极112、栅极116、与重掺杂区132。实施例中，导电接触140、142、144、146为导电性佳，而能与漏极108、源极112、栅极116、与重掺杂区132之间形成欧姆接触的导电元件，可包括金属硅化物接触、穿过层间介电层的金属插塞、与形成在层间介电层上的各阶层金属层(例如第一阶层金属层M1、第二阶层金属层M2等)，以使各掺杂元件电性连接至外部或其他装置。

本公开并不限于以上利用图示说明的实施方式，亦可根据实际需求或其他的设计适当地调变。一些实施例中，通道区110可在绝缘结构138之后形成，且通道区110亦可利用绝缘结构138作为掺杂掩模。各元件的掺杂步骤也可不限于上述公开的顺序。举例来说，源极112与漏极108可在栅极116与重掺杂区132之后形成。绝缘结构138亦可使用浅沟道、深沟道、或其他合适的介电结构。

以上虽以N型通道的结场效晶体管作为公开例，然其概念亦可应用至P型通道装置。

综上所述，虽然本发明已以实施例公开如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (9)

1.一种结场效晶体管，包括：

一第一掺杂区，包括一源极、一漏极与一通道区；

一第二掺杂区，包括一栅极与一第二阱，并与该第一掺杂区之间具有一U形的PN结位于该源极与该漏极之间；

一埋藏层，位于该第一掺杂区与该第二掺杂区的下方；

一第一顶掺杂层，位于该源极与该漏极之间；

一第二顶掺杂层，其位于导电型相反的该第一顶掺杂层上；以及

一绝缘结构，位于该漏极与该通道区之间的该第二顶掺杂层上，及/或位于该源极与该栅极之间的该第二阱上，及/或位于该栅极与一重掺杂区之间。

2.根据权利要求1所述的结场效晶体管，其中该第一掺杂区与该第二掺杂区之间的该PN结具有凹口朝向该第二掺杂区的U形状。

3.根据权利要求1所述的结场效晶体管，其中该第一掺杂区更包括一第一阱，该U形的PN结为该第一阱、该通道区、该源极与该第二阱之间的界面。

4.根据权利要求3所述的结场效晶体管，其中该漏极、该第一阱、该通道区与该源极具有一第一导电型，该栅极与该第二阱具有相反于该第一导电型的一第二导电型，该漏极形成在该第一阱中，该栅极形成在该第二阱中。

5.一种结场效晶体管，包括：

一第一掺杂区，包括一源极、一漏极、与该源极与该漏极之间的一通道区；

一第二掺杂区，包括一栅极与一第二阱，且导电型相反于该第一掺杂区，该第二掺杂区与该通道区之间的一PN结是浅于该源极的一下表面，该栅极形成于该第二阱中；

一埋藏层，位于该第一掺杂区与该第二掺杂区的下方；

一第一顶掺杂层，位于该源极与该漏极之间；

一第二顶掺杂层，其位于导电型相反的该第一顶掺杂层上；以及

一绝缘结构，位于该漏极与该通道区之间的该第二顶掺杂层上，及/或位于该源极与该栅极之间的该第二阱上，及/或位于该栅极与一重掺杂区之间。

6.根据权利要求5所述的结场效晶体管，其中该第二掺杂区与该通道区之间的该PN结是介于该源极的该下表面与一上表面之间。

7.根据权利要求5所述的结场效晶体管，其中该第一掺杂区更包括该漏极形成于其中的一第一阱，该通道区邻接在该第一阱与该源极之间，该通道区位于该第二阱上。

8.根据权利要求5所述的结场效晶体管，其中该PN结为该通道区与该第二阱之间的一界面。

9.一种结场效晶体管，包括：

一第一阱；

一漏极，于该第一阱中；

一第二阱；

一源极，于该第二阱中；

一通道区，于该第二阱中，其中厚度小于该源极的该通道区是邻接在该源极与该第一阱之间，该源极位于该通道区与一栅极之间；

一埋藏层，位于一第一掺杂区与一第二掺杂区的下方；

一第一顶掺杂层，位于该源极与该漏极之间；以及

一第二顶掺杂层，其位于导电型相反的该第一顶掺杂层上；以及

一绝缘结构，位于该漏极与该通道区之间的该第二顶掺杂层上，及/或位于该源极与该栅极之间的该第二阱上，及/或位于该栅极与一重掺杂区之间。