TWI559547B - 接面場效電晶體 - Google Patents

Description

接面場效電晶體

本發明是有關於一種半導體結構，且特別是有關於一種接面場效電晶體。

隨著半導體技術的發展，一種接面場效電晶體(Junction Field Effect Transistor，JFET)已廣泛應用於各式電子產品中。

在接面場效電晶體中，汲極與源極之間形成一通道。閘極位於通道之兩側。透過閘極的電壓來控制空乏區的大小，以使通道產生夾止現象(pitch off)，進而控制通道的開關。

接面場效電晶體可以用來作為恆流二極體或者定值電阻。或者，接面場效電晶體也可在低頻和高頻中被用來調節訊號電壓。

由於高壓半導體技術的發展，更發展出一種高壓接面場效電晶體。目前研究人員努力改善高壓接面場效電晶體的效能。

根據一實施例，揭露一種接面場效電晶體，其包括 一第一摻雜區與一第二摻雜區。第一摻雜區包括一源極與一汲極。第二摻雜區包括一閘極，並與第一摻雜區之間具有一U形的PN接面位於源極與汲極之間。

根據另一實施例，揭露一種接面場效電晶體，其包括一第一摻雜區與一第二摻雜區。第一摻雜區包括一源極、一汲極、與源極與汲極之間的一通道區。第二摻雜區包括一閘極，且導電型相反於第一摻雜區。第二摻雜區與通道區之間的一PN接面係淺於源極的一下表面。

根據又另一實施例，揭露一種接面場效電晶體，其包括一第一井、一汲極、一第二井、一源極、與一通道區。汲極位於第一井中。源極位於第二井中。通道區位於第二井中。厚度小於源極的通道區係鄰接在源極與第一井之間。源極位於通道區與閘極之間。

102‧‧‧第一摻雜區

104‧‧‧第二摻雜區

106‧‧‧第一井

108‧‧‧汲極

110‧‧‧通道區

112‧‧‧源極

114‧‧‧第二井

116‧‧‧閘極

118‧‧‧PN接面

120‧‧‧PN接面

122‧‧‧下表面

124‧‧‧上表面

126‧‧‧埋藏層

128‧‧‧半導體基底

130‧‧‧第三井

132‧‧‧重摻雜區

134‧‧‧第一頂摻雜層

136‧‧‧第二頂摻雜層

138‧‧‧絕緣結構

140、142、144、146‧‧‧導電接觸

148‧‧‧基底

150‧‧‧磊晶層

T1、T2‧‧‧厚度

第1A圖繪示根據一實施例之接面場效電晶體的剖面圖。

第1B圖繪示根據一實施例中，接面場效電晶體之通道區附近的放大圖。

第2圖至第4圖為根據一實施例之接面場效電晶體的電性曲線。

第5A圖至第5J圖繪示根據一實施例之接面場效電晶體的製造流程。

第1A圖繪示根據一實施例之接面場效電晶體(Junction Field Effect Transistor；JFET)的剖面圖，其包括第一摻雜區102與第二摻雜區104。第一摻雜區102包括第一井106、第一井106上的汲極108、鄰接第一井106的通道區110、與鄰接通道區110的源極112，其皆具有第一導電型例如N導電型。第二摻雜區104包括第二井114、與第二井114上的閘極116，其皆具有相反於第一導電型的第二導電型例如P導電型。如圖所示，第一摻雜區102的源極112與通道區110位於第二摻雜區104的第二井114上。

請參照第1B圖，其繪示第1A圖中通道區110附近的放大圖。實施例中，第一井106、通道區110、源極112與第二井114之間具有凹口向下的U形PN接面118，其包括第二井114與通道區110之間實質上水平的PN接面120。其中PN接面120係淺於源極112的下表面122。或者，第二井114與通道區110之間的PN接面120係介於源極112的下表面122與上表面124之間。通道區110的厚度T1小於源極112的厚度T2。

請參照第1A圖，埋藏層126可位第一井106與半導體基底128之間。埋藏層126可具有第一導電型例如N導電型。第三井130可位於半導體基底128上。重摻雜區132可位於第三井130上。半導體基底128、第三井130、與重摻雜區132可具有第二導電型例如P導電型。第一頂摻雜層134可位於汲極108與 通道區110之間的第一井106上。第二頂摻雜層136可位於導電型相反的第一頂摻雜層134上。一實施例中，第一頂摻雜層134具有第二導電型例如P導電型。第二頂摻雜層136具有第一導電型例如N導電型。絕緣結構138可位於汲極108與通道區110之間的第二頂摻雜層136上、源極112與閘極116之間的第二井114上、與閘極116及重摻雜區132之間、或其他合適的區域。

接面場效電晶體的操作方法可包括以下步驟。透過導電接觸140、142、144施加電壓至汲極108、源極112與閘極116，藉此在第二井114與通道區110之間產生空乏區，而改變通道區110中能讓載子(例如電子)流通的厚度。舉例來說，施加的電壓係造成偏壓Vds與偏壓Vgd，並控制偏壓來夾止通道區110。基底偏壓亦可透過導電接觸146施加電壓予以控制。

第2圖至第4圖為根據一實施例之接面場效電晶體的電性曲線。其中顯示接面場效電晶體的夾止電壓(Vpinch)為1V(第2圖)；汲極電壓(Vd)為200V時，汲極電流(Id)為6mA(第3圖)；且崩潰電壓為590V。實施例中，接面場效電晶體可應用至超高壓(300V~1000V)裝置。

第5A圖至第5J圖繪示根據一實施例，如第1A圖所示之接面場效電晶體的製造流程。

請參照第5A圖，於基底148中形成埋藏層126。基底148可包括矽基底、絕緣層上覆矽、或其他適合的基底材料。埋藏層126可以摻雜基底148的方式形成，並可對埋藏層126進 行熱擴散步驟。

請參照第5B圖，形成磊晶層150於基底148與埋藏層126上。半導體基底128包括基底148與磊晶層150。

請參照第5C圖，形成第一井106在半導體基底128中。第一井106可以摻雜的方式形成，並可對第一井106進行熱擴散步驟。

請參照第5D圖，形成第二井114在第一井106中。此外，形成第三井130在半導體基底128中。第二井114與第三井130可以摻雜的方式形成，並可對其進行熱擴散步驟。一實施例中，相同第二導電型的第二井114與第三井130，其係藉由黃光微影製程所形成的單一個光阻遮罩同時形成。其他實施例中，第二井114與第三井130亦可以不同的摻雜製程分開形成。

請參照第5E圖，可以摻雜的方式形成第一頂摻雜層134於第一井106中。

請參照第5F圖，可以摻雜的方式形成第二頂摻雜層136於第一頂摻雜層134中。

請參照第5G圖，可以摻雜的方式形成通道區110於第二井114中。

請參照第5H圖，形成絕緣結構138於半導體基底128上。一實施例中，絕緣結構138為場氧化物(FOX)。

請參照第5I圖，形成汲極108於第一井106中。此外，形成源極112於第二井114中。一實施例中，相同第一導電 型的重摻雜汲極108與源極112，其係藉由黃光微影製程所形成的單一個光阻遮罩同時形成。

請參照第5J圖，形成閘極116於第二井114中。此外，形成重摻雜區132於第三井130中。一實施例中，相同第二導電型的重摻雜閘極116與重摻雜區132，其係藉由黃光微影製程所形成的單一個光阻遮罩同時形成。其他實施例中，閘極116與重摻雜區132亦可以不同的摻雜製程分開形成。

請參照第1A圖，形成導電接觸140、142、144、146，其分別電性連接至摻雜元件包括汲極108、源極112、閘極116、與重摻雜區132。實施例中，導電接觸140、142、144、146為導電性佳，而能與汲極108、源極112、閘極116、與重摻雜區132之間形成歐姆接觸的導電元件，可包括金屬矽化物接觸、穿過層間介電層的金屬插塞、與形成在層間介電層上的各階層金屬層(例如第一階層金屬層M1、第二階層金屬層M2等)，以使各摻雜元件電性連接至外部或其他裝置。

本揭露並不限於以上利用圖示說明的實施方式，亦可根據實際需求或其他的設計適當地調變。一些實施例中，通道區110可在絕緣結構138之後形成，且通道區110亦可利用絕緣結構138作為摻雜遮罩。各元件的摻雜步驟也可不限於上述揭露的順序。舉例來說，源極112與汲極108可在閘極116與重摻雜區132之後形成。絕緣結構138亦可使用淺溝槽、深溝槽、或其他合適的介電結構。

以上雖以N型通道的接面場效電晶體作為揭露例，然其概念亦可應用至P型通道裝置。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

102‧‧‧第一摻雜區

104‧‧‧第二摻雜區

106‧‧‧第一井

108‧‧‧汲極

110‧‧‧通道區

112‧‧‧源極

114‧‧‧第二井

116‧‧‧閘極

118‧‧‧PN接面

120‧‧‧PN接面

122‧‧‧下表面

124‧‧‧上表面

126‧‧‧埋藏層

128‧‧‧半導體基底

130‧‧‧第三井

132‧‧‧重摻雜區

134‧‧‧第一頂摻雜層

136‧‧‧第二頂摻雜層

138‧‧‧絕緣結構

140、142、144、146‧‧‧導電接觸

Claims (8)

1. 一種接面場效電晶體(Junction Field Effect Transistor；JFET)，包括：一第一摻雜區，包括一源極、一汲極、一第一井及一通道區，其中該汲極形成在該第一井中；以及一第二摻雜區，包括一第二井及形成在該第二井中的一閘極，並於該第一井、該通道區、該源極及該第二井之間形成一U形的PN接面位於該源極與該汲極之間，其中該汲極、該第一井、該通道區與該源極具有一第一導電型，該閘極與該第二井具有相反於該第一導電型的一第二導電型。
2. 如申請專利範圍第1項所述之接面場效電晶體，其中該U形的PN接面係具有凹口朝向該第二摻雜區的U形狀。
3. 如申請專利範圍第1項所述之接面場效電晶體，更包括：一埋藏層，位於該第一摻雜區與該第二摻雜區的下方；一絕緣結構，位於該源極與該汲極之間的該第一摻雜區上，及/或位於該源極與該閘極之間的該第二摻雜區上；一第一頂摻雜層，位於該源極與該汲極之間；以及一第二頂摻雜層，其位於導電型相反的該第一頂摻雜層上。
4. 一種接面場效電晶體，包括：一第一摻雜區，包括一源極、一汲極、與該源極與該汲極之間的一通道區；以及一第二摻雜區，包括一閘極，且導電型相反於該第一摻雜 區，該第二摻雜區與該通道區之間的一PN接面係淺於該源極的一下表面。
5. 如申請專利範圍第4項所述之接面場效電晶體，其中該第二摻雜區與該通道區之間的該PN接面係介於該源極的該下表面與一上表面之間。
6. 如申請專利範圍第4項所述之接面場效電晶體，其中該第一摻雜區更包括該汲極形成於其中的一第一井，該通道區鄰接在該第一井與該源極之間，該第二摻雜區更包括該閘極形成於其中的一第二井，該通道區位於該第二井上。
7. 如申請專利範圍第4項所述之接面場效電晶體，其中該PN接面係為該通道區與該第二井之間的一界面。
8. 一種接面場效電晶體，包括：一第一井；一汲極，於該第一井中；一第二井；一源極，於該第二井中；以及一通道區，於該第二井中，其中厚度小於該源極的該通道區係鄰接在該源極與該第一井之間，該源極位於該通道區與該閘極之間。