CN108133962A - 横向扩散金属氧化物半导体结构及其制作方法 - Google Patents
横向扩散金属氧化物半导体结构及其制作方法 Download PDFInfo
- Publication number
- CN108133962A CN108133962A CN201611087923.0A CN201611087923A CN108133962A CN 108133962 A CN108133962 A CN 108133962A CN 201611087923 A CN201611087923 A CN 201611087923A CN 108133962 A CN108133962 A CN 108133962A
- Authority
- CN
- China
- Prior art keywords
- oxide
- substrate
- lateral diffusion
- diffusion metal
- conductive type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000009792 diffusion process Methods 0.000 title claims abstract description 24
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 15
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 15
- 239000011159 matrix material Substances 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- 125000004122 cyclic group Chemical group 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims 1
- 238000009413 insulation Methods 0.000 description 16
- 108091006146 Channels Proteins 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种横向扩散金属氧化物半导体(laterally diffused metal‑oxide‑semiconductor，LDMOS)结构及其制作方法，包含一栅极结构位于一基底上，一具有一第一导电型态的源极区，位于该基底中且位于该栅极结构的一边，一具有该第一导电型态的漏极区，位于该基底中且位于该栅极结构的另一边，以及一外延结构，位于该基底中，且位于该栅极结构与该漏极区之间。
Description
技术领域
本发明涉及半导体晶体管元件，尤其是涉及一种横向扩散金属氧化物半导体(lateral diffused metal oxide semiconductor，LDMOS)晶体管元件及其制作方法。
背景技术
横向扩散金属氧化物半导体(laterally diffused metal-oxide-semiconductor，LDMOS)元件是一种常见的功率半导体元件。由于横向扩散金属氧化物半导体元件具有水平式的结构，容易制造且易于和现行的半导体技术整合，进而减少制作成本。同时，其可以耐较高的击穿电压而具有高的输出功率，因此被广泛应用于功率转换器(power converter)、功率放大器(power amplifier)、切换开关(switch)、整流器(rectifier)等元件。
典型的金属氧化物半导体(MOS)结构包含有一控制栅极，以及两不相邻的源极与漏极。当电压施加于控制栅极时，电流即可通过位于控制栅极下方所产生，位于源极与漏极之间的可导电通道区。在LDMOS结构中，飘移区(drift space)设置于通道区与漏极区之间。在一些实施例中，还包含浅沟隔离(STI)或是场效氧化层(由氧化材质或是其他介电材质所构成)设置于飘移区内，且位于通道区与通道区与漏极区之间。在上述实施例中，电流将会流经浅沟隔离的下方。
然而，传统的LDMOS仍有一些缺点需要改进，例如元件拥有较高的导通电阻(on-resistance)，以及因寄生电容所产生的不可避免的消耗等。因此需要提出更进步的LDMOS结构以改善上述缺点。
发明内容
本发明提供一种横向扩散金属氧化物半导体(laterally diffused metal-oxide-semiconductor，LDMOS)结构，包含一栅极结构位于一基底上，一具有一第一导电型态的源极区，位于该基底中且位于该栅极结构的一边，一具有该第一导电型态的漏极区，位于该基底中且位于该栅极结构的另一边，以及一外延结构，位于该基底中，且位于该栅极结构与该漏极区之间。
综上所述，本发明提供一种LDMOS结构，在一实施例中，于漂移区内形成外延结构，并且于外延结构内掺杂离子，使得外延结构与漂移区所带有的电性互补。如此一来，当LDMOS的开关开启时，电流的路径将会增加，进而提高LDMOS的击穿电压而增加元件的稳定性。此外也由于可以通过调整掺杂至外延结构的离子浓度来微调电流路径，因此在制作工艺上也更具有灵活性。
附图说明
图1为本发明第一较佳实施例的横向扩散金属氧化物半导体(LDMOS)的上视图；
图2为本发明第一较佳实施例的横向扩散金属氧化物半导体(LDMOS)的剖视图；
图3为本发明第二较佳实施例的横向扩散金属氧化物半导体(LDMOS)的剖视图；
图4为本发明第三较佳实施例的横向扩散金属氧化物半导体(LDMOS)的剖视图。
主要元件符号说明
100-1 LDMOS结构
100-2 LDMOS结构
100-3 LDMOS结构
102 基底
1021 顶面
1022 底面
104 漂移区
106 阱区
108 源极区
110 漏极区
112 栅极结构
114 栅极电极
116 栅极介电层
120 基体区
122 绝缘区
124 外延结构
124A 顶面
130 接点
132 接点
134 接点
136 接点
140 掺杂区
d 距离
具体实施方式
为使熟习本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的较佳实施例，并配合所附附图，详细说明本发明的构成内容及所欲达成的功效。
为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人皆应能理解其是指物件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所公开的范围，在此容先叙明。
图1绘示根据本发明第一较佳实施例的横向扩散金属氧化物半导体(LDMOS)的上视图，图2绘示根据本发明第一较佳实施例的横向扩散金属氧化物半导体(LDMOS)的剖视图，也就是根据图1中的剖面线A-A’所得的剖视图。如图1与图2所示，本发明第一实施例所述的一LDMOS结构100-1以N型为例(也就是具有N型导电型态的通道)，其包含有一P型导电型态的基底102，基底102具有一顶面1021以及一底面1022。一N型导电型态的漂移区104以及一P型导电型态的阱区106形成于P型导电型态的基底102。此外还有一N型导电型态的源极区108位于P型导电型态的阱区106内，一N型导电型态的漏极区110位于N型导电型态的漂移区104内，一栅极结构112位于P型基底102的顶面1021上，一绝缘区122，例如为一浅沟隔离(shallow trench isolation，STI)环绕源极区108与漏极区110，以及一P型的基体区120，环绕并包围上述的绝缘区122、源极区108与漏极区110。较佳而言，绝缘区122从上视图来看是一环型的绝缘结构，不仅包围了源极区108与漏极区110，且位于栅极结构112下方的P型基底102也被包围在绝缘区122内。另外从上视图来看，P型的基体区120也属于一环型的结构，包围源极区108、漏极区110以及绝缘区122。
更进一步，请参考图2，栅极结构112包含有一堆叠的栅极介电层116以及栅极电极114，其中上述定义于P型阱区106以及P型基底102内的载流子通道区是位于栅极结构112下方。此外本发明还包含有多个接点，举例来说，包含有接点130、接点132、接点134以及接点136，分别与源极区108、漏极区110、栅极结构112以及基体区120相连。当一适当的偏压施加于LDMOS 110-1的栅极结构112时，位于栅极结构112下方的通道将会开启，此时电流可以从接点130以及N型的源极区108，流经位于P型阱区106内以及P型基底102内的形成的N型通道区(图未示)，到达N型的漂移区104，最终流至N型的漏极区110以及接点132。
此外，如图2所示，在一些实施例中，为了进一步减少基体区120以及P型基底102之间的接触电阻，可以额外形成一P型的掺杂区140位于基底102内。举例来说，掺杂区140可以是一环状结构，环绕绝缘区122。较佳而言，掺杂区140的底面比起绝缘区122的底面更深，但是掺杂区140的底面与P型阱区106的底面、以及N型飘移区104的底面齐平。一般来说，在形成的顺序上，会先形成掺杂区140，接着才形成P型的基体区120，而基体区120的掺杂深度较掺杂区140的掺杂深度浅，因此从剖视图来看，基体区120位于掺杂区140上。此外，掺杂区140的掺杂浓度高于阱区106以及飘移区104。另外，在本实施例中，如图2所示，掺杂区140(第2途中左边的掺杂区140)与部分的阱区106直接接触，但是另外一掺杂区(图2中右边的掺杂区140)则与飘移区104分开一段距离，但不限于此。在本发明的其他实施例中，掺杂区140可能与飘移区104直接接触。
图3绘示根据本发明第二较佳实施例所示的LDMOS剖视图。可参考图2，本实施例所示的LDMOS结构也与上述第一实施例中所述的LDMOS相似。举例来说，本实施例中LDMOS结构100-2也是一N型的LDMOS结构，也就是说具有N型的通道。在本实施例中，多数元件与上述LDMOS结构100-1所述相同，包含有P型的基底102、基底102定义有顶面1021以及底面1022，N型的漂移区104与P型的阱区106位于P型基底102中。此外还有一N型导电型态的源极区108位于P型导电型态的阱区106内，一N型导电型态的漏极区110位于N型导电型态的漂移区104内，一栅极结构112位于P型基底102的顶面1021上，一绝缘区122，例如为一浅沟隔离(shallow trench isolation，STI)环绕源极区108与漏极区110，以及一P型的基体区120，环绕并包围上述的绝缘区122、源极区108与漏极区110。与源极区108或漏极区110相比，N型的漂移区104与P型的阱区106的离子掺杂浓度较低。另外与上述第一实施例相同，为了进一步减少基体区120以及P型基底102之间的接触电阻，可以额外形成一P型的掺杂区140位于基底102内。举例来说，掺杂区140可以是一环状结构，环绕绝缘区122。较佳而言，掺杂区140的底面比起绝缘区122的底面更深，但是掺杂区140的底面与P型阱区106的底面、以及N型飘移区104的底面齐平。
本实施例与上述第一较佳实施例主要的不同在于，本实施例的LDMOS结构100-2还包含有一外延结构124位于N型漂移区104内。外延结构124的材料例如为硅化锗(SiGe)、硅化碳(SiC)或是硅化磷(SiP)等，本实施例中以硅化锗为例，但不限于此。此外，本实施例中，在外延结构124还掺杂例如硼(Boron)等离子，使得外延结构124带有P型的电性。因此，当LDMOS的开关开启，电流进入N型漂移区104内时，电流并不会流至P型的外延结构124内，而会从P型的外延结构124的下方绕过，最终流至N型的漏极区110内。因此本实施例中，增设了外延结构124于N型漂移区104，可以增加电流流经的路径，进一步提高LDMOS的击穿电压(breakdown voltage)而增加LDMOS结构的稳定性。此外，由于本发明可以通过改变形成外延结构的尺寸、或是调整掺杂外延结构的离子浓度来改变电流的路径长短，因此比起在N型漂移区104内形成绝缘层以延长电流路径的实施例，本实施例在制作工艺上可调控的参数较多，可以增加制作工艺的灵活性。
本实施例中，由于外延结构属于导电材质，因此本实施例中外延结构124与栅极结构112并不直接接触，两者之间存在有一距离d，此距离d可利用栅极结构112的间隙壁(图未示)或形成外延结构的掩模来定义。另外，外延结构124形成时，因为会沿着于基底102上形成的凹槽(图未示)侧壁形成，因此最后形成的外延结构124其顶面124A可能会高于基底102的顶面1021。此外，外延结构124的深度较佳小于绝缘区122的深度，但不限于此。
在本发明的另外一实施例中，可以参考图4，本实施例所述的LDMOS结构100-3主要的元件大致上与第二较佳实施例所述的LDMOS结构100-2相同，而两实施例主要的不同之处在于，本实施例中的LDMOS结构100-3具有共用漏极(common drain)的结构，也就是说，从上视图来看，本实施例中源极区与栅极结构可能为一环状结构，而漏极区则位于源极区之内。因此从图4(剖视图)来看，以漏极区为中心，左右两侧的元件，例如外延结构124、栅极结构112以及源极区108等皆呈现对称排列。而绝缘区122则环绕上述源极区108，基体区120与掺杂区140再环绕上述绝缘区122。本结构也属于本发明的涵盖范围内。
另外，上述各实施例中皆以N型LDMOS为例，然而在本发明的其他实施例中，也包含P型LDMOS结构。在P型LDMOS结构中，各元件的电性将会与N型的LDMOS中对应的元件互补。举例来说，在P型LDMOS结构中包含有N型基底、N型阱区、P型漂移区以及P型的源/漏极区等。其余元件的电性也以此类推。上述特征也属于本发明的涵盖范围内。
综上所述，本发明提供一种LDMOS结构，在一实施例中，于漂移区内形成外延结构，并且于外延结构内掺杂离子，使得外延结构与漂移区所带有的电性互补。如此一来，当LDMOS的开关开启时，电流的路径将会增加，进而提高LDMOS的击穿电压而增加元件的稳定性。此外也由于可以通过调整掺杂至外延结构的离子浓度来微调电流路径，因此在制作工艺上也更具有灵活性。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (14)
1.一种横向扩散金属氧化物半导体(laterally diffused metal-oxide-semiconductor，LDMOS)结构，包含：
栅极结构，位于一基底上；
具有一第一导电型态的源极区，位于该基底中且位于该栅极结构的一边；
具有该第一导电型态的漏极区，位于该基底中且位于该栅极结构的另一边；以及
外延结构，位于该基底中，且位于该栅极结构与该漏极区之间。
2.如权利要求1所述的横向扩散金属氧化物半导体结构，还包含有浅沟隔离，位于该基底中且至少环绕该源极区与该漏极区。
3.如权利要求2所述的横向扩散金属氧化物半导体结构，其中该浅沟隔离为一环状结构。
4.如权利要求2所述的横向扩散金属氧化物半导体结构，还包含有基体区，位于该基底中，并且至少环绕该浅沟隔离。
5.如权利要求4所述的横向扩散金属氧化物半导体结构，其中该基体区包含有第二导电型态，且该第二导电型态与该第一导电型态互补。
6.如权利要求4所述的横向扩散金属氧化物半导体结构，还包含：
包含有该第二导电型态的阱区，位于该基底中，且该源极区位于该阱区中；以及
包含有该第一导电型态的漂移区，位于该基底中，且该漏极区位于该飘移区中。
7.如权利要求6所述的横向扩散金属氧化物半导体结构，其中该阱区与该漂移区被该浅沟隔离所包围。
8.如权利要求7所述的横向扩散金属氧化物半导体结构，其中该外延结构位于该漂移区中。
9.如权利要求1所述的横向扩散金属氧化物半导体结构，其中该外延结构的材料包含有硅化锗、硅化磷或硅化碳。
10.如权利要求1所述的横向扩散金属氧化物半导体结构，其中该外延结构不直接接触该栅极结构。
11.如权利要求1所述的横向扩散金属氧化物半导体结构，其中该外延结构的一顶面高于该基底的一顶面。
12.如权利要求1所述的横向扩散金属氧化物半导体结构，其中还包含有多个掺杂离子位于该外延结构中，且各该掺杂离子具有第二导电型态，且该第二导电型态与该第一导电型态互补。
13.如权利要求1所述的LDMOS结构，还包含有：
第二栅极结构，位于该基底上，且该漏极区位于该栅极结构与该第二栅极结构之间；以及
具有该第一导电型态的第二源极区，位于该基底中，且该第二栅极结构位于该漏极区以及该第二源极区之间。
14.如权利要求2所述的LDMOS结构，其中该外延结构的一深度小于该浅沟隔离的一深度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611087923.0A CN108133962A (zh) | 2016-12-01 | 2016-12-01 | 横向扩散金属氧化物半导体结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611087923.0A CN108133962A (zh) | 2016-12-01 | 2016-12-01 | 横向扩散金属氧化物半导体结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108133962A true CN108133962A (zh) | 2018-06-08 |
Family
ID=62387511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611087923.0A Pending CN108133962A (zh) | 2016-12-01 | 2016-12-01 | 横向扩散金属氧化物半导体结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108133962A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022142370A1 (zh) * | 2020-12-31 | 2022-07-07 | 无锡华润上华科技有限公司 | 一种半导体器件 |
-
2016
- 2016-12-01 CN CN201611087923.0A patent/CN108133962A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022142370A1 (zh) * | 2020-12-31 | 2022-07-07 | 无锡华润上华科技有限公司 | 一种半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9741788B2 (en) | Semiconductor device and method for fabricating the same | |
| TWI449175B (zh) | 雙通道溝槽ldmos電晶體和bcd方法 | |
| EP2860762B1 (en) | High voltage junction field effect transistor | |
| EP1227523A2 (en) | High-Voltage transistor with buried conduction layer and method of making the same | |
| CN104218084B (zh) | 半导体功率器件及其制造方法 | |
| TWI407564B (zh) | 具有溝槽底部多晶矽結構之功率半導體及其製造方法 | |
| EP3073531A1 (en) | Composite semiconductor device with different channel widths | |
| US20130161740A1 (en) | Lateral High-Voltage Transistor with Buried Resurf Layer and Associated Method for Manufacturing the Same | |
| JP2007005723A (ja) | 半導体装置 | |
| KR20160119410A (ko) | 접합 트랜지스터와 고전압 트랜지스터 구조를 포함한 반도체 소자 및 그 제조 방법 | |
| US9257517B2 (en) | Vertical DMOS-field effect transistor | |
| CN104733457B (zh) | 半导体元件及其制造方法 | |
| TWI553856B (zh) | 半導體元件及其製作方法 | |
| US9153574B2 (en) | Semiconductor device and method of fabricating the same | |
| JP2017183544A (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI487112B (zh) | 半導體裝置及其製造方法 | |
| TWI587402B (zh) | 高壓半導體裝置及其製造方法 | |
| CN207896095U (zh) | 一种双通道变掺杂ldmos器件 | |
| CN108133962A (zh) | 横向扩散金属氧化物半导体结构及其制作方法 | |
| CN104037206B (zh) | 超级结器件及制造方法 | |
| CN110212026A (zh) | 超结mos器件结构及其制备方法 | |
| CN105336736B (zh) | Bcd器件及其制造方法 | |
| CN102394246B (zh) | 可升级的横向双扩散金属氧化物半导体晶体管及制造方法 | |
| TW201530769A (zh) | 具有局部絕緣結構之半導體元件及其製造方法 | |
| CN107146814A (zh) | 高压半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180608 |