CN102394246B - 可升级的横向双扩散金属氧化物半导体晶体管及制造方法 - Google Patents

可升级的横向双扩散金属氧化物半导体晶体管及制造方法 Download PDF

Info

Publication number
CN102394246B
CN102394246B CN201110388527.2A CN201110388527A CN102394246B CN 102394246 B CN102394246 B CN 102394246B CN 201110388527 A CN201110388527 A CN 201110388527A CN 102394246 B CN102394246 B CN 102394246B
Authority
CN
China
Prior art keywords
region
conduction type
drift region
oxide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110388527.2A
Other languages
English (en)
Other versions
CN102394246A (zh
Inventor
唐树澍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110388527.2A priority Critical patent/CN102394246B/zh
Publication of CN102394246A publication Critical patent/CN102394246A/zh
Application granted granted Critical
Publication of CN102394246B publication Critical patent/CN102394246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提供一种可升级的横向双扩散金属氧化物半导体晶体管及制造方法，通过在衬底上形成同衬底掺杂类型相同的阱区以及位于漂移区内STI上之栅极来最佳化漂移区的掺杂浓度和电场分布(RESURF)，即可控制器件具备不同的电性特征，从而在不改变工艺流程、工艺参数及版图设计的情况下，通过扩展或缩小f区域的宽度即可线性预测器件的电性特性，得到不同电性特征的器件，而无需为了得到不同电性特征的器件针对每种需要的器件重新设计版图、工艺参数或工艺流程。

Description

可升级的横向双扩散金属氧化物半导体晶体管及制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种可升级的横向双扩散金属氧化物半导体晶体管及制造方法。
背景技术
在高压MOS管的发展过程中，主要有垂直导电双扩散金属氧化物半导体(VDMOS)和横向双扩散金属氧化物半导体(LDMOS)。虽然VDMOS导通电阻小，占用版图面积也小，但它是纵向结构，不易和低压CMOS电路兼容。而LDMOS是平面结构，易于和大规模集成电路兼容，且工艺简单，易于实现，性能稳定，因此在各种高低电压兼容的集成电路中得到广泛的应用。
请参阅图1，图1是现有技术的横向双扩散金属氧化物半导体晶体管的结构示意图。如图1所示，现有技术的横向双扩散金属氧化物半导体晶体管随机的例举为N沟槽型横向双扩散金属氧化物半导体晶体管。所述横向双扩散金属氧化物半导体晶体管包括p型衬底100、形成在p型衬底100上的低掺杂的n型阱区110、形成在n型阱区110上表面用以形成N型沟槽的P体扩散区120、用于隔离的浅沟槽隔离140、形成在n型阱区110上表面且相对于P体扩散区120位于浅沟槽隔离140另一侧的重n型掺杂的漂移区130、形成在p体扩散区120上表面的重n型掺杂的源极150、形成在漂移区130上表面的重n型掺杂的漏极160，以及形成在栅极绝缘层上且在空间上覆盖p体扩散区120和漂移区130的栅极170。
现有技术的横向双扩散金属氧化物半导体晶体管只能具备特定的电性特征，无法在其结构或工艺流程、工艺参数不变的情况下对其电性特征进行升级性的调整。
发明内容
本发明要解决的技术问题是提供一种可升级的横向双扩散金属氧化物半导体晶体管及制造方法，以解决现有技术中的横向双扩散金属氧化物半导体晶体管只能具备特定的电性特征，无法在其结构不变的情况下对其电性特征进行升级性的调整的问题。
为解决上述技术问题，本发明提供一种可升级的横向双扩散金属氧化物半导体晶体管，包括：第一导电类型的衬底、形成在所述衬底上的的第一导电类型的阱区、形成在所述第一导电类型的阱区上表面用以形成沟槽的第一导电类型的体扩散区、用于隔离的隔离区、形成在所述第一导电类型阱区上表面且相对于所述体扩散区位于所述隔离区另一侧的第二导电类型漂移区、形成在所述体扩散区上表面的源极、形成在所述漂移区上表面的漏极，以及形成在栅极绝缘层上且在空间上覆盖所述体扩散区和所述漂移区的栅极。
可选的，所述第一导电类型的阱区的掺杂浓度为5E15/cm3-1E17/cm3。
可选的，还包括形成于所述体扩散区中并临近所述源极的体接触区以及形成于所述漂移区中的漏极接触区。
可选的，所述隔离区为浅沟槽隔离区或场绝缘层。
本发明还提供一种制备上述的可升级的横向双扩散金属氧化物半导体晶体管的方法，包括以下步骤：
提供第一导电类型的衬底；
在所述衬底中注入杂质离子形成第一导电类型的阱区；
在所述衬底的上表面内形成隔离区；
在所述第一导电类型的阱区上表面注入杂质离子分别形成第一导电类型的体扩散区和第二导电类型漂移区；所述隔离区的部分或全部位于所述漂移区的上表面中，并以预定的距离与所述体扩散区分开；
在所述衬底的上表面上形成栅极绝缘层，并在所述栅极绝缘层上形成栅极，所述栅极在空间上覆盖所述体扩散区、所述漂移区以及所述隔离区；
在所述体扩散区的上表面形成源极，在所述漂移区的上表面形成漏极。
可选的，所述第一导电类型的阱区的掺杂浓度为5E15/cm3-1E17/cm3。
可选的，所述隔离区为浅沟槽隔离区或场绝缘层。
可选的，还包括在所述体扩散区的上表面邻近所述源极的区域形成体接触区以及在所述漂移区的上表面形成漏极接触区。
本发明还提供一种可升级的横向双扩散金属氧化物半导体晶体管，包括：第一导电类型的衬底、形成在所述衬底上的第一导电类型的阱区、形成在所述衬底上的第二导电类型的阱区、形成在所述第二导电类型的阱区上表面用以形成沟槽的第一导电类型的体扩散区、用于隔离的隔离区、形成在所述第二导电类型阱区上表面且相对于所述体扩散区位于所述隔离区另一侧的第一第二导电类型漂移区、形成在所述体扩散区上表面的源极、形成在所述漂移区上表面的漏极，以及形成在栅极绝缘层上且在空间上覆盖所述体扩散区和所述漂移区的栅极。
可选的，所述第一导电类型的阱区的掺杂浓度为5E15/cm3-1E17/cm3。
可选的，还包括形成于所述体扩散区中并临近所述源极的体接触区以及形成于所述漂移区中的漏极接触区。
可选的，所述隔离区为浅沟槽隔离区或场绝缘层。
可选的，还包括形成在所述第二导电类型的阱区上表面的，相对于所述第一第二导电类型漂移区位于所述体扩散区另一侧的第二第二导电类型的漂移区。
本发明还提供一种制备上述的可升级的横向双扩散金属氧化物半导体晶体管的方法，包括以下步骤：
提供第一导电类型的衬底；
在所述衬底中注入杂质离子形成第一导电类型的阱区；
在所述衬底中注入杂质离子形成第二导电类型的阱区；
在所述衬底的上表面内形成隔离区；
在所述第二导电类型的阱区上表面注入杂质离子分别形成第一导电类型的体扩散区和第一第二导电类型的漂移区；所述隔离区的部分或全部位于所述漂移区的上表面中，并以预定的距离与所述体扩散区分开；
在所述衬底的上表面上形成栅极绝缘层，并在所述栅极绝缘层上形成栅极，所述栅极在空间上覆盖所述体扩散区、所述漂移区以及所述隔离区；
在所述体扩散区的上表面形成源极，在所述漂移区的上表面形成漏极。
可选的，所述第一导电类型的阱区的掺杂浓度为5E15/cm3-1E17/cm3。
可选的，所述隔离区为浅沟槽隔离区或场绝缘层。
可选的，还包括在所述体扩散区的上表面邻近所述源极的区域形成体接触区以及在所述漂移区的上表面形成漏极接触区。
可选的，还包括在所述第二导电类型的阱区上表面注入杂质离子形成相对于所述第一第二导电类型的漂移区位于所述体扩散区另一侧的第二第二导电类型的漂移区。
本发明提供一种可升级的横向双扩散金属氧化物半导体晶体管及制造方法，通过在衬底上形成同衬底掺杂类型相同的阱区以及位于漂移区内STI上之栅极来最佳化漂移区的掺杂浓度和电场分布(RESURF)，即可控制器件具备不同的电性特征，从而在不改变工艺流程、工艺参数及版图设计的情况下，通过扩展或缩小f区域的宽度即可线性预测器件的电性特性，得到不同电性特征的器件，而无需为了得到不同电性特征的器件针对每种需要的器件重新设计版图、工艺参数或工艺流程。
附图说明
图1是现有技术的横向双扩散金属氧化物半导体晶体管的结构示意图；
图2为本发明的隔离型可升级的横向双扩散金属氧化物半导体晶体管的结构示意图；
图3a至图3g为本发明提供的制备隔离型可升级的横向双扩散金属氧化物半导体晶体管的方法的各步骤示意图；
图4为本发明的非隔离型可升级的横向双扩散金属氧化物半导体晶体管的结构示意图；
图5a至图5f为本发明提供的制备非隔离型可升级的横向双扩散金属氧化物半导体晶体管的方法的各步骤示意图；
图6为不同f值的器件中，f值与导通电阻(Ron)之间的关系图；
图7为不同f值的器件中，f值与击穿电压(BV)之间的关系图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明提供的制备可升级的横向双扩散金属氧化物半导体晶体管及制造方法可利用多种替换方式实现，下面是通过较佳的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，示意图不依一般比例局部放大，不应以此作为对本发明的限定。
请参看图2，图2为本发明的隔离型可升级的横向双扩散金属氧化物半导体晶体管的结构示意图。
如图2所示，本发明提供一种隔离型可升级的横向双扩散金属氧化物半导体晶体管，包括：第一导电类型的衬底(例如p型)200、形成在所述衬底200上的低掺杂的第一导电类型的阱区(例如p型)210、形成在所述衬底200上的低掺杂的第二导电类型的阱区(例如n型)220、形成在所述第二导电类型的阱区220上表面用以形成沟槽的第一导电类型的体扩散区(例如p体扩散区)230、用于隔离的隔离区240、形成在所述第二导电类型阱区220上表面且相对于所述体扩散区230位于隔离区240另一侧的重掺杂第一第二导电类型的漂移区(例如重n型掺杂的漂移区)251、形成在所述体扩散区230上表面的源极260、形成在所述第一第二导电类型的漂移区251上表面的漏极，以及形成在栅极绝缘层上且在空间上覆盖所述体扩散区230和所述第一第二导电类型的漂移区251的栅极280。
进一步的，还包括形成于所述体扩散区230中并临近所述源极260的体接触区290及形成在所述第一第二导电类型的漂移区251上表面的漏极接触区270。
进一步的，还包括形成在所述第二导电类型的阱区上表面的，相对于所述第一第二导电类型漂移区位于所述体扩散区另一侧的第二第二导电类型的漂移区252。
所述第一导电类型的阱区210的掺杂浓度为5E15/cm3-1E17/cm3。
所述隔离区240为浅沟槽隔离区(STI)或场绝缘层。
本发明还提供一种制备上述隔离型可升级的横向双扩散金属氧化物半导体晶体管的方法。请参看图3a至图3g，图3a至图3g为本发明提供的制备隔离型可升级的横向双扩散金属氧化物半导体晶体管的方法的各步骤示意图。如图3a至图3g所示，本发明的制备隔离型可升级的横向双扩散金属氧化物半导体晶体管的方法包括以下步骤：
首先，如图3a所示，提供第一导电类型的衬底200；
其次，如图3b所示，在所述衬底中注入杂质离子形成第一导电类型的阱区(例如p型)210；所述第一导电类型的阱区210的掺杂浓度为5E15/cm3-1E17/cm3；
再次，如图3c所示，在所述衬底200中注入杂质离子形成第二导电类型的阱区(例如n型)220；
再次，如图3d所示，在所述衬底200的上表面内形成隔离区240；所述隔离区240为浅沟槽隔离区(STI)或场绝缘层；
再次，如图3e所示，在所述第二导电类型的阱区220上表面注入杂质离子分别形成第一导电类型的体扩散区230、第一第二导电类型的漂移区251以及第二第二导电类型的漂移区252；所述隔离区240的部分或全部位于所述第一第二导电类型的漂移区251的上表面中，并以预定的距离与所述体扩散区230分开；
再次，如图3f所示，在所述衬底200的上表面上形成栅极绝缘层，并在所述栅极绝缘层上形成栅极280，所述栅极280在空间上覆盖所述体扩散区230、所述第一第二导电类型漂移区251以及所述隔离区240；
最后，如图3g所示，采用所述栅极280及所述隔离区240作为掩模进行离子注入，在所述体扩散区230的上表面形成源极260，在所述体扩散区230的上表面邻近所述源极260的区域形成体接触区290，以及在所述第一第二导电类型的漂移区251的上表面形成漏极和漏极接触区270。
本发明还提供一非隔离型可升级的横向双扩散金属氧化物半导体晶体管，即同前述隔离型可升级的横向双扩散金属氧化物半导体晶体管相比无需形成第二导电类型的阱区220以及第二第二导电类型的漂移区252。请参看图4，图4为本发明的非隔离型可升级的横向双扩散金属氧化物半导体晶体管的结构示意图。如图4所示，该非隔离型可升级的横向双扩散金属氧化物半导体晶体管包括：第一导电类型的衬底300(例如p型)、形成在所述衬底300上的低掺杂的第一导电类型的阱区310(例如p型)、形成在所述第一导电类型的阱区310上表面用以形成沟槽的第一导电类型的体扩散区320(例如p体扩散区)、用于隔离的隔离区330、形成在所述第一导电类型阱区310上表面且相对于所述体扩散区320位于隔离区330另一侧的重掺杂第二导电类型漂移区340(例如重n型掺杂的漂移区)、形成在所述体扩散区320上表面的源极360、形成于所述体扩散区320中并临近所述源极360的体接触区380、形成在所述第二导电类型漂移区340上表面的漏极、形成于所述第二导电类型漂移区340上表面的漏极接触区370，以及形成在栅极绝缘层上且在空间上覆盖所述体扩散区320和所述第二导电类型漂移区340的栅极350。
所述第一导电类型的阱区的掺杂浓度为5E15/cm3-1E17/cm3。
所述隔离区为浅沟槽隔离区(STI)或场绝缘层。
本发明还提供一种制备上述非隔离型的可升级的横向双扩散金属氧化物半导体晶体管的方法。请参看图5a至图5f，图5a至图5f为本发明提供的制备非隔离型可升级的横向双扩散金属氧化物半导体晶体管的方法的各步骤示意图。如图5a至图5f所示，本发明的制备非隔离型可升级的横向双扩散金属氧化物半导体晶体管的方法，包括以下步骤：
首先，如图5a所示，提供第一导电类型的衬底300；
其次，如图5b所示，在所述衬底300中注入杂质离子形成第一导电类型的阱区(例如p型)310；所述第一导电类型的阱区310的掺杂浓度为5E15/cm3-1E17/cm3；
再次，如图5c所示，在所述衬底300的上表面内形成隔离区330；所述隔离区为浅沟槽隔离区或场绝缘层；
再次，如图5d所示，在所述第一导电类型的阱区310上表面注入杂质离子分别形成第一导电类型的体扩散区320和第二导电类型漂移区340；所述隔离区330的部分或全部位于所述漂移区340的上表面中，并以预定的距离与所述体扩散区320分开；
再次，如图5e所示，在所述衬底300的上表面上形成栅极绝缘层，并在所述栅极绝缘层上形成栅极350，所述栅极350在空间上覆盖所述体扩散区320、所述漂移区340以及所述隔离区330；
最后，如图5f所示，采用所述栅极350及所述隔离区330作为掩模进行离子注入，在所述体扩散区320的上表面形成源极360，以及在所述第二导电类型漂移区340的上表面形成漏极；
如图5f所示，还包括采用所述栅极350及所述隔离区330作为掩模进行离子注入，在所述体扩散区320的上表面邻近所述源极360的区域形成体接触区380以及在所述第二导电类型漂移区340的上表面形成漏极接触区370。
本发明提供一种可升级的横向双扩散金属氧化物半导体晶体管及制造方法，通过在衬底上形成同衬底掺杂类型相同的阱区以及位于漂移区内STI上之栅极来最佳化漂移区的掺杂浓度和电场分布(RESURF)，即可控制器件具备不同的电性特征，从而在不改变工艺流程、工艺参数及版图设计的情况下，通过扩展或缩小f区域的宽度即可线性预测器件的电性特性，得到不同电性特征的器件，而无需为了得到不同电性特征的器件针对每种需要的器件重新设计版图、工艺参数或工艺流程。
请参看图6和图7，图6为不同f值的器件中，f值与导通电阻(Ron)之间的关系图；图7为不同f值的器件中，f值与击穿电压(BV)之间的关系图。
由图6、图7可知，本发明的可升级的横向双扩散金属氧化物半导体晶体管通过控制同时位于栅极下和隔离区下的漂移区的宽度f即可得到不同电性特征的器件，f值越大，各项电性特征值越大。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (18)

1.一种可升级的横向双扩散金属氧化物半导体晶体管，包括：第一导电类型的衬底、形成在所述衬底上的第一导电类型的阱区、形成在所述第一导电类型的阱区上表面用以形成沟槽的第一导电类型的体扩散区、用于隔离的隔离区、形成在所述第一导电类型阱区上表面且相对于所述体扩散区位于所述隔离区另一侧的第二导电类型漂移区、形成在所述体扩散区上表面的源极、形成在所述漂移区上表面的漏极，以及形成在栅极绝缘层上且在空间上覆盖所述体扩散区和所述漂移区的栅极，通过形成具有与所述衬底的导电类型一致的阱区并调整所述栅极位于所述漂移区上方的宽度，控制所述漂移区的掺杂浓度和电场分布。
2.如权利要求1所述的可升级的横向双扩散金属氧化物半导体晶体管，其特征在于，所述第一导电类型的阱区的掺杂浓度为5E15/cm3-1E17/cm3。
3.如权利要求1或2所述的可升级的横向双扩散金属氧化物半导体晶体管，其特征在于，还包括形成于所述体扩散区中并临近所述源极的体接触区以及形成于所述漂移区中的漏极接触区。
4.如权利要求1或2所述的可升级的横向双扩散金属氧化物半导体晶体管，其特征在于，所述隔离区为浅沟槽隔离区或场绝缘层。
5.一种制备权利要求1所述的可升级的横向双扩散金属氧化物半导体晶体管的方法，包括以下步骤：
提供第一导电类型的衬底；
在所述衬底中注入杂质离子形成第一导电类型的阱区；
在所述衬底的上表面内形成隔离区；
在所述第一导电类型的阱区上表面注入杂质离子分别形成第一导电类型的体扩散区和第二导电类型漂移区；所述隔离区的部分或全部位于所述漂移区的上表面中，并以预定的距离与所述体扩散区分开；
在所述衬底的上表面上形成栅极绝缘层，并在所述栅极绝缘层上形成栅极，所述栅极在空间上覆盖所述体扩散区、所述漂移区以及所述隔离区，通过形成具有与所述衬底的导电类型一致的阱区并调整所述栅极位于所述漂移区上方的宽度，控制所述漂移区的掺杂浓度和电场分布；
在所述体扩散区的上表面形成源极，在所述漂移区的上表面形成漏极。
6.如权利要求5所述的制备可升级的横向双扩散金属氧化物半导体晶体管的方法，其特征在于，所述第一导电类型的阱区的掺杂浓度为5E15/cm3-1E17/cm3。
7.如权利要求5或6所述的制备可升级的横向双扩散金属氧化物半导体晶体管的方法，其特征在于，所述隔离区为浅沟槽隔离区或场绝缘层。
8.如权利要求5或6所述的制备可升级的横向双扩散金属氧化物半导体晶体管的方法，其特征在于，还包括在所述体扩散区的上表面邻近所述源极的区域形成体接触区以及在所述漂移区的上表面形成漏极接触区。
9.一种可升级的横向双扩散金属氧化物半导体晶体管，包括：第一导电类型的衬底、形成在所述衬底上的第一导电类型的阱区、形成在所述衬底上的第二导电类型的阱区、形成在所述第二导电类型的阱区上表面用以形成沟槽的第一导电类型的体扩散区、用于隔离的隔离区、形成在所述第二导电类型阱区上表面且相对于所述体扩散区位于所述隔离区另一侧的第一第二导电类型漂移区、形成在所述体扩散区上表面的源极、形成在所述漂移区上表面的漏极，以及形成在栅极绝缘层上且在空间上覆盖所述体扩散区和所述漂移区的栅极，通过形成具有与所述衬底的导电类型一致的阱区并调整所述栅极位于所述漂移区上方的宽度，控制所述漂移区的掺杂浓度和电场分布。
10.如权利要求9所述的可升级的横向双扩散金属氧化物半导体晶体管，其特征在于，所述第一导电类型的阱区的掺杂浓度为5E15/cm3-1E17/cm3。
11.如权利要求9或10所述的可升级的横向双扩散金属氧化物半导体晶体管，其特征在于，还包括形成于所述体扩散区中并临近所述源极的体接触区以及形成于所述漂移区中的漏极接触区。
12.如权利要求9或10所述的可升级的横向双扩散金属氧化物半导体晶体管，其特征在于，所述隔离区为浅沟槽隔离区或场绝缘层。
13.如权利要求9或10所述的可升级的横向双扩散金属氧化物半导体晶体管，其特征在于，还包括形成在所述第二导电类型的阱区上表面的，相对于所述第一第二导电类型漂移区位于所述体扩散区另一侧的第二第二导电类型的漂移区。
14.一种制备权利要求9所述的可升级的横向双扩散金属氧化物半导体晶体管的方法，包括以下步骤：
提供第一导电类型的衬底；
在所述衬底中注入杂质离子形成第一导电类型的阱区；
在所述衬底中注入杂质离子形成第二导电类型的阱区；
在所述衬底的上表面内形成隔离区；
在所述第二导电类型的阱区上表面注入杂质离子分别形成第一导电类型的体扩散区和第一第二导电类型的漂移区；所述隔离区的部分或全部位于所述漂移区的上表面中，并以预定的距离与所述体扩散区分开；
在所述衬底的上表面上形成栅极绝缘层，并在所述栅极绝缘层上形成栅极，所述栅极在空间上覆盖所述体扩散区、所述漂移区以及所述隔离区，通过形成具有与所述衬底的导电类型一致的阱区并调整所述栅极位于所述漂移区上方的宽度，控制所述漂移区的掺杂浓度和电场分布；
在所述体扩散区的上表面形成源极，在所述漂移区的上表面形成漏极。
15.如权利要求14所述的制备可升级的横向双扩散金属氧化物半导体晶体管的方法，其特征在于，所述第一导电类型的阱区的掺杂浓度为5E15/cm3-1E17/cm3。
16.如权利要求14或15所述的制备可升级的横向双扩散金属氧化物半导体晶体管的方法，其特征在于，所述隔离区为浅沟槽隔离区或场绝缘层。
17.如权利要求14或15所述的制备可升级的横向双扩散金属氧化物半导体晶体管的方法，其特征在于，还包括在所述体扩散区的上表面邻近所述源极的区域形成体接触区以及在所述漂移区的上表面形成漏极接触区。
18.如权利要求14或15所述的制备可升级的横向双扩散金属氧化物半导体晶体管的方法，其特征在于，还包括在所述第二导电类型的阱区上表面注入杂质离子形成相对于所述第一第二导电类型的漂移区位于所述体扩散区另一侧的第二第二导电类型的漂移区。
CN201110388527.2A 2011-11-29 2011-11-29 可升级的横向双扩散金属氧化物半导体晶体管及制造方法 Active CN102394246B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110388527.2A CN102394246B (zh) 2011-11-29 2011-11-29 可升级的横向双扩散金属氧化物半导体晶体管及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110388527.2A CN102394246B (zh) 2011-11-29 2011-11-29 可升级的横向双扩散金属氧化物半导体晶体管及制造方法

Publications (2)

Publication Number Publication Date
CN102394246A CN102394246A (zh) 2012-03-28
CN102394246B true CN102394246B (zh) 2017-12-22

Family

ID=45861504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110388527.2A Active CN102394246B (zh) 2011-11-29 2011-11-29 可升级的横向双扩散金属氧化物半导体晶体管及制造方法

Country Status (1)

Country Link
CN (1) CN102394246B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790089A (zh) * 2012-07-24 2012-11-21 华中科技大学 一种漏极下具有埋层的射频ldmos器件
US10199475B2 (en) * 2016-05-24 2019-02-05 Maxim Integrated Products, Inc. LDMOS transistors and associated systems and methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710416B1 (en) * 2003-05-16 2004-03-23 Agere Systems Inc. Split-gate metal-oxide-semiconductor device
CN102097327A (zh) * 2009-12-02 2011-06-15 万国半导体股份有限公司 双通道沟槽ldmos晶体管和bcd工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638992B1 (ko) * 2004-12-30 2006-10-26 동부일렉트로닉스 주식회사 높은 브레이크다운 전압 및 향상된 온저항 특성을 갖는수평형 디모스 트랜지스터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710416B1 (en) * 2003-05-16 2004-03-23 Agere Systems Inc. Split-gate metal-oxide-semiconductor device
CN102097327A (zh) * 2009-12-02 2011-06-15 万国半导体股份有限公司 双通道沟槽ldmos晶体管和bcd工艺

Also Published As

Publication number Publication date
CN102394246A (zh) 2012-03-28

Similar Documents

Publication Publication Date Title
US10529849B2 (en) High-voltage semiconductor device including a super-junction doped structure
EP2860762B1 (en) High voltage junction field effect transistor
CN104347683B (zh) 半导体器件
US9112023B2 (en) Multi-gate VDMOS transistor and method for forming the same
US20130161740A1 (en) Lateral High-Voltage Transistor with Buried Resurf Layer and Associated Method for Manufacturing the Same
US8575693B1 (en) Double diffused metal oxide semiconductor device
KR101699585B1 (ko) 고전압 반도체 소자 및 그 제조 방법
US9245996B2 (en) Lateral double-diffused metal-oxide-semiconudctor transistor device and layout pattern for LDMOS transistor device
WO2019109924A1 (zh) Ldmos器件及其制备方法
TWI419333B (zh) 半導體結構及其操作方法
US9018703B2 (en) Hybrid high voltage device and manufacturing method thereof
CN102394246B (zh) 可升级的横向双扩散金属氧化物半导体晶体管及制造方法
US8829611B2 (en) High voltage metal-oxide-semiconductor transistor device
CN105793987A (zh) 沟槽栅极沟槽场板半垂直半横向mosfet
TWI478343B (zh) 半導體結構及其製程
CN103633139B (zh) 高压金属氧化物半导体晶体管元件
US20220416028A1 (en) Vertical field effect transistor and method for the formation thereof
US9780171B2 (en) Fabricating method of lateral-diffused metal oxide semiconductor device
CN112599600A (zh) 垂直双扩散晶体管及其制造方法
US10008594B2 (en) High voltage semiconductor device
CN108133962A (zh) 横向扩散金属氧化物半导体结构及其制作方法
TWI546961B (zh) 高壓金氧半導體電晶體元件
US8492835B1 (en) High voltage MOSFET device
US20140061786A1 (en) Double Diffused Metal Oxide Semiconductor Device and Manufacturing Method Thereof
US9076676B2 (en) High-voltage transistor device and production method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140504

C10 Entry into substantive examination
C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20140504

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: Jing Shanghai Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

GR01 Patent grant
GR01 Patent grant