JP2010541289A - Ｍｏｓｆｅｔのアクティブ領域および終端領域の電荷バランス - Google Patents

Ｍｏｓｆｅｔのアクティブ領域および終端領域の電荷バランス Download PDF

Info

Publication number
JP2010541289A
JP2010541289A JP2010528137A JP2010528137A JP2010541289A JP 2010541289 A JP2010541289 A JP 2010541289A JP 2010528137 A JP2010528137 A JP 2010528137A JP 2010528137 A JP2010528137 A JP 2010528137A JP 2010541289 A JP2010541289 A JP 2010541289A
Authority
JP
Japan
Prior art keywords
trench
region
implants
active region
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010528137A
Other languages
English (en)
Other versions
JP5529742B2 (ja
Inventor
チェン、クフェイ
テリル、カイル
シ、シャロン
Original Assignee
ビシェイ−シリコニクス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ビシェイ−シリコニクス filed Critical ビシェイ−シリコニクス
Publication of JP2010541289A publication Critical patent/JP2010541289A/ja
Application granted granted Critical
Publication of JP5529742B2 publication Critical patent/JP5529742B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

アクティブ領域および終端領域を備えたＭＯＳＦＥＴの製造方法が開示される。この方法は、アクティブ領域および終端領域に位置するトレンチの底部に第１の複数のインプラントを形成することを含む。第２の複数のインプラントは、アクティブ領域に位置するトレンチの底部に形成される。アクティブ領域に位置するトレンチの底部に形成された第２の複数のインプラントによって、アクティブ領域のトレンチの底部に形成されたインプラントを所定の濃度とすることができる。その際、アクティブ領域および終端領域の両方の降伏電圧を同程度とすることができ、したがって、好ましいＲＤｓｏｎを維持しながら両方の降伏電圧を最適化することができる。
【選択図】図２Ａ

Description

（関連米国出願）
本出願は、２００７年１０月５日に出願され、発明の名称が「ＭＯＳＦＥＴのアクティブ領域および終端領域の電荷バランス」であり、本発明の譲受人に譲渡された同時継続仮特許出願第６０／９９７，９４５号の優先権を主張し、参照によりそのすべてを本願明細書に援用する。
本発明は、ＭＯＳＦＥＴのアクティブ領域および終端領域の電荷平衡（電荷バランス）に関する。
金属酸化膜半導体型電界効果トランジスタ（ＭＯＳＦＥＴ）は、電荷キャリアが移動するＭＯＳＦＥＴチャネルの幅を電子的に変化させることで機能する電界効果トランジスタの１つである。ＭＯＳＦＥＴチャネルの幅を広げることで、ＭＯＳＦＥＴの導電性を高めることができる。ＭＯＳＦＥＴは、ゲート、ドレイン、およびソースを含む。電荷キャリアは、ソースを介してチャネルに流入し、ドレインを介してチャネルから流出する。ＭＯＳＦＥＴチャネルの幅は、ゲート電極に印加される電圧を変化させることで調整することができる。一般に、従来のＭＯＳＦＥＴでは、ゲート電極は酸化物の薄層によってチャネルから絶縁されている。
ＭＯＳＦＥＴの操作パラメータは、ＭＯＳＦＥＴの操作および性能に影響する。ＭＯＳＦＥＴの操作パラメータには、ドレイン−ソース降伏電圧（絶縁破壊電圧）（ＢＶｄｓ）、およびドレイン−ソースのオン抵抗（ＲＤＳｏｎ）が含まれる。
ＭＯＳＦＥＴ ＢＶｄｓは、絶縁体の一部が導電性に変わる変化を引き起こす最小電圧である。したがって、一般に高ＢＶｄｓであることが望ましい。重要なことは、ＢＶｄｓを超過すると、電流が流れてＭＳＯＦＥＴが適切にシャットオフできなくなることである。
ＲＤＳｏｎは、所定のドレイン電流とゲート−ソース電圧でのドレイン−ソース間の抵抗である。低ＲＤＳｏｎであることが望まれることが多く、低ＲＤＳｏｎであることで、ＭＯＳＦＥＴの通電性能を向上させることができる。
ＭＯＳＦＥＴの設計者は、ＢＶｄｓとＲＤＳｏｎとの間でトレードオフすることが多い。たとえば、幅広く低濃度にドープされたドリフト領域を設けてＢＶｄｓを増大させると、ＲＤＳｏｎが増大してしまう。しかし、幅狭く高濃度にドープされたドリフト領域を設けてＲＤＳｏｎを減少させると、ＢＶｄｓが減少してしまう。したがって、設計者は、このトレードオフを考慮して、ＭＯＳＦＥＴに最適なＢＶｄｓとＲＤＳｏｎを見つけようとする。アクティブ領域に用いられるトレンチ幅と終端領域に用いられるトレンチ幅とが異なるため、アクティブ領域および終端領域のＢＶｄｓを同等の値とすることは困難である。
図１Ａには、アクティブ領域１０１と、終端領域１０３とを含む、従来のＭＯＳＦＥＴが示されている。図１Ａに示すように、電流が流れる好ましい方向は、ＭＯＳＦＥＴ内で垂直である（アクティブ領域のトレンチ１０７に隣接する垂直チャネル１０５を表す点線参照）。しかし、ＢＶｄｓを超過した場合、デバイストレンチの角部に並ぶ酸化膜中に破壊（降伏）が起こり得る状態となって、ＭＯＳＦＥＴ中に望まない電流の流れが生じる可能性がある。これは、従来のＭＯＳＦＥＴの多くが起伏のある電界を有し、そのような電界では、電界の強度がＭＯＳＦＥＴのトレンチの角部で最大となり得るためである。
図１Ｂには、図１Ａに示す従来のＭＯＳＦＥＴにおいて、終端領域のトレンチ１０９の壁部に並んだ酸化膜における、破壊に対して脆弱なトレンチ部位１１１，１１３，１１５が示されている。上述のように、このような電流の流れによって、ＭＯＳＦＥＴが適切にシャットオフできなくなる。重要なことは、従来のＭＯＳＦＥＴの多くが終端領域における電圧破壊に対して保護が不十分であり、このような電流の流れの影響を受けやすいということである。
したがって、電圧破壊と望まない電流の流れに対する改善された保護性能を有するＭＯＳＦＥＴを提供する方法に対する要望がある。本発明は、この要望を満たす方法を提供する。
本発明の実施形態では、アクティブ領域と終端領域の両方において、トレンチ底部における注入（ｉｍｐｌａｎｔｓ：インプラント）を調整し、これにより電荷バランスのとれた注入領域（Ｃｈａｒｇｅ ｂａｌａｎｃｅｄ ｉｍｐｌａｎｔ ｒｅｇｉｏｎ）を形成することで、ＭＯＳＦＥＴのアクティブ領域および終端領域における降伏電圧（ＢＶｄｓ）の最適化が可能となる。電荷バランスの結果、注入領域（インプラント領域）と交わる電界を平坦にすることができ、これにより降伏電圧（ＢＶｄｓ）をより高めることができる。さらに、アクティブ領域におけるインプラントに起因する高濃度のドーピングによって、好ましくは、ＭＯＳＦＥＴのデバイスオン抵抗（ＲＤＳｏｎ）が低下する。
ＭＯＳＦＥＴに電荷平衡のとれたアクティブ領域と終端領域とをもたらす、一部の開示された方法では、第１の複数のインプラントがＭＯＳＦＥＴのアクティブ領域と終端領域に位置するトレンチの底部に形成される。続いて、第２の複数のインプラントがアクティブ領域に位置するトレンチの底部のみに形成される。ＭＯＳＦＥＴのアクティブ領域に位置するトレンチの底部に形成された第２の複数のインプラントによって、アクティブ領域に位置するトレンチの底部に形成されたインプラントを所望の濃度とすることができる。
ある実施形態では、基板に第１および第２のエピタキシャル層を形成し、最上層のエピタキシャル層にあるアクティブ領域と終端領域とにトレンチを形成し、アクティブ領域および終端領域に形成されたトレンチの底部に複数のインプラントを形成することを含む、アクティブ領域と終端領域とを備えたＭＯＳＦＥＴの製造方法が開示される。この方法は、さらに、終端領域をマスクし、アクティブ領域に形成されたトレンチの底部に複数のインプラントを形成し、終端領域上に厚い酸化膜を形成することを含む。終端領域に位置するトレンチに形成された酸化膜は、アクティブ領域に位置するトレンチに形成された酸化膜よりも厚い。
同等のＢＶｄｓを有するアクティブ領域と終端領域とを備えたＭＯＳＦＥＴもまた開示される。ある実施形態では、アクティブ領域は、複数のアクティブ領域トレンチ、この複数のトレンチの１つまたは複数の側壁に隣接するソース領域、ソース領域と隣接し、かつソース領域の垂直下方に位置するゲート領域、およびゲート領域と隣接し、かつゲート領域の垂直下方に位置するドレイン領域を含む。終端領域は、ゲート ピックアップ トレンチ（ｇａｔｅ ｐｉｃｋｕｐ ｔｒｅｎｃｈ）と、複数の終端トレンチと、を含む。第１の複数のインプラントは、アクティブ領域および終端領域に位置するトレンチの底部に設けられる。第２の複数のインプラントは、アクティブ領域に位置するトレンチの底部に形成され、これによりアクティブ領域に位置するトレンチの底部に形成されたインプラントを、予め定められた望ましい濃度とすることができる。好ましくは、ＭＯＳＦＥＴは、アクティブ領域および終端領域の両方で最適なＢＶｄｓを有し得る。
本発明のこれらの効果および他の効果は、以下に続く、図面に示された好ましい実施形態の詳細な説明を読んだ後に、本分野における通常の知識を有する者に明らかなものとなるであろう。
アクティブ領域と終端領域とを備えたＭＯＳＦＥＴの製造方法が開示される。この方法は、アクティブ領域に位置するトレンチの底部と、終端領域に位置するトレンチの底部とに第１の複数のインプラントを形成することを含む。また、第２の複数のインプラントが、アクティブ領域に位置するトレンチの底部に形成される。アクティブ領域に位置するトレンチの底部に形成された第２の複数のインプラントによって、アクティブ領域に位置するトレンチの底部に形成されたインプラントを所定の濃度とすることができる。その際、アクティブ領域および終端領域の両方の降伏電圧を同程度とすることができ、したがって、好ましいＲＤｓｏｎを維持しながら両方の降伏電圧を最適化することができる。
本発明は、そのさらなる利点とともに、添付の図面と併せてなされる以下の説明を参照することで十分に理解することができるであろう。
図１Ａは、アクティブ領域および終端領域を備えた、従来の金属酸化膜半導体型電界効果トランジスタ（ＭＯＳＦＥＴ）デバイスを示す図である。 図１Ｂは、図１Ｂに示される従来のＭＯＳＦＥＴにおける終端領域トレンチの壁面に沿って並ぶ酸化膜における脆弱な位置を示す図である。 図２Ａは、本発明のある実施形態にしたがって形成されたＭＯＳＦＥＴの断面を示す図である。 図２Ｂは、本発明のある実施形態にしたがったアクティブ領域と終端領域との間の電荷バランスを得るための注入工程の調整操作を説明する図である。 図３Ａは、本発明のある実施形態にしたがってＮ＋基板に形成されたＮエピ層（Ｎ ｅｐｉ−ｌａｙｅｒ）およびＰエピ層（Ｐ ｅｐｉ−ｌａｙｅｒ）を示す図である。 図３Ｂは、本発明のある実施形態にしたがってＰエピ層に形成されたアクティブ領域および終端領域のトレンチを示す図である。 図３Ｃは、本発明のある実施形態にしたがってアクティブ領域および終端領域のトレンチの底部に実施された第１の複数のＮ型インプラントを示す図である。 図３Ｄは、本発明のある実施形態にしたがってアクティブ領域のトレンチの底部に実施された第２の複数のＮ型インプラントを示す図である。 図３Ｅは、本発明のある実施形態にしたがって、マスクを用いて形成した、終端トレンチ領域上に成長させた厚い酸化膜と、アクティブ領域上に成長させたゲート酸化膜とを示す図である。 図３Ｆは、本発明のある実施形態にしたがってアクティブ領域および終端領域のトレンチに形成された堆積ポリシリコンを示す図である。 図３Ｇは、本発明のある実施形態にしたがった、しきい値電圧（Ｖｔ）調節用インプラントおよびソースインプラントを示す図である。図３Ｇおよび図３Ｈの右側領域に示す破線は連続する一本の破線として理解されるべきものである。 図３Ｈは、本発明のある実施形態にしたがって低熱酸化膜（ＬＴＯ）およびホウリンケイ酸塩ガラス膜（ＢＰＳＧ）を堆積させた後のデバイス断面を示す図である。図３Ｇおよび図３Ｈの右側領域に示す破線は連続する一本の破線として理解されるべきものである。 図３Ｉは、本発明のある実施形態にしたがってコンタクト用インプラント、メタライゼーション（ｍｅｔａｌｌｉｚａｔｉｏｎ）、およびパッシベーション層が形成された後のデバイス断面を示す図である。 同一の符号は、各図面に示される同一または同等の部材を示す。
これより、添付の図面に示される種々の実施形態を参照して、本発明を詳細に説明する。以下に続く本発明の詳細な説明において、本発明の完全な理解のために具体的細部が説明される。しかしながら、本発明がこれらの具体的細部がなくとも実施可能であることは当業者に自明であろう。さらに、既知の方法等は、本発明をわかりにくくしないために、詳細には記載していない。
本発明の一実施形態に係るＭＯＳＦＥＴアクティブ領域および終端領域の電荷バランス
図２Ａに、本発明の一実施形態にしたがって形成されたＭＯＳＦＥＴ２００の断面を示す。本発明の実施形態において、複数のインプラントがＭＯＳＦＥＴ２００のアクティブ領域２００ａおよび終端領域２００ｂのトレンチ底部に形成され、これによりこれらの領域における電荷平衡が得られる。一実施形態において、この電荷平衡によって、ＭＯＳＦＥＴ２００の各領域における降伏電圧（ＢＶｄｓ）が同等となり、さらに、このＢＶｄｓを両領域で最適化することができる。さらに、インプラントによりもたらされる高濃度のドーピングによって、ＭＯＳＦＥＴ２００のオン抵抗（ＲＤＳｏｎ）が低下する。さらに、電荷平衡によってインプラント領域と交わる電界が平坦となり、電荷バランスのとれたインプラント領域を有していないＭＯＳＦＥＴと比べてＭＯＳＦＥＴ２００のＢＶｄｓを高めやすくすることができる。
図２Ａに示す実施形態において、ＭＯＳＦＥＴ２００は、基板２０１、エピタキシャル（エピ）層２０３、エピタキシャル（エピ）層２０５、複数のアクティブ領域インプラント２０７、複数の終端領域インプラント２０９、ソースインプラント２１１、Ｐボディウェル２１３、ゲート領域２１５、ドレイン領域２１７、アクティブ領域トレンチ２１９、アクティブ領域トレンチ２２１、ゲートピックアップトレンチ２２３、終端領域トレンチ２２５ａ〜２２５ｃ、酸化膜２２７、アクティブ領域トレンチ酸化膜２２９、終端領域トレンチ酸化膜２３１、ゲートポリ（ｇａｔｅ ｐｏｌｙ）２３３、ソース電極２３５、ゲート電極２３７、ドレイン電極２３９、パッシベーション層２４１、およびスクライブライン２４３を含む。
図２Ａに示すように、複数のインプラント２０７，２０９は、ここに開示されるプロセス（図３Ａ〜３Ｈを参照してなされた説明を参照）にしたがって、アクティブ領域２００ａおよび終端領域２００ｂのトレンチ２１９，２２１，２２３，２２５ａ〜２２５ｃの底部に形成されている。図２Ａに示す実施形態において、アクティブ領域トレンチ２１９，２２１の底部インプラントの底部に設けられたインプラントは、ＭＯＳＦＥＴ２００のドレイン領域の一部を形成している。一実施形態では、これらのインプラントは、２回の注入操作によって形成することができる。まず、アクティブ領域トレンチ２１９，２２１および終端領域トレンチ２２３，２２５ａ〜２２５ｃの両方の底部に複数のインプラントが形成される。その後、アクティブ領域トレンチ２１９，２２１の底部に第２の複数のインプラントが設けられる。
一実施形態において、アクティブ領域トレンチ２１９，２２１の底部に設けられた第２の複数のインプラントは、１回目の注入操作でアクティブ領域トレンチ２１９，２２１の底部に設けられた第１の複数のインプラントに付加される。第２の複数のインプラントは、好ましくは、１回目の複数のインプラント操作でアクティブ領域トレンチ２１９，２２１の底部に設けられたインプラントを所望のドーピング濃度に調整あるいは調節するために用いられる。一実施形態において、インプラントは、デバイス２００のアクティブ領域２００ａと終端領域２００ｂとの間で電荷平衡が得られるように調整される。その結果得られた、アクティブ領域２００ａと終端領域２００ｂとの間の電荷平衡によって、ＢＶｄｓを高めやすくなる。この方法では、両領域２００ａ，２００ｂにおけるＢＶｄｓを最適化することができる。
図２Ｂに、本発明の一実施形態にしたがって前述の電荷平衡を得るための注入工程の調整操作を例示する。図２Ｂに示すように、アクティブ領域２００ａおよび終端領域２００ｂの両方に位置するトレンチの底部に第１の複数のインプラントが設けられた図中Ａの時点で、トレンチの底部に位置するインプラントのドーピング濃度は、終端領域トレンチ２２３，２２５ａ〜２２５ｃに最適なレベルに到達する。図中Ｂの時点でアクティブ領域トレンチ２１９，２２１の底部に第２の複数のインプラントが設けられると、第２の複数のインプラントは、終端領域のトレンチをそのままの状態としながら、アクティブ領域トレンチ２１９，２２１の底部に位置するインプラントのドーピング濃度をアクティブ領域トレンチに最適な濃度に調整するように働く。
インプラントを設けるために用いられる注入エネルギーは、インプラントが望ましいドーピング濃度となるように選択することができる。一実施形態では、８キロオングストロームのハードマスク厚に対して（以下の説明参照）、注入エネルギーは、１５０、３５０、および４５０ｅｖを含めることができるが、これに限定されない。他の実施形態では、他の注入エネルギーを採用することができる。
図２Ａに示すように、ＭＯＳＦＥＴ２００は、終端トレンチ２２５ａ〜２２５ｃを含む終端構造を備える。一実施形態では、この構造を備えることで、電圧破壊、あるいは、ＭＯＳＦＥＴ２００ダイ（ｄｉｅ）がスクライブライン２４３で個片化された際に作り出される経路を介した漏電を防ぐことができる。終端構造の一部である複数のトレンチ２２５ａ〜２２５ｃは、ソースをドレイン電圧に分配あるいは逓減し、これにより電圧破壊のリスクが低減する。
一実施形態において、終端トレンチ酸化膜２３１は、その厚さがアクティブ領域トレンチ酸化膜２２９の厚さよりも大きくなるように形成される。終端領域トレンチ酸化膜２３１の厚さが厚いほど、オフ状態での逆バイアス電圧を大きくすることができる。一実施形態では、この酸化膜の厚さを１．５キロオングストローム厚とすることができる。他の実施形態では、他の厚さとしてもよい。この厚い酸化膜によって、逆バイアス電圧を大きくすることができるため、電圧破壊を防ぐことができる。
操作において、ターンオン電圧がゲート電極２３７に加えられると、ゲートピックアップトレンチ２２３を介して電圧がアクティブ領域トレンチ２１９，２２１に結合し、これによりアクティブ領域トレンチ２１９に隣接して形成されるチャネルを介して電流が流れる。ターンオフ電圧がゲート電極２３７に加えられると、終端領域トレンチ２２５ａ〜２２５ｃを取り囲む厚い酸化膜２３１によって、高ターンオフ電圧差が安定的にサポートされる。上述のように、この厚い酸化膜によって、突然の電流フロー等の望ましくない導通が起こり得る破壊を防ぐことができる。
一実施形態において、複数のインプラントによってもたらされる高濃度のドーピングにより、電子流の電気抵抗を減少させることができ、これによりＲＤＳｏｎを低減することができる。さらに、複数のインプラントによってもたらされる電荷バランスのとれたアクティブ領域２００ａおよび終端領域２００ｂによって、オフ状態におけるインプラント領域からの電荷を十分に減少させることができ、これによりオフ状態において高電圧状態とすることができる。その一方、導通状態では、複数のアクティブ領域インプラント２０７によってもたらされる、ＭＯＳＦＥＴドリフト領域の高濃度ドーピングによって、キャリアが容易に流れることができ、そのためＲＤＳｏｎを効果的に減少させることができる。
本発明の調整注入手法によって、用いられる特定幅のトレンチに必要なドーピング濃度となるように、インプラントを調整することができる。この方法において、デバイス中に異なる幅のトレンチが存在しても電荷平衡を得ることができることは理解されたい。さらに、一実施形態において、終端領域２００ｂにおける望ましくない電流の流れと電圧破壊が回避される一方で、アクティブ領域２００ａにおける垂直な電流の流れが維持される。一実施形態において、ＭＯＳＦＥＴ２００は、Ｎチャネルデバイス用にＰエピ層／Ｎエピ層／Ｎ＋基板で構成することができ、また、Ｐチャネルデバイス用にＮエピ層／Ｐエピ層／Ｐ＋基板で構成することができる。所望のＲｄｓｏｎと高いＢＶｄｓを得るために、ＭＯＳＦＥＴ２００の複数のインプラント２０７，２０９が、望ましいＢＶｄｓに最適なレベルでトレンチ底部に設けられ、これにより、上述したようにデバイスのインプラント領域全体で電荷平衡を得ることができる。例示される実施形態において、アクティブ領域２００ａのトレンチ底部と終端領域２００ｂのトレンチ底部との間で分離した複数のインプラントによって、最適なＢＶｄｓが両領域にもたらされる。
ＭＯＳＦＥＴのアクティブ領域および終端領域の電荷バランスのプロセスフロー
図３Ａ〜３Ｉに、本発明の一実施例にしたがって複数のインプラントを用いてＭＯＳＦＥＴのアクティブ領域および終端領域の電荷平衡をもたらす例示的なプロセスを説明するための一連の断面を示す。図３Ａ〜３Ｉにおいて、図２Ａに示す構造と同様の構造には同様の符号を付す。
図３Ａに示すように、最初の操作でＮエピ層２０３とＰエピ層２０５がＮ＋基板２０１に形成される。１以上の操作によって図３Ａに示す断面のような状態となった後、図３Ｂに示すように、アクティブ領域トレンチ２１９，２２１と終端領域トレンチ２２３，２２５ａ〜２２５ｃがＰエピ層２０５に形成される。一実施形態において、トレンチの位置を規定するためにハードマスク３０１が用いられる。一実施形態において、ハードマスク３０１は、低熱酸化膜（ＬＴＯ）、ＳｉＯ２で形成することができる。他の実施形態では、ハードマスク３０１の形成に他の材料を使用することができる。一実施形態において、アクティブ領域２００ａおよび終端領域２００bのトレンチの位置を規定するハードマスク３０１の開口位置は、フォトレジスト（図示せず）を用いて規定することができる。一実施形態において、トレンチはプラズマエッチング処理によって形成される。他の実施形態では、他の処理法を採用することができる。プラズマエッチングを採用した場合、トレンチの厚さは、注入エネルギー量によって調節することができる。
さらに、図３Ｂに示すように、トレンチの底部および側壁に酸化膜３０３が形成される。一実施形態において、トレンチの底部および側壁に形成された酸化膜３０３は、ＳｉＯ２で形成することができる。一実施形態において、酸化膜は低熱酸化膜（ＬＴＯ）処理で形成することができる。
１以上の操作によって図３Ｂに示す断面のような状態となった後、図３Ｃに示すように、第１の複数のＮ型インプラント操作３０５が行われ、アクティブ領域および終端領域のトレンチの底部に第１の複数のＮ型インプラント（例えば、２０７，２０９）が形成される。図３Ｃに示すように、インプラントは、デバイス表面に対して平行に全面的に施されるが、ハードマスク３０１によって（インプラントが選択的に阻止されるため）、インプラントはトレンチ底部の所望の位置に注入される（例えば、２０７，２０９）。一実施形態において、第１の複数のＮ型インプラント操作３０５には、リンインプラントを用いることができる。他の実施形態では、他の材料を用いることができる。
一実施形態において、トレンチの底部にインプラントを設けるために用いられる注入エネルギーは、望まれる降伏電圧に依存する。さらに、一実施形態において、８Ｋオングストローム厚のハードマスクに対する注入エネルギーは、たとえば１５０、３５０、および４５０ｅｖを含むことができるが、これに限定されない。
１以上の操作によって図３Ｃに示す断面のような状態となった後、図３Ｄに示すように、第２の複数のＮ型インプラント操作３０７が行われ、アクティブ領域トレンチの底部に第２の複数のＮ型インプラント（例えば、２０７）が形成される。一実施形態において、第２の複数のＮ型インプラントは、アクティブ領域トレンチ２１９，２２１の底部に既に形成されているインプラントを所望の濃度に調整するために用いられる。一実施形態において、第２の複数のＮ型インプラント３０７の注入前に終端領域２００ｂを被覆するためにフォトレジスト３０９を用いることができ、これにより、第２の複数のＮ型インプラント３０７が終端領域トレンチ２２３，２２５ａ，２２５ｂ，２２５ｃの底部に注入されるのを回避することができる。
一実施形態において、第２の複数のＮ型インプラント操作３０７には、リンインプラントを用いることができる。他の実施形態では、第２の複数のＮ型インプラント操作３０７に他の材料を用いることができる。一実施形態において、アクティブ領域トレンチ２１９，２２１を除く各トレンチを被覆するために、フォトレジストマスク３０９を形成することができる。一実施形態において、注入エネルギーは、望まれる降伏電圧に依存し、インプラントの量は、トレンチの幅に依存する。
１以上の操作によって図３Ｄに示す断面のような状態となった後、図３Ｅに示すように、マスク（図示せず）を用いて終端トレンチ領域上に厚い酸化膜３１１を成長させ、アクティブ領域上にゲート酸化膜３１３を成長させる。一実施形態において、この工程は、（１）デバイスの全表面およびトレンチ内に厚い酸化膜を成長させ、（２）終端領域におけるデバイス表面およびトレンチをマスクした後、表面およびトレンチのマスク未被覆部分における厚い酸化膜を除去し、（３）その後、表面およびトレンチのマスク未被覆部分に薄い酸化膜を設けることによって実施することができる。他の実施形態では、厚い酸化膜３１１および薄い酸化膜３１３を形成するために他の技術を用いることができる。
一実施形態において、厚い酸化膜３１１は、厚さが１．５キロオングストロームとなるように成長させることができる。他の実施形態では、厚い酸化膜３１１は、他の厚さとなるように成長させることができる。一実施形態において、薄い酸化膜３１３は、厚さが１００オングストロームとなるように成長させることができる。他の実施形態では、薄い酸化膜３１３は、他の厚さとなるように成長させることができる。
１以上の操作によって図３Ｅに示す断面のような状態となった後、図３Ｆに示すように、アクティブ領域２００ａのトレンチ２１９，２２１、および終端領域２００ｂのトレンチ２２３，２２５ａ〜２２５ｃへのポリシリコン３１５の堆積が実施される。その後、堆積したポリシリコン３１５のドーピングが実施される。続いて、堆積したポリシリコン３１５のポリシリコンエッチバック、あるいは化学機械研磨（ＣＭＰ）が実施される。
１以上の操作によって図３Ｆに示す断面のような状態となった後、図３Ｇに示すように、降伏電圧（Ｖｔ）調整用インプラント３１７およびソースインプラント２１１が形成される。一実施形態において、ソースマスク（図示せず）を用いて、Ｖｔ調整用インプラント３１７およびソースインプラント２１１を形成することができる。一実施形態において、Ｖｔ調整用インプラント３１７は、Ｐエピ層２０５中に形成されたＰボディウェル２１３に設けられるＰ型インプラントを含むことができる。このインプラントは、既に存在するＰ型不純物にＰ型不純物を添加することで、当該領域に位置するＰ型不純物を所望のレベルに調整するために用いられる。一実施形態において、Ｐ型インプラントを調整して当該領域におけるドーピング濃度を調節することで、降伏電圧を所望のレベルに調節することができる。
１以上の操作によって図３Ｇに示す断面のような状態となった後、図３Ｈに示すように、低熱酸化膜（ＬＴＯ）およびホウリンケイ酸塩ガラス膜（ＢＰＳＧ）の堆積が実施される。その後、平面コンタクト３２３およびトレンチコンタクト３２１が形成される。平面コンタクト３２３は、デバイス表面での接続を許容するコンタクトである。トレンチコンタクト３２１は、デバイス表面に形成されたトレンチを介した接続を許容するコンタクトである。
１以上の操作によって図３Ｈに示す断面のような状態となった後、図３Ｉに示すように、コンタクトインプラント、メタライゼーション、およびパッシベーション層の形成を行うことができる。これらの操作によって、ソース電極、ゲート電極、およびドレイン電極が設けられ、これにより電圧の印加、接地などが可能となる。また、これにより図３Ｉに示すようにデバイスが完成する。
例示的な実施形態を参照して、アクティブ領域および終端領域を備えたＭＯＳＦＥＴの製造方法が説明された。この方法は、アクティブ領域に位置するトレンチおよび終端領域に位置するトレンチの底部に第１の複数のインプラントを形成することを含む。第２の複数のインプラントは、アクティブ領域に位置するトレンチの底部に形成される。アクティブ領域に位置するトレンチの底部に形成されたこの第２の複数のインプラントによって、アクティブ領域に位置するトレンチの底部に形成されたインプラントを所定の濃度とすることができる。
多くの構成要素およびプロセスは、便宜上１つのもの（単数）として説明したが、本発明の技術を実施するために複数の構成要素およびプロセスの繰り返しも可能であることは当業者に理解されるであろう。さらに、本発明は、その特定の実施形態を参照して詳細に示され、説明されているが、本発明の精神あるいは範囲を逸脱することなしに、開示された実施形態の構造および細部の変更が可能であることは当業者に理解されるであろう。たとえば、本発明の実施形態は、種々の構成要素を採用することができるのであって、上述のものに限定されるべきではない。したがって、本発明が、本発明の真の精神および範囲に含まれる全ての変形および等価物（同等物）を含むと解釈されるものと意図される。

Claims (28)

  1. アクティブ領域および終端領域を備えた半導体デバイスの製造方法であって、
    前記方法は、前記アクティブ領域に位置するトレンチの底部、および前記終端領域に位置するトレンチの底部に第１の複数のインプラントを形成し、前記終端領域に位置する前記第１の複数のインプラントをそのままの状態としながら、前記アクティブ領域に位置する前記トレンチの底部に第２の複数のインプラントを形成することを含み、
    前記アクティブ領域に位置する前記トレンチの底部に形成された前記第２の複数のインプラントによって前記アクティブ領域に位置する前記トレンチの底部に形成された前記インプラントを所定の濃度とすることを含むことを特徴とする方法。
  2. 前記アクティブ領域に位置する前記トレンチの底部に前記第２の複数のインプラントを形成する前に、前記終端領域をマスクすることをさらに含む請求項１に記載の方法。
  3. 前記アクティブ領域に位置する前記トレンチの壁面に酸化膜を形成し、前記終端領域に位置する前記トレンチの壁面に酸化膜を形成することをさらに含み、
    前記終端領域に位置する前記トレンチの壁面に形成された前記酸化膜は、前記アクティブ領域に位置する前記トレンチの壁面に形成された酸化膜よりも厚い請求項１に記載の方法。
  4. 前記終端領域に複数の終端コンタクトを形成することをさらに含む請求項１に記載の方法。
  5. 前記アクティブ領域に位置する前記トレンチの壁面への酸化膜の形成は、前記終端領域に位置する前記トレンチの壁面への酸化膜の形成の後に行われる請求項３に記載の方法。
  6. 前記第１の複数のインプラントおよび前記第２の複数のインプラントによって、前記アクティブ領域内および前記終端領域内での同時電荷平衡が得られる請求項１に記載の方法。
  7. 前記第１の複数のインプラントは、前記終端領域の前記マスクの前に設けられる請求項２に記載の方法。
  8. 前記第２の複数のインプラントは、前記終端領域の前記マスクの後に設けられる請求項２に記載の方法。
  9. 前記第１の複数のインプラントおよび前記第２の複数のインプラントは、ＮチャネルデバイスへのリンインプラントおよびＰチャネルデバイスへのホウ素インプラントである請求項１に記載の方法。
  10. 前記アクティブ領域に位置する前記トレンチおよび前記終端領域に位置する前記トレンチの壁面への酸化膜の形成は、低熱酸化膜（ＬＴＯ）プロセスを用いて実施される請求項１に記載の方法。
  11. アクティブ領域および終端領域を備えたＭＯＳＦＥＴの製造方法であって、
    前記方法は、基板に第１の半導体層と第２の半導体層とを形成し、最上層の前記半導体層における前記アクティブ領域および前記終端領域にトレンチを形成し、前記アクティブ領域および前記終端領域に形成された前記トレンチの底部に第１の複数のインプラントを形成し、前記終端領域をマスクし、前記アクティブ領域に形成された前記トレンチの底部に第２の複数のインプラントを形成し、前記終端領域に形成された前記トレンチに酸化膜を形成し、前記アクティブ領域に形成された前記トレンチに酸化膜を形成することを含み、
    前記終端領域の前記トレンチに形成された前記酸化膜は、前記アクティブ領域の前記トレンチに形成された前記酸化膜よりも厚いことを特徴とする方法。
  12. 前記トレンチを埋めるポリシリコン層を形成し、ポリシリコンドーピングと前記ポリシリコン層のポリシリコンエッチバックとを実施し、ソースインプラントおよび降伏電圧調整用インプラントを形成し、平面コンタクトおよびトレンチコンタクトを形成し、コンタクトインプラント、およびメタライゼーション層を前記コンタクトに形成し、パッシベーション層を前記メタライゼーション層上に形成することをさらに含む請求項１１に記載の方法。
  13. 前記終端領域に複数の終端コンタクトを形成することをさらに含む請求項１１に記載の方法。
  14. 前記アクティブ領域に形成された前記トレンチへの前記酸化膜の形成は、前記終端領域に形成された前記トレンチへの前記酸化膜の形成の後に行われる請求項１１に記載の方法。
  15. 前記第１の複数のインプラントおよび前記第２の複数のインプラントによって、前記アクティブ領域内および前記終端領域内での同時電荷平衡が得られる請求項１１に記載の方法。
  16. 前記第１の複数のインプラントは、前記終端領域の前記マスクの前に設けられる請求項１１に記載の方法。
  17. 前記第２の複数のインプラントは、前記終端領域の前記マスクの後に設けられる請求項１１に記載の方法。
  18. 前記第１の複数のインプラントおよび前記第２の複数のインプラントは、ＮチャネルデバイスへのリンインプラントおよびＰチャネルデバイスへのホウ素インプラントである請求項１１に記載の方法。
  19. 前記アクティブ領域に形成された前記トレンチおよび前記終端領域に形成された前記トレンチへの前記酸化膜の形成は、低熱酸化膜（ＬＴＯ）プロセスを用いて実施される請求項１１に記載の方法。
  20. 複数のアクティブ領域トレンチ、前記複数のアクティブ領域トレンチの１つまたは複数の側壁に隣接するソース領域、前記ソース領域と隣接し、かつソース領域の垂直下方に位置するゲート領域、および前記ゲート領域と隣接し、かつゲート領域の垂直下方に位置するドレイン領域を含むアクティブ領域と、
    ゲートピックアップトレンチ、および複数の終端領域トレンチを含む終端領域と、
    を備え、
    第１の複数のインプラントが前記アクティブ領域および前記終端領域に形成されたトレンチの底部に設けられ、
    第２の複数のインプラントが前記アクティブ領域に形成された前記トレンチの底部に設けられ、これにより前記アクティブ領域に形成された前記トレンチの底部に設けられた前記インプラントが所定の濃度となっていることを特徴とする半導体デバイス。
  21. 前記複数のアクティブ領域トレンチに形成された酸化膜と、
    前記複数の終端領域トレンチに形成された酸化膜と、
    をさらに含み、
    前記複数の終端領域トレンチに形成された前記酸化膜は、前記複数のアクティブ領域トレンチに形成された前記酸化膜よりも厚い請求項２０に記載のデバイス。
  22. 前記終端領域中の複数の終端コンタクトをさらに含む請求項２１に記載のデバイス。
  23. 前記第１の複数のインプラントおよび前記第２の複数のインプラントによって、前記アクティブ領域内および前記終端領域内での同時電荷平衡が得られる請求項２０に記載のデバイス。
  24. 前記第１の複数のインプラントおよび前記第２の複数のインプラントは、ＮチャネルデバイスへのリンインプラントおよびＰチャネルデバイスへのホウ素インプラントである請求項２０に記載のデバイス。
  25. 前記アクティブ領域トレンチおよび前記終端領域トレンチに形成された前記酸化膜は、低熱酸化膜（ＬＴＯ）プロセスを用いて形成されたものである請求項２１に記載のデバイス。
  26. 前記アクティブ領域トレンチおよび前記終端領域トレンチには、ドープ多結晶体が充填されている請求項２１に記載のデバイス。
  27. 前記ソースは、電圧調整インプラントを含むボディウェル上に形成されている請求項２０に記載のデバイス。
  28. 金属が充填された平面コンタクトおよびトレンチコンタクトをさらに含む請求項２０に記載のデバイス。
JP2010528137A 2007-10-05 2008-10-02 Ｍｏｓｆｅｔのアクティブ領域および終端領域の電荷バランス Active JP5529742B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US99794507P 2007-10-05 2007-10-05
US60/997,945 2007-10-05
US12/203,846 2008-09-03
US12/203,846 US9484451B2 (en) 2007-10-05 2008-09-03 MOSFET active area and edge termination area charge balance
PCT/US2008/078626 WO2009046219A2 (en) 2007-10-05 2008-10-02 Mosfet active area and edge termination area charge balance

Publications (2)

Publication Number Publication Date
JP2010541289A true JP2010541289A (ja) 2010-12-24
JP5529742B2 JP5529742B2 (ja) 2014-06-25

Family

ID=40522524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010528137A Active JP5529742B2 (ja) 2007-10-05 2008-10-02 Ｍｏｓｆｅｔのアクティブ領域および終端領域の電荷バランス

Country Status (7)

Country Link
US (2) US9484451B2 (ja)
JP (1) JP5529742B2 (ja)
KR (1) KR101346259B1 (ja)
CN (1) CN101809726B (ja)
DE (1) DE112008002423T5 (ja)
TW (1) TWI478241B (ja)
WO (1) WO2009046219A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733535A (zh) * 2015-03-17 2015-06-24 北京中科新微特科技开发股份有限公司 一种功率mosfet
US9196720B2 (en) 2013-01-31 2015-11-24 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device
JP2016129226A (ja) * 2014-12-22 2016-07-14 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ ストライプ状トレンチゲート構造とゲートコネクタ構造とを有する半導体装置

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193580B2 (en) * 2009-08-14 2012-06-05 Alpha And Omega Semiconductor, Inc. Shielded gate trench MOSFET device and fabrication
US8618601B2 (en) 2009-08-14 2013-12-31 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET with increased source-metal contact
US8304314B2 (en) * 2008-09-24 2012-11-06 Semiconductor Components Industries, Llc Method of forming an MOS transistor
US7816229B2 (en) * 2008-09-30 2010-10-19 Infineon Technologies Austria Ag Semiconductor device with channel stop trench and method
JP2012134198A (ja) * 2010-12-20 2012-07-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN102280485B (zh) * 2011-08-12 2013-07-10 淄博美林电子有限公司 一种小体积高耐压mosfet
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
CN103219395B (zh) * 2012-01-20 2017-03-29 节能元件控股有限公司 用于半导体元件的多沟渠终端结构及其制作方法
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
TWM435722U (en) * 2012-03-22 2012-08-11 Excelliance Mos Corp Power MOSFET
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9722041B2 (en) * 2012-09-19 2017-08-01 Vishay-Siliconix Breakdown voltage blocking device
US8772865B2 (en) 2012-09-26 2014-07-08 Semiconductor Components Industries, Llc MOS transistor structure
DE102013108518B4 (de) * 2013-08-07 2016-11-24 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
US9406543B2 (en) 2013-12-10 2016-08-02 Samsung Electronics Co., Ltd. Semiconductor power devices and methods of manufacturing the same
US9190480B2 (en) * 2013-12-20 2015-11-17 Infineon Technologies Austria Ag Method and contact structure for coupling a doped body region to a trench electrode of a semiconductor device
US9178015B2 (en) * 2014-01-10 2015-11-03 Vishay General Semiconductor Llc Trench MOS device having a termination structure with multiple field-relaxation trenches for high voltage applications
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9231049B1 (en) 2014-06-20 2016-01-05 Infineon Technologies Austria Ag Semiconductor switching device with different local cell geometry
US9293533B2 (en) * 2014-06-20 2016-03-22 Infineon Technologies Austria Ag Semiconductor switching devices with different local transconductance
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
EP3183754A4 (en) 2014-08-19 2018-05-02 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
CN104779295B (zh) * 2015-04-24 2018-11-06 无锡同方微电子有限公司 一种半超结mosfet结构及其制作方法
CN105679756B (zh) * 2015-11-25 2018-08-10 杭州立昂微电子股份有限公司 一种半导体器件顶层金属的终端结构及其制造方法
US9620585B1 (en) * 2016-07-08 2017-04-11 Semiconductor Components Industries, Llc Termination for a stacked-gate super-junction MOSFET
CN106024866B (zh) * 2016-07-25 2019-03-29 电子科技大学 一种功率半导体器件的沟槽型终端结构
US10032907B2 (en) * 2016-10-04 2018-07-24 Nexperia B.V. TrenchMOS
US10236342B2 (en) 2017-04-07 2019-03-19 Semiconductor Components Industries, Llc Electronic device including a termination structure
US11081554B2 (en) * 2017-10-12 2021-08-03 Semiconductor Components Industries, Llc Insulated gate semiconductor device having trench termination structure and method
US10529845B2 (en) 2018-03-09 2020-01-07 Infineon Technologies Austria Ag Semiconductor device
TW201944596A (zh) 2018-04-18 2019-11-16 力智電子股份有限公司 功率半導體元件
US11233157B2 (en) 2018-09-28 2022-01-25 General Electric Company Systems and methods for unipolar charge balanced semiconductor power devices
US10903203B2 (en) * 2018-10-24 2021-01-26 Powerchip Semiconductor Manufacturing Corporation Trench transistor structure and manufacturing method thereof
KR102472577B1 (ko) * 2018-12-14 2022-11-29 산켄덴키 가부시키가이샤 반도체 장치
DE102018132435B4 (de) 2018-12-17 2021-01-21 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Superjunction-Transistorbauelements
US10957759B2 (en) * 2018-12-21 2021-03-23 General Electric Company Systems and methods for termination in silicon carbide charge balance power devices
US10950699B2 (en) * 2019-08-05 2021-03-16 Vishay-Siliconix, LLC Termination for vertical trench shielded devices
US11217690B2 (en) 2019-09-16 2022-01-04 Infineon Technologies Austria Ag Trench field electrode termination structure for transistor devices
EP3863065A1 (en) * 2020-02-04 2021-08-11 Infineon Technologies Austria AG Semiconductor die and method of manufacturing the same
US11393907B2 (en) 2020-08-12 2022-07-19 Infineon Technologies Austria Ag Transistor device with buried field electrode connection

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020016034A1 (en) * 1997-07-22 2002-02-07 Fernando Gonzalez Method of fabrication of semiconductor structures by ion implantation
JP2002540603A (ja) * 1999-03-24 2002-11-26 インフィネオン テクノロジース アクチエンゲゼルシャフト トレンチゲート電極を備えスイッチング比抵抗の低減されたｍｏｓトランジスタ構造体およびｍｏｓトランジスタ構造体の製造方法
JP2005286328A (ja) * 2004-03-26 2005-10-13 Siliconix Inc トレンチｍｉｓデバイスの終端領域の作製プロセスおよび、ｍｉｓデバイスを含む半導体ダイとその形成方法
JP2006128507A (ja) * 2004-10-29 2006-05-18 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2007157799A (ja) * 2005-11-30 2007-06-21 Toyota Central Res & Dev Lab Inc 半導体装置

Family Cites Families (279)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4191603A (en) * 1978-05-01 1980-03-04 International Business Machines Corporation Making semiconductor structure with improved phosphosilicate glass isolation
DK157272C (da) 1978-10-13 1990-04-30 Int Rectifier Corp Mosfet med hoej effekt
JPS56115525A (en) * 1980-02-18 1981-09-10 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
US4680853A (en) * 1980-08-18 1987-07-21 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
JPS62536Y2 (ja) 1980-09-29 1987-01-08
US4399449A (en) * 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices
US4412242A (en) 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US4532534A (en) * 1982-09-07 1985-07-30 Rca Corporation MOSFET with perimeter channel
JPS5980823U (ja) 1982-11-20 1984-05-31 ソニー株式会社 テープレコーダの切換操作機構
US4803532A (en) * 1982-11-27 1989-02-07 Nissan Motor Co., Ltd. Vertical MOSFET having a proof structure against puncture due to breakdown
JPS5984474U (ja) 1982-11-30 1984-06-07 ソニー株式会社 音響機器における周波数発生器用の成形体
US4974059A (en) * 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
GB2134705B (en) 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
JPS6037498Y2 (ja) 1983-03-11 1985-11-08 株式会社昭空 安全弁装置
US4789882A (en) 1983-03-21 1988-12-06 International Rectifier Corporation High power MOSFET with direct connection from connection pads to underlying silicon
JPH0612828B2 (ja) 1983-06-30 1994-02-16 株式会社東芝 半導体装置
US4641174A (en) 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
JPS60117613A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置の製造方法
JPS60249367A (ja) 1984-05-25 1985-12-10 Hitachi Ltd 絶縁ゲ−ト形トランジスタ
US4672407A (en) 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
US4620211A (en) * 1984-08-13 1986-10-28 General Electric Company Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices
US4631564A (en) 1984-10-23 1986-12-23 Rca Corporation Gate shield structure for power MOS device
JPS639659Y2 (ja) 1984-10-30 1988-03-22
US4646117A (en) * 1984-12-05 1987-02-24 General Electric Company Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions
JPS61182264A (ja) * 1985-02-08 1986-08-14 Nissan Motor Co Ltd 縦型ｍｏｓトランジスタ
JPS6292361A (ja) 1985-10-17 1987-04-27 Toshiba Corp 相補型半導体装置
JPH0648716B2 (ja) * 1985-11-30 1994-06-22 ヤマハ株式会社 集積回路装置の製法
EP0227894A3 (en) 1985-12-19 1988-07-13 SILICONIX Incorporated High density vertical dmos transistor
JPS62176168U (ja) 1986-04-28 1987-11-09
JPH0693512B2 (ja) 1986-06-17 1994-11-16 日産自動車株式会社 縦形ｍｏｓｆｅｔ
DE3776454D1 (de) * 1986-08-13 1992-03-12 Siemens Ag Integrierte bipolar- und komplementaere mos-transistoren auf einem gemeinsamen substrat enthaltende schaltung und verfahren zu ihrer herstellung.
US5160491A (en) * 1986-10-21 1992-11-03 Texas Instruments Incorporated Method of making a vertical MOS transistor
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US4819052A (en) * 1986-12-22 1989-04-04 Texas Instruments Incorporated Merged bipolar/CMOS technology using electrically active trench
EP0279403A3 (en) 1987-02-16 1988-12-07 Nec Corporation Vertical mos field effect transistor having a high withstand voltage and a high switching speed
US4799095A (en) 1987-07-06 1989-01-17 General Electric Company Metal oxide semiconductor gated turn off thyristor
US5021840A (en) 1987-08-18 1991-06-04 Texas Instruments Incorporated Schottky or PN diode with composite sidewall
JPS6489465A (en) 1987-09-30 1989-04-03 Toshiba Corp Double-diffusion type mos field effect transistor
US4827321A (en) 1987-10-29 1989-05-02 General Electric Company Metal oxide semiconductor gated turn off thyristor including a schottky contact
US4893160A (en) 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
JP2771172B2 (ja) * 1988-04-01 1998-07-02 日本電気株式会社 縦型電界効果トランジスタ
US20020074585A1 (en) 1988-05-17 2002-06-20 Advanced Power Technology, Inc., Delaware Corporation Self-aligned power MOSFET with enhanced base region
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
JPH0783118B2 (ja) 1988-06-08 1995-09-06 三菱電機株式会社 半導体装置およびその製造方法
KR910004318B1 (ko) * 1988-06-27 1991-06-25 현대전자산업 주식회사 수직형 d mos 트랜지스터의 셀
US4969027A (en) 1988-07-18 1990-11-06 General Electric Company Power bipolar transistor device with integral antisaturation diode
US4967243A (en) 1988-07-19 1990-10-30 General Electric Company Power transistor structure with high speed integral antiparallel Schottky diode
EP0354449A3 (en) 1988-08-08 1991-01-02 Seiko Epson Corporation Semiconductor single crystal substrate
US5034346A (en) * 1988-08-25 1991-07-23 Micrel Inc. Method for forming shorting contact for semiconductor which allows for relaxed alignment tolerance
US5019526A (en) * 1988-09-26 1991-05-28 Nippondenso Co., Ltd. Method of manufacturing a semiconductor device having a plurality of elements
JPH0291976A (ja) 1988-09-29 1990-03-30 Oki Electric Ind Co Ltd 縦型溝型ｍｏｓ　ｆｅｔの製造方法
JPH0294477A (ja) 1988-09-30 1990-04-05 Toshiba Corp 半導体装置及びその製造方法
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US4939557A (en) 1989-02-15 1990-07-03 Varian Associates, Inc. (110) GaAs microwave FET
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
JP2689606B2 (ja) * 1989-05-24 1997-12-10 富士電機株式会社 絶縁ゲート電界効果型トランジスタの製造方法
EP0438700A1 (de) 1990-01-25 1991-07-31 Asea Brown Boveri Ag Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
JP2597412B2 (ja) 1990-03-20 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
JP2692350B2 (ja) 1990-04-02 1997-12-17 富士電機株式会社 Ｍｏｓ型半導体素子
EP0460251B1 (de) * 1990-06-05 1998-11-18 Siemens Aktiengesellschaft Herstellverfahren für einen Leistungs-MISFET
US5156993A (en) * 1990-08-17 1992-10-20 Industrial Technology Research Institute Fabricating a memory cell with an improved capacitor
JP2751612B2 (ja) * 1990-10-01 1998-05-18 株式会社デンソー 縦型パワートランジスタ及びその製造方法
US5171699A (en) * 1990-10-03 1992-12-15 Texas Instruments Incorporated Vertical DMOS transistor structure built in an N-well CMOS-based BiCMOS process and method of fabrication
FR2668465B1 (fr) 1990-10-30 1993-04-16 Inst Francais Du Petrole Procede d'elimination de mercure ou d'arsenic dans un fluide en presence d'une masse de captation de mercure et/ou d'arsenic.
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
US5304831A (en) * 1990-12-21 1994-04-19 Siliconix Incorporated Low on-resistance power MOS technology
US5168331A (en) * 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
JPH04291767A (ja) 1991-03-20 1992-10-15 Fuji Electric Co Ltd 伝導度変調型ｍｏｓｆｅｔ
JP3131239B2 (ja) 1991-04-25 2001-01-31 キヤノン株式会社 半導体回路装置用配線および半導体回路装置
JP3156300B2 (ja) 1991-10-07 2001-04-16 株式会社デンソー 縦型半導体装置
US5366914A (en) 1992-01-29 1994-11-22 Nec Corporation Vertical power MOSFET structure having reduced cell area
US5268586A (en) * 1992-02-25 1993-12-07 North American Philips Corporation Vertical power MOS device with increased ruggedness and method of fabrication
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
JP2837033B2 (ja) 1992-07-21 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
GB9215653D0 (en) 1992-07-23 1992-09-09 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
US5430324A (en) 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
GB9216599D0 (en) 1992-08-05 1992-09-16 Philips Electronics Uk Ltd A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device
US5316959A (en) * 1992-08-12 1994-05-31 Siliconix, Incorporated Trenched DMOS transistor fabrication using six masks
US5374569A (en) * 1992-09-21 1994-12-20 Siliconix Incorporated Method for forming a BiCDMOS
US5341011A (en) * 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
GB9306895D0 (en) 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
US5366932A (en) * 1993-04-26 1994-11-22 Harris Corporation Semi-conductor chip packaging method and semi-conductor chip having interdigitated gate runners with gate bonding pads
US5430315A (en) 1993-07-22 1995-07-04 Rumennik; Vladimir Bi-directional power trench MOS field effect transistor having low on-state resistance and low leakage current
JP3383377B2 (ja) * 1993-10-28 2003-03-04 株式会社東芝 トレンチ構造の縦型のノーマリーオン型のパワーｍｏｓｆｅｔおよびその製造方法
JP3334290B2 (ja) 1993-11-12 2002-10-15 株式会社デンソー 半導体装置
JPH07176745A (ja) 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 半導体素子
US5396085A (en) * 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5362665A (en) * 1994-02-14 1994-11-08 Industrial Technology Research Institute Method of making vertical DRAM cross point memory cell
JP3273180B2 (ja) 1994-10-11 2002-04-08 未来工業株式会社 配線床における配線引出口の構造
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5567634A (en) 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US6204533B1 (en) 1995-06-02 2001-03-20 Siliconix Incorporated Vertical trench-gated power MOSFET having stripe geometry and high cell density
US5998837A (en) 1995-06-02 1999-12-07 Siliconix Incorporated Trench-gated power MOSFET with protective diode having adjustable breakdown voltage
JP2987328B2 (ja) 1995-06-02 1999-12-06 シリコニックス・インコーポレイテッド 双方向電流阻止機能を備えたトレンチ型パワーｍｏｓｆｅｔ
US6140678A (en) 1995-06-02 2000-10-31 Siliconix Incorporated Trench-gated power MOSFET with protective diode
JP2988871B2 (ja) 1995-06-02 1999-12-13 シリコニックス・インコーポレイテッド トレンチゲートパワーｍｏｓｆｅｔ
US5689128A (en) 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
US5814858A (en) 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
US5770878A (en) 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
US5808340A (en) 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
US7269034B2 (en) * 1997-01-24 2007-09-11 Synqor, Inc. High efficiency power converter
US5952695A (en) * 1997-03-05 1999-09-14 International Business Machines Corporation Silicon-on-insulator and CMOS-on-SOI double film structures
JP3545590B2 (ja) 1997-03-14 2004-07-21 株式会社東芝 半導体装置
US6180966B1 (en) 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
US6172398B1 (en) 1997-08-11 2001-01-09 Magepower Semiconductor Corp. Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage
JP3502531B2 (ja) 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6268242B1 (en) 1997-12-31 2001-07-31 Richard K. Williams Method of forming vertical mosfet device having voltage clamped gate and self-aligned contact
JP3705919B2 (ja) 1998-03-05 2005-10-12 三菱電機株式会社 半導体装置及びその製造方法
DE19839970C2 (de) 1998-09-02 2000-11-02 Siemens Ag Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung
JP3413569B2 (ja) 1998-09-16 2003-06-03 株式会社日立製作所 絶縁ゲート型半導体装置およびその製造方法
US6939776B2 (en) * 1998-09-29 2005-09-06 Sanyo Electric Co., Ltd. Semiconductor device and a method of fabricating the same
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US7578923B2 (en) 1998-12-01 2009-08-25 Novellus Systems, Inc. Electropolishing system and process
JP3743189B2 (ja) 1999-01-27 2006-02-08 富士通株式会社 不揮発性半導体記憶装置及びその製造方法
US6351009B1 (en) 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
US6277695B1 (en) 1999-04-16 2001-08-21 Siliconix Incorporated Method of forming vertical planar DMOSFET with self-aligned contact
US6413822B2 (en) 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6238981B1 (en) * 1999-05-10 2001-05-29 Intersil Corporation Process for forming MOS-gated devices having self-aligned trenches
US6373098B1 (en) * 1999-05-25 2002-04-16 Fairchild Semiconductor Corporation Trench-gated device having trench walls formed by selective epitaxial growth and process for forming device
JP4117977B2 (ja) 1999-06-25 2008-07-16 富士通株式会社 半導体装置
GB9917099D0 (en) 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
US6380569B1 (en) 1999-08-10 2002-04-30 Rockwell Science Center, Llc High power unipolar FET switch
US6483171B1 (en) 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
US6211018B1 (en) 1999-08-14 2001-04-03 Electronics And Telecommunications Research Institute Method for fabricating high density trench gate type power device
US6245615B1 (en) 1999-08-31 2001-06-12 Micron Technology, Inc. Method and apparatus on (110) surfaces of silicon structures with conduction in the <110> direction
US6228700B1 (en) * 1999-09-03 2001-05-08 United Microelectronics Corp. Method for manufacturing dynamic random access memory
US6348712B1 (en) 1999-10-27 2002-02-19 Siliconix Incorporated High density trench-gated power MOSFET
GB9928285D0 (en) * 1999-11-30 2000-01-26 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
JP3804375B2 (ja) 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
US6285060B1 (en) 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
US6580123B2 (en) * 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
JP4534303B2 (ja) 2000-04-27 2010-09-01 富士電機システムズ株式会社 横型超接合半導体素子
JP4240752B2 (ja) 2000-05-01 2009-03-18 富士電機デバイステクノロジー株式会社 半導体装置
EP1162664A1 (en) 2000-06-09 2001-12-12 Motorola, Inc. Lateral semiconductor device with low on-resistance and method of making the same
TW523816B (en) 2000-06-16 2003-03-11 Gen Semiconductor Inc Semiconductor trench device with enhanced gate oxide integrity structure
US6784486B2 (en) 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6700158B1 (en) 2000-08-18 2004-03-02 Fairchild Semiconductor Corporation Trench corner protection for trench MOSFET
JP2002110978A (ja) 2000-10-02 2002-04-12 Toshiba Corp 電力用半導体素子
US6509233B2 (en) * 2000-10-13 2003-01-21 Siliconix Incorporated Method of making trench-gated MOSFET having cesium gate oxide layer
JP2002127830A (ja) 2000-10-27 2002-05-09 Kenwood Corp 車載用表示器取付スタンド
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
JP3531613B2 (ja) 2001-02-06 2004-05-31 株式会社デンソー トレンチゲート型半導体装置及びその製造方法
JP2002280553A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
KR100393201B1 (ko) 2001-04-16 2003-07-31 페어차일드코리아반도체 주식회사 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터
EP1267415A3 (en) 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
US6621122B2 (en) 2001-07-06 2003-09-16 International Rectifier Corporation Termination structure for superjunction device
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
GB0118000D0 (en) * 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Manufacture of semiconductor devices with schottky barriers
US6882000B2 (en) 2001-08-10 2005-04-19 Siliconix Incorporated Trench MIS device with reduced gate-to-drain capacitance
US6489204B1 (en) * 2001-08-20 2002-12-03 Episil Technologies, Inc. Save MOS device
US7045859B2 (en) * 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
WO2003028108A1 (fr) * 2001-09-19 2003-04-03 Kabushiki Kaisha Toshiba Semi-conducteur et procede de fabrication
JP2003115587A (ja) 2001-10-03 2003-04-18 Tadahiro Omi ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法
JP3973395B2 (ja) 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
JP2003179223A (ja) 2001-12-12 2003-06-27 Sony Corp トレンチゲート型半導体装置およびその製造方法
KR100406180B1 (ko) 2001-12-22 2003-11-17 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
JP4004843B2 (ja) * 2002-04-24 2007-11-07 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔの製造方法
JP3652322B2 (ja) * 2002-04-30 2005-05-25 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔとその製造方法
JP3979258B2 (ja) 2002-05-21 2007-09-19 富士電機デバイステクノロジー株式会社 Ｍｉｓ半導体装置およびその製造方法
JP2004047967A (ja) 2002-05-22 2004-02-12 Denso Corp 半導体装置及びその製造方法
JP3640945B2 (ja) 2002-09-02 2005-04-20 株式会社東芝 トレンチゲート型半導体装置及びその製造方法
US8080459B2 (en) 2002-09-24 2011-12-20 Vishay-Siliconix Self aligned contact in a semiconductor device and method of fabricating the same
US8629019B2 (en) 2002-09-24 2014-01-14 Vishay-Siliconix Method of forming self aligned contacts for a power MOSFET
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
JP3931138B2 (ja) 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
TW587338B (en) * 2003-05-06 2004-05-11 Mosel Vitelic Inc Stop structure of trench type DMOS device and its formation method
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2004356114A (ja) 2003-05-26 2004-12-16 Tadahiro Omi Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US7973381B2 (en) 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
DE10343084B4 (de) 2003-09-17 2006-07-06 Infineon Technologies Ag Halbleiterwafer aus einer Vielzahl von durch Vereinzelungsrahmen voneinander zu trennenden Chips
WO2005036650A2 (en) 2003-10-08 2005-04-21 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device and manufacturing method thereof
US7022578B2 (en) 2003-10-09 2006-04-04 Chartered Semiconductor Manufacturing Ltd. Heterojunction bipolar transistor using reverse emitter window
US7166890B2 (en) 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
KR20070032624A (ko) 2003-12-19 2007-03-22 써드 디멘존 세미컨덕터, 인코포레이티드 종래의 종단을 갖는 수퍼 접합 장치를 제조하는 방법
JP4903055B2 (ja) 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
US7405452B2 (en) 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
JP4904673B2 (ja) 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
US7045857B2 (en) * 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
US6927451B1 (en) 2004-03-26 2005-08-09 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
JP4773716B2 (ja) 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
GB0419558D0 (en) 2004-09-03 2004-10-06 Koninkl Philips Electronics Nv Vertical semiconductor devices and methods of manufacturing such devices
GB0419867D0 (en) * 2004-09-08 2004-10-13 Koninkl Philips Electronics Nv Semiconductor devices and methods of manufacture thereof
JP4913336B2 (ja) 2004-09-28 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
JP4841829B2 (ja) 2004-11-17 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US20060108635A1 (en) 2004-11-23 2006-05-25 Alpha Omega Semiconductor Limited Trenched MOSFETS with part of the device formed on a (110) crystal plane
DE102004057237B4 (de) 2004-11-26 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau
US20060113588A1 (en) 2004-11-29 2006-06-01 Sillicon-Based Technology Corp. Self-aligned trench-type DMOS transistor structure and its manufacturing methods
US7439583B2 (en) 2004-12-27 2008-10-21 Third Dimension (3D) Semiconductor, Inc. Tungsten plug drain extension
US7453119B2 (en) * 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
EP1710843B1 (en) 2005-04-04 2012-09-19 STMicroelectronics Srl Integrated power device
DE112006000832B4 (de) * 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
JP2006310576A (ja) * 2005-04-28 2006-11-09 Renesas Technology Corp 半導体装置およびその製造方法
CN101208803B (zh) 2005-05-24 2012-05-30 维税-希力康克斯公司 沟槽金属氧化物半导体场效应晶体管
US20060273390A1 (en) * 2005-06-06 2006-12-07 M-Mos Sdn. Bhd. Gate contact and runners for high density trench MOSFET
US7592650B2 (en) 2005-06-06 2009-09-22 M-Mos Semiconductor Sdn. Bhd. High density hybrid MOSFET device
TWI400757B (zh) 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
JP2007012977A (ja) 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP2007027193A (ja) 2005-07-12 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ
JP2007035841A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体装置
US7811907B2 (en) 2005-09-29 2010-10-12 Denso Corporation Method for manufacturing semiconductor device and epitaxial growth equipment
JP5150048B2 (ja) 2005-09-29 2013-02-20 株式会社デンソー 半導体基板の製造方法
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
JP2007189192A (ja) 2005-12-15 2007-07-26 Toshiba Corp 半導体装置
US7560787B2 (en) 2005-12-22 2009-07-14 Fairchild Semiconductor Corporation Trench field plate termination for power devices
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US7659588B2 (en) 2006-01-26 2010-02-09 Siliconix Technology C. V. Termination for a superjunction device
JP5052025B2 (ja) 2006-03-29 2012-10-17 株式会社東芝 電力用半導体素子
US7521773B2 (en) 2006-03-31 2009-04-21 Fairchild Semiconductor Corporation Power device with improved edge termination
JP4182986B2 (ja) 2006-04-19 2008-11-19 トヨタ自動車株式会社 半導体装置とその製造方法
US7541660B2 (en) * 2006-04-20 2009-06-02 Infineon Technologies Austria Ag Power semiconductor device
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
DE102006036347B4 (de) * 2006-08-03 2012-01-12 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur
JP5222466B2 (ja) * 2006-08-09 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5511124B2 (ja) 2006-09-28 2014-06-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
US7476591B2 (en) 2006-10-13 2009-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral power MOSFET with high breakdown voltage and low on-resistance
US9437729B2 (en) * 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
JP5666135B2 (ja) 2007-01-09 2015-02-12 マックスパワー・セミコンダクター・インコーポレイテッドＭａｘｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｃ． 半導体装置
JP5091487B2 (ja) 2007-01-09 2012-12-05 株式会社東芝 半導体装置の製造方法
US7670908B2 (en) 2007-01-22 2010-03-02 Alpha & Omega Semiconductor, Ltd. Configuration of high-voltage semiconductor power device to achieve three dimensional charge coupling
JP2008182054A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体装置
US7948033B2 (en) 2007-02-06 2011-05-24 Semiconductor Components Industries, Llc Semiconductor device having trench edge termination structure
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
JP4621708B2 (ja) 2007-05-24 2011-01-26 株式会社東芝 半導体装置及びその製造方法
US8816419B2 (en) 2007-06-19 2014-08-26 Rohm Co., Ltd. Semiconductor device
CN101345254A (zh) 2007-07-12 2009-01-14 富士电机电子技术株式会社 半导体器件
CN101868856B (zh) * 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US20090085099A1 (en) * 2007-10-02 2009-04-02 Shih Tzung Su Trench mosfet and method of manufacture utilizing three masks
JP2009135360A (ja) 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
US20090159927A1 (en) 2007-12-21 2009-06-25 Infineon Technologies Austria Ag Integrated circuit device and method for its production
JP4748149B2 (ja) 2007-12-24 2011-08-17 株式会社デンソー 半導体装置
US7825431B2 (en) 2007-12-31 2010-11-02 Alpha & Omega Semicondictor, Ltd. Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection
US7968936B2 (en) 2007-12-31 2011-06-28 Texas Instruments Incorporated Quasi-vertical gated NPN-PNP ESD protection device
JP2009289904A (ja) 2008-05-28 2009-12-10 Toshiba Corp 半導体装置
US8224891B2 (en) 2008-06-12 2012-07-17 The Board Of Regents Of The University Of Oklahoma Electronic game-based learning system
US20090315104A1 (en) * 2008-06-20 2009-12-24 Force Mos Technology Co. Ltd. Trench MOSFET with shallow trench structures
US7960786B2 (en) 2008-07-09 2011-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Breakdown voltages of ultra-high voltage devices by forming tunnels
US8564088B2 (en) 2008-08-19 2013-10-22 Infineon Technologies Austria Ag Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region
US8642459B2 (en) 2008-08-28 2014-02-04 Infineon Technologies Ag Method for forming a semiconductor device with an isolation region on a gate electrode
US8039877B2 (en) 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
US8716792B2 (en) 2008-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and method for the production of a semiconductor device
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
US7910486B2 (en) 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US8247296B2 (en) 2009-12-09 2012-08-21 Semiconductor Components Industries, Llc Method of forming an insulated gate field effect transistor device having a shield electrode structure
US8648413B2 (en) 2009-12-28 2014-02-11 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with multiple trenched source-body contacts
WO2011109559A2 (en) 2010-03-02 2011-09-09 Kyle Terrill Structures and methods of fabricating dual gate devices
US8394702B2 (en) 2010-03-24 2013-03-12 Alpha And Omega Semiconductor Incorporated Method for making dual gate oxide trench MOSFET with channel stop using three or four masks process
JP5515922B2 (ja) 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
TWI426568B (zh) 2010-03-29 2014-02-11 Sinopower Semiconductor Inc 半導體功率元件與其製作方法
JP5901003B2 (ja) 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
CN101969074B (zh) 2010-10-28 2012-07-04 电子科技大学 一种高压ldmos器件
JP5664142B2 (ja) 2010-11-09 2015-02-04 富士電機株式会社 半導体装置
US8362550B2 (en) 2011-01-20 2013-01-29 Fairchild Semiconductor Corporation Trench power MOSFET with reduced on-resistance
JP5641995B2 (ja) 2011-03-23 2014-12-17 株式会社東芝 半導体素子
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8466513B2 (en) 2011-06-13 2013-06-18 Semiconductor Components Industries, Llc Semiconductor device with enhanced mobility and method
US8633539B2 (en) 2011-06-27 2014-01-21 Infineon Technologies Austria Ag Trench transistor and manufacturing method of the trench transistor
JP5530992B2 (ja) 2011-09-16 2014-06-25 株式会社東芝 電力用半導体装置
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US10522675B2 (en) 2012-01-25 2019-12-31 Infineon Technologies Ag Integrated circuit including field effect transistor structures with gate and field electrodes and methods for manufacturing and operating an integrated circuit
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020016034A1 (en) * 1997-07-22 2002-02-07 Fernando Gonzalez Method of fabrication of semiconductor structures by ion implantation
JP2002540603A (ja) * 1999-03-24 2002-11-26 インフィネオン テクノロジース アクチエンゲゼルシャフト トレンチゲート電極を備えスイッチング比抵抗の低減されたｍｏｓトランジスタ構造体およびｍｏｓトランジスタ構造体の製造方法
JP2005286328A (ja) * 2004-03-26 2005-10-13 Siliconix Inc トレンチｍｉｓデバイスの終端領域の作製プロセスおよび、ｍｉｓデバイスを含む半導体ダイとその形成方法
JP2006128507A (ja) * 2004-10-29 2006-05-18 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2007157799A (ja) * 2005-11-30 2007-06-21 Toyota Central Res & Dev Lab Inc 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196720B2 (en) 2013-01-31 2015-11-24 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device
JP2016129226A (ja) * 2014-12-22 2016-07-14 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ ストライプ状トレンチゲート構造とゲートコネクタ構造とを有する半導体装置
US9960243B2 (en) 2014-12-22 2018-05-01 Infineon Technologies Ag Semiconductor device with stripe-shaped trench gate structures and gate connector structure
JP2018078283A (ja) * 2014-12-22 2018-05-17 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ ストライプ状トレンチゲート構造とゲートコネクタ構造とを有する半導体装置
CN104733535A (zh) * 2015-03-17 2015-06-24 北京中科新微特科技开发股份有限公司 一种功率mosfet

Also Published As

Publication number Publication date
WO2009046219A2 (en) 2009-04-09
KR20100084503A (ko) 2010-07-26
KR101346259B1 (ko) 2014-01-02
TWI478241B (zh) 2015-03-21
US9484451B2 (en) 2016-11-01
US10084037B2 (en) 2018-09-25
DE112008002423T5 (de) 2010-11-04
JP5529742B2 (ja) 2014-06-25
US20090090967A1 (en) 2009-04-09
US20170117354A1 (en) 2017-04-27
TW200933750A (en) 2009-08-01
WO2009046219A3 (en) 2009-05-22
CN101809726A (zh) 2010-08-18
CN101809726B (zh) 2012-01-04

Similar Documents

Publication Publication Date Title
JP5529742B2 (ja) Ｍｏｓｆｅｔのアクティブ領域および終端領域の電荷バランス
US11177354B2 (en) Method of manufacturing silicon carbide semiconductor devices
JP7132207B2 (ja) トレンチ下部にオフセットを有するＳｉＣ半導体デバイス
US7893488B2 (en) Charged balanced devices with shielded gate trench
JP5334351B2 (ja) 改善された性能および信頼性を有する金属酸化物半導体デバイス
US9024380B2 (en) Semiconductor device with floating RESURF region
CN112614891A (zh) 具有增强的高频性能的金属氧化物半导体场效应晶体管
US20120080748A1 (en) Trench mosfet with super pinch-off regions
US20110204435A1 (en) Vertical capacitive depletion field effect transistor
JP2009520365A (ja) 超接合パワーｍｏｓｆｅｔ
US11380787B2 (en) Shielded gate trench MOSFET integrated with super barrier rectifier having short channel
WO2008130691A2 (en) A high voltage (&gt;100v) lateral trench power mosfet with low specific-on-resistance
US10192962B2 (en) Semiconductor device and method for manufacturing the same
US20220293787A1 (en) Trench bottom shielding methods and approaches for trenched semiconductor device structures
US10720500B2 (en) Transistor device with a field electrode that includes two layers
KR20010102278A (ko) 게이트 항복을 방지한 실리콘 탄화물 횡형 금속 산화물반도체 전계 효과 트랜지스터
CN115188812A (zh) 具有分离平面栅结构的金属氧化物半导体场效应晶体管
TW202234712A (zh) 具有縮短溝道長度和高Ｖｔｈ的碳化矽金屬氧化物半導體場效電晶體
US8072027B2 (en) 3D channel architecture for semiconductor devices
KR20160121354A (ko) 반도체 소자 및 그 제조 방법
KR20200078370A (ko) 반도체 트랜지스터 디바이스 및 이의 제조 방법
KR20220121391A (ko) 슈퍼정션 반도체 소자 및 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130507

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130514

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130607

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130614

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130710

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140417

R150 Certificate of patent or registration of utility model

Ref document number: 5529742

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250