JP2002540603A - トレンチゲート電極を備えスイッチング比抵抗の低減されたｍｏｓトランジスタ構造体およびｍｏｓトランジスタ構造体の製造方法 - Google Patents

トレンチゲート電極を備えスイッチング比抵抗の低減されたｍｏｓトランジスタ構造体およびｍｏｓトランジスタ構造体の製造方法

Info

Publication number
JP2002540603A
JP2002540603A JP2000607274A JP2000607274A JP2002540603A JP 2002540603 A JP2002540603 A JP 2002540603A JP 2000607274 A JP2000607274 A JP 2000607274A JP 2000607274 A JP2000607274 A JP 2000607274A JP 2002540603 A JP2002540603 A JP 2002540603A
Authority
JP
Japan
Prior art keywords
region
trench
layer
body region
transistor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2000607274A
Other languages
English (en)
Inventor
ヒルラー フランツ
ヴェルナー ヴォルフガング
Original Assignee
インフィネオン テクノロジース アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジース アクチエンゲゼルシャフト filed Critical インフィネオン テクノロジース アクチエンゲゼルシャフト
Publication of JP2002540603A publication Critical patent/JP2002540603A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

(57)【要約】 本発明は、トレンチゲート電極を備えスイッチング比抵抗の低減されたＭＯＳトランジスタ構造体に関する。この場合、２つの隣り合うドリフト領域間の横方向におけるボディ領域のドーピング濃度の積分値は、同じ横方向における１つのドリフト領域におけるドーピング濃度の積分値よりも大きいかそれと等しい。さらに本発明は、ＭＯＳトランジスタ構造体の製造方法に関する。この場合、ボディ領域とドリフト領域は、エピタキシャル成長およびインプランテーション、エピタキシャル成長の反復により、あるいはドーピングされた導電材料によってトレンチを充填することにより形成される。

Description

【発明の詳細な説明】
【０００１】 本発明は、トレンチゲート電極を備えスイッチオン比抵抗の低減されたＭＯＳ
トランジスタ構造体に関する。ＭＯＳトランジスタ構造体の開発では、とりわけ
電力トランジスタに対して、トランジスタ構造体の固有スイッチオン抵抗ないし
はスイッチオン比抵抗を低減することが重要な課題である。これにより、一方で
は静的損失電力が最小となり、他方では比較的高い電流密度を達成することがで
きる。このことにより比較的に小さく安価な半導体素子を、全体電流が同じ場合
でも使用できるようになる。
【０００２】 スイッチオン比抵抗を低減するための公知の方法では、プレーナ形トランジス
タ構造体の代わりにトレンチゲート電極を有するトランジスタ構造体を使用する
。しかしこのトランジスタ構造体の欠点は、電界ピークがトレンチ電極のゲート
酸化物近傍に発生することである。この電界ピークによって、ソース／ドレイン
電圧が過度に高い場合には隣接するシリコンでのアバランシュ、およびホットな
電荷担体の注入によってゲート酸化物が損傷したり、構成素子が破壊されたりす
ることがある。この問題に対する従来技術から公知の解決手段は、ボディ領域を
トレンチゲート電極の下側までトランジスタ構造体に伸張させることである。図
１にはこのような構成が示されており、これは例えばＷＯ９８／０４００４また
はＵＳ５５２５８２１から引用されたものである。ここでは図１に示すように、
ボディ領域にドーピング濃度の比較的に高いディープ拡散部８を設けることがで
き、これによりアバランシュ降伏がこのディープ拡散部８の領域で行われる。し
かしこのトランジスタ構造体の欠点は、まさにこのようなディープ拡散部が比較
的に大きな側方拡張部を有し、この拡張部が固有スイッチオン抵抗を低減するた
めのトランジスタ構造体の小型化に反対に作用することである。
【０００３】 スイッチオン抵抗を低減するための別の手段がＵＳ５２１６２７５に記載され
ている。そこでは補償原理が適用され、阻止状態では広範囲の内在層が形成され
、導通状態では高導電率の層が形成される。このためにドリフト領域の代わりに
、側方に交互にｎ領域とｐ領域の層が設けられ、それらの電荷が阻止状態では十
分に無効にされる。
【０００４】 しかしそのために、基板層、ボディ領域、ソース領域およびゲート電極の他に
、別個に特別の構造化層をドリフト領域として形成しなければならず、このこと
はトランジスタ構造体の構造コストを増大させる。
【０００５】 本発明の課題は、トレンチゲート電極を備えたＭＯＳトランジスタ構造体にお
いて、簡単かつ効率的に固有スイッチオン抵抗を低減できるように構成すること
である。
【０００６】 この課題は請求項１の特徴部分記載の構成により解決される。請求項６および
請求項１０の構成は、それぞれ請求項１から５に記載の本発明のＭＯＳトランジ
スタ構造体の製造方法に関するものである。本発明の別の方法は請求項１２に記
載されている。
【０００７】 本発明のＭＯＳトランジスタ構造体は、それぞれ第１の導電形式の強くドーピ
ングされた基板層を有し、この基板層はトランジスタ構造体の表面を画定する。
この第１の表面に、直接ドレイン金属化部を設けるか、またはＩＧＢＴの場合に
はこの領域にさらにアノードゾーンを設けることができ、このアノードゾーンに
は相応の金属化部が被着される。
【０００８】 トランジスタ構造体の第２の表面からは、第２の導電形式のボディ領域がトラ
ンジスタ構造体に伸張している。このボディ領域へは第１の導電形式のソース領
域が埋め込まれ、このソース領域も同様に第２の表面からボディ領域へ伸張して
いる。
【０００９】 さらにトランジスタ構造体の第２の表面からゲート電極がトランジスタ構造体
に伸張している。このゲート電極は溝に配置されており、この溝はゲート酸化物
によりライニングされている。この溝の深さはここでは、ボディ領域の深さより
も深い。
【００１０】 さらに第１の導電形式のドリフト領域が設けられている。このドリフト領域は
溝の底部に当接しており、基板層まで伸張している。ここでこのドリフト領域は
とりわけ強くドーピングされた基板層の領域に側方拡張部を有する。この側方拡
張部は、ゲート電極の溝の側方拡張部よりも大きい。
【００１１】 本発明の解決手段では、隣接する２つのドリフト領域間の側方方向におけるボ
ディ領域のドーピング濃度の整数部が、同じ側方方向のドリフト領域におけるド
ーピング濃度の整数部より大きいかまたは等しい。本発明の解決手段により、ト
レンチゲート電極の領域でのアバランシュ降伏が阻止され、同時に大きさをほぼ
任意に変更することのできる構造体が得られる。トランジスタ構造体の小型化に
は実質的に何の障害もない。そのため面積当たりのチャネル幅を増大し、これに
より固有スイッチオン抵抗を低減することができる。さらにボディ領域並びにド
リフト領域を比較的に強くドーピングすることができる。なぜなら２つの領域は
阻止状態では十分に相互に排除し合うからである。これにより有効阻止電圧を受
け入れることのできる広範囲の内在層が発生する。
【００１２】 しかし導通時に、比較的高いドーピング濃度が生じることになり、結果として
導電性が一層高くなる。このことは、横方向におけるボディ領域のドーピング濃
度の積分値が同じ横方向における隣接するドリフト領域におけるドーピング濃度
の積分値に等しいときに殊に当てはまる。この場合、阻止状態において２つの領
域の実際に完全な相互の空乏化が実現される。これに対して、ボディ領域のドー
ピング濃度の積分値がドリフト領域におけるドーピング濃度の積分値より大きく
選択されれば、阻止状態においてボディ領域にキャリアが残り、これにより、生
じる可能性があるなだれ降伏はトレンチゲート電極ではなくて、ボディ領域にお
いて起こることを保証することができる。
【００１３】 従ってこのトランジスタ構造体は、従来技術から公知の構造体、殊に、更に、
ドリフト領域の付加的な構造化が必要である、ＵＳ５２１６２７５号から公知の
構造体より著しく簡単に構成されている。このことは本発明の場合、ボディ領域
の有利な整合によって自ずから回避される。
【００１４】 有利な実施例において、横方向におけるボディ領域のドーピング濃度の積分値
は最大で２×１０１２ｃｍ−２である。この値は通例、降伏電荷（Durchbruchsl
adung）、すなわちこの領域が完全に空乏化してしまう前に、隣接するドリフト
領域に対するｐｎ接合において降伏が生じることになるような、相応のボディ領
域における電荷のちょうど下方の領域にある。このような降伏を回避するために
、ドーピング濃度は相応に小さめに選択される。
【００１５】 ボディ領域をエピタキシャル層によって形成するようにしてもよい。その場合
、ドリフト領域は例えば、インプランテーションステップ、拡散ステップまたは
その前に形成されたトレンチに半導体材料を充填することによって行うことがで
きる。このために、可能な種々様々な製造法についての以下の説明を参照できる
。トレンチの充填を用いてドーピングされた領域を製造することは原理的には、
ＵＳ５２１６２７５号から公知である。
【００１６】 例えばチャネル領域におけるターンオン電圧をボディ領域の全電荷に無関係に
選定することができるように、ボディ領域のドーピング濃度がグラジエントを有
しているようにすればよい。その際、ボディ領域において横方向におけるグラジ
エントおよび／または垂直方向におけるグラジエントを設定することができる。
【００１７】 ＭＯＳトランジスタを製造するための第１の本発明の方法では、次のステップ
が実施される： 第１の導電形の高ドーピングされたサブストレート層を用意し、 第２の導電形のボデー層をエピタキシャル成長させ、 ボデー層にソース領域を形成し、 ソース領域に隣接して、ボディ層にトレンチを構造化し、 第１の導電形のドーパントを、トレンチを被覆するゲート酸化層を形成する前ま
たは後でトレンチの底部を介してボディ層にインプランテーションし、 トレンチにゲート電極を充填する。
【００１８】 従って、ボディ層のエピタキシャル層は高ドーピングされたサブストレート層
に直接行われ、その際これら２つの層の間に更にドリフト領域が設けられている
ことはない。その際有利な実施形態において、成長の期間に、ボディ層のドーピ
ング濃度を種々に変形することができる。ドリフト領域の形成は、ボディ層にゲ
ートトレンチを構造化した後に漸く行われる。その際ドーパントは、ゲートトレ
ンチの底部から高ドーピングされたサブストレート層まで達しているドリフト領
域が生じるように、ボディ層にインプランテーションされる。このことは、幾何
学形状およびインプランテーションパラメータの相応の選択によって、またはイ
ンプランテーション後に実施される、高ドーピングされたサブストレート層まで
ドーパントの拡散によって行うことができる。また択一的に、複数のインプラン
テーションステップを種々異なったインプランテーションエネルギーによって実
施して、高ドーピングされたサブストレート層まで所望の拡がりを持ったドリフ
ト領域を生成することもできる。
【００１９】 ゲートトレンチは、それがソース領域に直接接しているように、ボディ層に構
造化されるようにすることができる。しかし、トレンチはソース領域を通ってボ
ディ層に構造化されるようにすることもでき、この場合には自動的に、ソース領
域並びにボデー層にトレンチが接することになる。
【００２０】 別の本発明の方法において、ＭＯＳトランジスタは積層技術において製造され
る。その際次のように行われる： 第１の導電形の高ドーピングされたサブストレート層を用意し、 第１または第２の導電形のドーピングされた部分層を繰り返しエピタキシャル成
長させることでボデー領域およびドリフト領域を形成し、ここで部分層の成長後
その都度、反対の導電形の領域が部分層に生成されて柱状の構造体が形成される
ようにし、 ボディ領域にソース領域を形成し、 ドリフト領域におけるトレンチを構造化し（このドリフト領域は少なくとも１つ
のボディ領域とソース領域に当接している）、 トレンチをゲート酸化物によりライニングし、トレンチをゲート電極で充填する
。
【００２１】 この場合前述した柱状形状の構造部の形成は、既に第１の部分層の成長によっ
て行われてもよい。しかしながら、さらなるドリフト領域の形成に対して、まず
１つまたは複数の部分層を高濃度ドーピングされた基板層上に成長させてもよい
。まず後からの部分層の成長のもとで、柱状形状の構造部の形成が、反対の導電
形の相応の領域を部分層内に設けることによって行われる。このケースでは、全
構造部のもとでボディ領域が、高濃度ドーピングされた基板層から所期の間隔を
有するようになる。この場合２つの領域は、相互にドリフト領域によって分離さ
れる。
【００２２】 確かにこの方法は、部分層の成長の繰返しと部分層へのドーピング領域の形成
の必要性によって、第１の方法に比べて若干の複雑さがあるが、別の側では、種
々異なる領域、すなわちボディ領域とドリフト領域の正確なドーピングと、その
位置付け及びトランジスタ構造部内での広がり具合の設定が可能である。
【００２３】 それに対して本発明による第１の方法は、次にような利点を有している。すな
わちエピタキシャル成長によって、ボディ層を所望の設定に応じて比較的正確に
所定のドーピング濃度で形成できることである。この場合ドリフト領域は、固有
のないしは複数の直接連続している打ち込み層によって場合によっては後続の拡
散と共に形成できる。
【００２４】 本発明によるＭＯＳトランジスタ構造の形成のための第３の方法は、以下のス
テップを有している。
【００２５】 第１の導電形の高濃度ドーピングされた基板層を形成し、 第２の導電形のボディ層を高濃度ドーピングされた基板層上に形成し、 ボディ層にトレンチを形成し、 第１の導電形でドーピングされた半導体材料によってトレンチを充填し、 トランジスタ構造部の表面上でドーピングされた半導体材料をボディ層までバッ
クエッチングし、それによって、第１の導電形のドリフト領域と第２の導電形の
ボディ領域を表面に当接させ、 ソース領域をボディ領域に形成し、 ドリフト領域内でトレンチを構造化し、該トレンチを少なくとも１つのボディ領
域とソース領域に当接させ、 前記トレンチをゲート酸化膜でライニングし、 さらに前記トレンチをゲート電極でもって充填する。
【００２６】 それにより、ボディ領域は、例えば次のことによって形成できる。すなわち相
応の導電形のエピタキシャル層を高濃度ドーピングされた基板層上にもしくは場
合によってはドリフト領域上に（これは高濃度ドーピングされた基板層に形成さ
れる）成長させることによって形成できる。このドリフト領域は、その後のトレ
ンチの構造化と、半導体材料による充填によって形成される。引続きゲートトレ
ンチの形成は、例えば、ドリフト領域に対するトレンチを形成したマスクを用い
て行われてもよい（但しこの共通のマスクの新たな被着に対する偏差が許容され
る限り）。それにより、理想的なケースではゲートトレンチの構造化に対する付
加的なマスクの節約が可能となる。
【００２７】 前述した本発明による方法のいずれにおいても、ボディ領域とドリフト領域の
ドーピング濃度は次のように設定される。すなわち２つの隣接するボディ領域の
間の横方向においてドリフト領域におけるドーピング濃度の積分値が、同じ横方
向でのボディ領域のドーピング濃度の積分値よりも小さいか同じになるように設
定される。これによって、既に前述したように、相対向する側での領域の空乏化
と、それに伴う受入れ可能な印加電圧のアップと導電性が得られるようになる。
この場合同時にボディ領域の範囲において生じ得る電子雪崩降伏も制限できる。
その場合有利には、ボディ領域における横方向のドーピング濃度の積分値は、最
大で２・１０１２ｃｍ-２に抑えられる。
【００２８】 その上さらに本発明による方法の各々では、ボディ領域のドーピング濃度が次
のように設定される。すなわち、これが垂直方向および/または横方向において
１つの傾向を有するように設定される。
【００２９】 図１から図７に則して以下に本発明に特有の実施例を説明する。
【００３０】 図１には従来技術によりボディ領域にディープ拡散部を有するトランジスタ装
置が示されている。
【００３１】 図２にはボディ層としてのエピタキシ層とゲートトレンチの下方のインプラン
テーションされたドリフト領域とを有するトランジスタ装置が示されている。
【００３２】 図３には高濃度にドーピングされた基板層に達するボディ領域を有するトラン
ジスタ装置の概略図が示されている。
【００３３】 図４にはボディ領域と基板層との間にドリフト領域が設けられた図３の装置が
示されている。
【００３４】 図５にはゲートトレンチの底部を通したドーパントのインプランテーションに
よるトランジスタ構造体の製造ステップを示す図である。
【００３５】 図６にはボディ層のトレンチを反対の導電形の半導体材料で充填するＭＯＳト
ランジスタ装置を製造する様子が示されている。
【００３６】 図７には、構成技術で部分層を順次に成長させ、また半導体の導電形を有する
ドーパントをこの部分層に入れることによりトランジスタ装置を製造する様子が
示されている。
【００３７】 前述のように図１には従来技術によるＭＯＳトランジスタ装置が示されている
。ここでは高濃度にドーピングされたｎ＋形基板層２がトランジスタ装置の第１
の表面２１を定めている。第１の表面２１にはドレイン金属化部１が設けられて
いる。高濃度にドーピングされた基板層２の上方にｎ−形ドリフト領域６が配置
されている。このドリフト領域６にはｐ形ボディ領域９が接しており、このｐ形
ボディ領域はｐ＋形ディープ拡散部８を有する。ボディ領域９内へｎ＋形ソース
領域１０が拡散している。ボディ領域９およびソース領域１０はＭＯＳトランジ
スタ装置の第２の表面３からトランジスタ構造体内部へ延在している。同様にゲ
ート電極５も第２の表面３からトランジスタからトランジスタ構造体内部へ延在
しており、このゲート電極はゲート酸化物４によって包囲され、かつゲートトレ
ンチ内に配置されている。酸化物層１２はゲート電極５とソース領域１０の一部
とをカバーしている。金属化部１３はソース領域およびボディ領域９のコンタク
ト接続のために用いられる。
【００３８】 図２には本発明のトランジスタ構造体の実施例が示されており、ここではボデ
ィ領域９はエピタキシ層により形成される。これは図２に示されているようにド
ーピング濃度の点でグラジエントを有していてもよい。ボディ層の下方の領域が
形成され、この領域はｐ−形ドーパントを有している。またボディ層の上方領域
７は下方よりも濃度の高いｐ形ドーパントを有しており、これはトランジスタ構
造体のチャネル領域の使用電圧を調整するために用いられる。ボディ層９は直接
に高濃度にドーピングされたｎ＋形基板層２に接している。ｎ−形ドリフト領域
６は単にインプランテーションされた領域を通してゲート電極５の下方に形成さ
れる。ボディ層９およびドリフト領域６のドーピング濃度は、２つのドリフト領
域６間のボディ層９のドーピング濃度の横方向の積分値がドリフト領域６の同じ
横方向のドーピング濃度の積分値と同じかまたはそれ以上であるように調整され
る。
【００３９】 図３、図４には概略的にドリフト領域６およびボディ領域９に対する２つの装
置手段が示されている。図３によれば、ボディ領域は高濃度にドーピングされた
ｎ＋形基板層２まで達しており、このためこの基板層に直接に接している。ただ
し図４に示されているように、ボディ領域９が完全には高濃度にドーピングされ
たｎ＋形基板層２に達しないで、一方でｎ−形ドリフト領域６がゲート電極の下
方に延在し、他方でボディ領域９と高濃度にドーピングされた基板層２との間に
も配置されるように構成してもよい。ドリフト領域６の破線個所により、ゲート
電極の下方の領域、およびボディ領域９と高濃度にドーピングされた基板層２と
の間の領域が通常は充分に均一なドーパント量を有することが示されている。た
だし、ドリフト領域６およびドリフト領域内のボディ領域９の空乏化を良好に保
証するために、ゲート電極の下方では、高濃度にドーピングされた基板層に接す
る領域とは異なるドーピング濃度を選択してもよい。
【００４０】 図５には部分図ａ〜ｄによりトランジスタ構造体を製造する様子が示されてい
る。ドリフト領域６の形成はゲート電極５の下方でドーパントをゲートトレンチ
１４の底部を通してインプランテーションすることにより行われる。このために
まず、図５のａに示されているように、高濃度にドーピングされたｎ＋形基板層
２の上にｐ形ボディ層９が調製される。ここで図５のａに示されているように、
ボディ層９と基板層２との間に第１のドリフト領域６を配置してもよい。このス
テップではｎ＋形ソース領域１０の形成がトランジスタ構造体の第２の表面３の
領域内で行われる。
【００４１】 続いてゲートトレンチ１４のパターニングがｐ形ボディ層９内で行われる。パ
ターニングすべきでないボディ層の領域はここではマスク、例えば酸化物層１６
および窒化物層１５から成るマスクによりカバーされる。続いてｎ形ドーパント
のインプランテーションがゲートトレンチ１４の底部を通してｐ形ボディ層９内
へ行われる。こうして図５のｃに示されているようにｎ形ドーピング領域１７が
ｐ形ボディ層９に形成される。インプランテーションの形式に応じてこのｎ形領
域１７はドリフト領域６まで達していてもよい。またｎ形領域１７を後続の拡散
ステップによって拡大することもできる。このように拡大されたｎ形領域１７は
、図５のｄに示されているように、ｐ形ボディ層９の下方に配置されたドリフト
領域６に接合している。
【００４２】 続いてトランジスタ構造体を完全にするために、ゲート酸化物４ならびにゲー
ト電極５によるゲートトレンチの充填が行われる。最後にゲート電極の上に酸化
物層１２ならびにソース領域１０及びボディ層９の上に金属化部１３が配置され
る。
【００４３】 図５ｄに明瞭に示されているように、インプランテーション及び場合によって
は後続の拡散によって次のことが達成される。すなわち、まず最初に連続したボ
ディ層９が個々の互いに分離されたボディ領域９に分割されることが達成される
。このためにはボディ層９と高濃度ドーピングされた基板層２との間のドリフト
領域６の存在は図２の図面に示されているように必要不可欠ではない。この場合
、個々のボディ領域９へのこのボディ層の分割は、ただゲート電極５の下へのド
リフト領域６のインプランテーションによって達成される。
【００４４】 図６は、ステップａからｅにおいて、半導体材料によるトレンチの充填による
トランジスタ装置の製造を示している。このためには、図５ａと同様に、まず最
初に高濃度ドーピングされた基板層２、ドリフト領域６、ならびにこのドリフト
領域６の上に配置されたｐ形ボディ層９、場合によっては既にソース領域１０が
設けられる。しかし、図６ａに記載されているｎ形ドリフト領域６は断念しても
よい。
【００４５】 図６ｂによれば、まず最初にトレンチ１８がｐ形ボディ層９に構造化され、こ
の結果、このボディ層９が個々のボディ領域９に分割される。このために、酸化
シリコン１６及び窒化シリコン１５から成るマスクが使用される。
【００４６】 次いで、ｎ形ドーピングされた半導体材料１９によるトレンチ１８の充填が行
われる。この半導体材料１９はトレンチ１８を完全にライニングし、トランジス
タ構造体の表面３も被覆する。半導体材料１９は表面３の領域において、ボディ
領域９が再び表面３に到達するまでエッチバックされる。
【００４７】 次いで、ボディ領域９の間のドリフト領域６にゲートトレンチ１４の構造化が
行われ、ゲートトレンチ１４は、予めボディ領域９の間のドリフト領域６の形成
のために構造化されたトレンチ１９よりも小さい深さを有する。これらのゲート
トレンチの形成のために、理想的には既に予めトレンチ１９の形成のために使用
されたマスクが使用される。
【００４８】 図６ｅはゲートトレンチ１４をゲート酸化物４及びゲート電極５によって充填
し、酸化物層１２及び金属化部１３を塗付した後の完成したトランジスタ構造体
を示す。
【００４９】 図７はステップａ〜ｄにおいて構成技術におけるトランジスタ装置の製造を示
し、連続的なエピタキシャル部分層２０が高濃度ドーピングされた基板層２の上
に成長されている。図７ｅ及び７ｆは図７ａ及び７ｃの代替実施例である。
【００５０】 図７ａによれば、高濃度ドーピングされたｎ＋形基板層２の上に次々と複数の
ｐ形エピタキシャル部分層２０が成長される。各部分層２０の成長の後で、ｎ形
ドーピングされた領域６がこれらの部分層２０に形成される。これは例えばイン
プランテーション又は拡散によって行われる。ｎ形ドーピングされた領域は、こ
の場合、これらの領域が複数の部分層２０を越えて柱状の構造物として連続的な
ドリフト領域６を形成するように配置される。この場合自動的にこれらのドリフ
ト領域６の間にｐ形ボディ領域９が形成される。これらのボディ領域９は同様に
柱状の構造を有する。全ての部分層２０の成長の後のこのような装置は図７ｂに
図示されている。部分層の最後の層はこの場合トランジスタ構造体の第２の表面
３を形成する。
【００５１】 図７ｃに示されているように、次いでｎ＋形ソース領域１０がｐ形ボディ領域
９に形成され、ならびにゲートトレンチ１４のドリフト領域６への形成が行われ
、この結果、ゲートトレンチ１４がそれぞれ少なくとも１つのソース領域１０な
らびにｐ形ボディ領域９に隣接する。ゲートトレンチ１４はこの場合トランジス
タ構造体の第２の表面３からこのトランジスタ構造体の中へと、もちろんｐ形ボ
ディ領域９よりも小さい深さで延在している。最後にゲート酸化物４ならびにゲ
ート電極５がゲートトレンチ１４の各々において形成される。この後でこのトラ
ンジスタ構造体の上に酸化物層１２ならびに金属化層１３の通常の塗付が行われ
る。
【００５２】 図７ａに図示された方法の代わりに、部分層２０としてｎ形ドーピングされた
エピタキシャル層が成長されるように構成することもできる。この場合、まず最
初に幾つかの部分層が高濃度ドーピングされた基板層２の上に形成されるが、し
かし、これらの部分層にはｐ形ドーピングされた領域は拡散されない。従って、
ドリフト領域がｎ＋形ドーピングされた基板層２の上に形成される。所定の数の
ｎ形ドーピングされた部分層を形成した後ではじめて、ｐ形ドーピングされた領
域９が、図７ｅが示しているように後続の部分層２０に形成される。この場合、
ｐ形ドーピングされた領域９は、ｐ形ボディ領域９である柱状の構造物を生じる
ように配置される。これらのボディ領域９は同様に柱状の構造を有するｎ形ドリ
フト領域６によって互いに分離される。これは図７ｆから明瞭である。全ての部
分層２０のデポジション、すなわち柱状構造体の製造の後で、ソース領域１０の
形成ならびに柱状のドリフト領域６へのゲートトレンチ１４の構造化が行われる
。次いで、図７ｄとの関連において既に説明された後続のステップが実施される
。
【００５３】 上記の製造方法の各々において、一体としてドーピングされたボディ領域９が
形成される。しかし、これらのボディ領域９にもドーピング濃度の横方向の及び
/又は垂直方向のグラジエントが設けられうる。
【図面の簡単な説明】
【図１】 従来技術によるボディ領域にディープ拡散部を有するトランジスタ装置を示す
図である。
【図２】 ボディ層としてのエピタキシ層とゲートトレンチの下方のインプランテーショ
ンされたドリフト領域とを有するトランジスタ装置を示す図である。
【図３】 高濃度にドーピングされた基板層に達するボディ領域を有するトランジスタ装
置の概略図を示す図である。
【図４】 ボディ領域と基板層との間にドリフト領域が設けられた図３の装置を示す図で
ある。
【図５】 ゲートトレンチの底部を通したドーパントのインプランテーションによるトラ
ンジスタ構造体の製造ステップを示す図である。
【図６】 ボディ層のトレンチを反対の導電形の半導体材料で充填するＭＯＳトランジス
タ装置を製造する様子を示す図である。
【図７】 構成技術で部分層を順次に成長させ、また半導体の導電形を有するドーパント
をこの部分層に入れることによりトランジスタ装置を製造する様子を示す図であ
る。

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 高濃度でドーピングされた第１の導電形の基板層（２）が設
    けられており、該基板層によりトランジスタ構造体の第１の表面（２１）が規定
    され、 前記第１の導電形とは逆の導電形である第２の導電形のボディ領域（９）が設
    けられており、該ボディ領域（９）は、トランジスタ構造体の第２の表面（３）
    から該トランジスタ構造体中に延びており、 第１の導電形のソース領域（１０）が設けられており、該ソース領域は第２の
    表面（３）からボディ領域（９）に延びており、 トレンチ（１４）内に配置されたゲート電極（５）が設けられており、該ゲー
    ト電極は、第２の表面（３）からトランジスタ構造体（９）中に延びており、ゲ
    ート酸化物（４）によりライニングされていてボディ領域（９）に隣接し、前記
    ゲート電極（５）はボディ領域（９）の深さよりも浅く、 第１の導電形のドリフト領域（６）が設けられており、該ドリフト領域は前記
    トレンチ（１４）の底部に隣接し、基板層（２）まで延在している、 ＭＯＳトランジスタ構造体たとえば請求項１記載のＭＯＳトランジスタ構造体
    において、 ２つの隣り合うドリフト領域（６）の間の横方向におけるボディ領域（９）の
    ドーピング濃度の積分値は、同じ横方向における１つのドリフト領域（６）のド
    ーピング濃度の積分値よりも大きいかそれと等しいことを特徴とする、 ＭＯＳトランジスタ構造体。
  2. 【請求項２】 ボディ領域（９）における横方向のドーピング濃度の積分値
    は降伏電荷よりも小さい、請求項１記載のトランジスタ構造体。
  3. 【請求項３】 ボディ領域（９）における横方向のドーピング濃度の積分値
    は最大で２・１０１２ｃｍ-２である、請求項２記載のトランジスタ構造体。
  4. 【請求項４】 ボディ領域（９）はエピタキシャル層により形成される、請
    求項１から３のいずれか１項記載のトランジスタ構造体。
  5. 【請求項５】 ボディ領域（９）のドーピング濃度はグラジエントをもつ、
    請求項１から４のいずれか１項記載のトランジスタ構造体。
  6. 【請求項６】 高濃度にドーピングされた第１導電形の基板層（２）を準備
    し、 第２導電形のボディ層（９）をエピタキシャル成長させ、 該ボディ層（９）にソース領域（１０）を形成し、 該ソース領域（１０）に隣接するトレンチ（１４）を前記ボディ層（９）に構
    造化し、 第１導電形のドーパントを、前記トレンチ（１４）の底部を通してボディ層（
    ９）に、ゲート酸化層（４）の形成の前または後にインプランテーションし、こ
    こで該ゲート酸化層（４）はトレンチ（１４）をライニングして、トレンチ（１
    ４）の底部から前記の高濃度にドーピングされた基板層（２）にまで延在するド
    リフト領域（６）が生じ、 前記トレンチ（１４）をゲート電極（５）で充填することを特徴とする 例えば請求項１から５までのいずれか１項に記載のＭＯＳトランジスタ構造体
    を製作する方法。
  7. 【請求項７】 前記ボディ層（９）のドーピング濃度の変更を、前記エピタ
    キシャル成長の間に行う 請求項６に記載の方法。
  8. 【請求項８】 前記インプランテーションは、相異なるインプランテーショ
    ンエネルギーの複数のインプランテーションステップを含む 請求項６または７に記載の方法。
  9. 【請求項９】 前記トレンチ（１４）は、ソース領域（１０）によって前記
    ボディ層（９）に構造化される 請求項６から８までのいずれか１項に記載の方法。
  10. 【請求項１０】 高濃度にドーピングされた第１導電形の基板層（２）を準
    備し、 ボディ領域（９）とドリフト領域（６）とを、第１または第２導電形のドーピ
    ングされた部分層（２）を反復してエピタキシャル成長することによって形成し
    、ここで該部分層（２０）を成長させた後にそれぞれ、相互に反対の導電形の領
    域（６，９）を、部分層（２０）に形成して柱形状の構造体（６，９）を形成し
    、 ソース領域（１０）をボディ領域（９）に形成し、 トレンチ（１４）を、少なくともボディ領域（９）とソース領域（１０）とに
    隣接するドリフト領域（６）に構造化し、 トレンチ（１４）をゲート酸化層（４）でライニングし、 トレンチ（１４）をゲート電極（５）で充填することを特徴とする 例えば請求項１から５までのいずれか１項に記載のＭＯＳトランジスタを製作
    する方法。
  11. 【請求項１１】 前記部分層を成長させる前に、別のドリフト領域（６）を
    前記の高濃度のドーピングされた基板層（２）に準備する 請求項１０に記載の方法。
  12. 【請求項１２】 高濃度にドーピングされた第１導電形の基板層（２）を準
    備し、 第２導電形のボディ層（９）を前記の高濃度にドーピングされた基板層（２）
    に準備し、 該ボディ層（９）にトレンチ（１８）を形成し、 該トレンチ（１８）を、第１導電形のドーピングされた半導体材料（１９）で
    充填し、 トランジスタ構造体の表面（３）のドーピングされた半導体材料（１９）をボ
    ディ層（９）までエッチバックして、第１導電形のドリフト領域（６）と、第２
    導電形のボディ領域（９）とを前記表面（３）に隣接させ、 ソース領域（１０）を前記ボディ領域（９）に形成し、 トレンチ（１４）をドリフト領域（６）に構造化し、ここで前記トレンチ（１
    ４）は、少なくともボディ領域（９）とソース領域（１０）とに隣接し、 トレンチ（１４）をゲート酸化層（４）でライニングし、 トレンチ（１４）をゲート電極（５）で充填することを特徴とする ＭＯＳトランジスタ構造体の製造方法。
  13. 【請求項１３】 前記別の層（９）を準備する前に、別のドリフト領域（６
    ）を高濃度にドーピングされた基板層（２）に準備する、請求項１２記載の方法
    。
  14. 【請求項１４】 前記ゲート電極（５）に対するトレンチ（１４）の構造化
    を、ドリフト領域（６）に対するトレンチ（１８）の構造化と同じマスクによっ
    て行う、請求項１２または１３に記載の方法。
  15. 【請求項１５】 前記ボディ領域（９）と前記ドリフト領域（６）のドーピ
    ング濃度を調整して、ドリフト領域（６）の横方向におけるドーピング濃度の積
    分値が、隣接する２つのボディ領域（９）で、ボディ領域（９）の同じ横方向に
    おけるドーピング濃度の積分値よりも小さいか、または等しいようにする、請求
    項６から１４のいずれか１項記載の方法。
  16. 【請求項１６】 前記ボディ領域（９）のドーピング濃度を調整して、ボデ
    ィ領域（９）の横方向におけるドーピング濃度の積分値が降伏電荷よりも小さい
    ようにする、請求項６から１５のいずれか１項記載の方法。
  17. 【請求項１７】 前記ボディ領域（９）のドーピング濃度を調整して、ボデ
    ィ領域（９）の横方向におけるドーピング濃度の積分値が、最大２・１０１２ｃ
    ｍ-２をとるようにする、請求項１６記載の方法。
  18. 【請求項１８】 前記ボディ領域（９）を、該ボディ領域のドーピング濃度
    が傾斜を有するように形成する、請求項６から１７のいずれか１項記載の方法。
JP2000607274A 1999-03-24 2000-03-01 トレンチゲート電極を備えスイッチング比抵抗の低減されたｍｏｓトランジスタ構造体およびｍｏｓトランジスタ構造体の製造方法 Abandoned JP2002540603A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19913375A DE19913375B4 (de) 1999-03-24 1999-03-24 Verfahren zur Herstellung einer MOS-Transistorstruktur
DE19913375.1 1999-03-24
PCT/DE2000/000621 WO2000057481A2 (de) 1999-03-24 2000-03-01 Mos-transistorstruktur mit einer trench-gate-elektrode und einem verringerten spezifischen einschaltwiderstand und verfahren zur herstellung einer mos-transistorstruktur

Publications (1)

Publication Number Publication Date
JP2002540603A true JP2002540603A (ja) 2002-11-26

Family

ID=7902261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000607274A Abandoned JP2002540603A (ja) 1999-03-24 2000-03-01 トレンチゲート電極を備えスイッチング比抵抗の低減されたｍｏｓトランジスタ構造体およびｍｏｓトランジスタ構造体の製造方法

Country Status (5)

Country Link
US (1) US6465843B1 (ja)
EP (1) EP1145324A3 (ja)
JP (1) JP2002540603A (ja)
DE (1) DE19913375B4 (ja)
WO (1) WO2000057481A2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210823A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置
JP2005286328A (ja) * 2004-03-26 2005-10-13 Siliconix Inc トレンチｍｉｓデバイスの終端領域の作製プロセスおよび、ｍｉｓデバイスを含む半導体ダイとその形成方法
JP2006269720A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体素子及びその製造方法
JP2009200300A (ja) * 2008-02-22 2009-09-03 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2010541289A (ja) * 2007-10-05 2010-12-24 ビシェイ−シリコニクス Ｍｏｓｆｅｔのアクティブ領域および終端領域の電荷バランス
JP2011204803A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置
JP2013102213A (ja) * 2003-01-16 2013-05-23 Fuji Electric Co Ltd 半導体素子
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
JP6032337B1 (ja) * 2015-09-28 2016-11-24 富士電機株式会社 半導体装置および半導体装置の製造方法
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
JP4932088B2 (ja) * 2001-02-19 2012-05-16 ルネサスエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
US20060038223A1 (en) * 2001-07-03 2006-02-23 Siliconix Incorporated Trench MOSFET having drain-drift region comprising stack of implanted regions
US7009247B2 (en) 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US6569738B2 (en) * 2001-07-03 2003-05-27 Siliconix, Inc. Process for manufacturing trench gated MOSFET having drain/drift region
US7291884B2 (en) 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
US6764906B2 (en) * 2001-07-03 2004-07-20 Siliconix Incorporated Method for making trench mosfet having implanted drain-drift region
US7033876B2 (en) 2001-07-03 2006-04-25 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
US6849898B2 (en) 2001-08-10 2005-02-01 Siliconix Incorporated Trench MIS device with active trench corners and thick bottom oxide
DE10239862B4 (de) * 2002-08-29 2007-03-15 Infineon Technologies Ag Trench-Transistorzelle, Transistoranordnung und Verfahren zur Herstellung einer Transistoranordnung
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7166890B2 (en) 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
DE102004009323B4 (de) * 2004-02-26 2017-02-16 Infineon Technologies Ag Vertikaler DMOS-Transistor mit Grabenstruktur und Verfahren zu seiner Herstellung
JP2007531988A (ja) * 2004-03-01 2007-11-08 インターナショナル レクティファイアー コーポレイション トレンチデバイスのための自動整合された接点構造体
US7045857B2 (en) * 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
DE102005012117B4 (de) * 2005-03-16 2008-10-16 Infineon Technologies Austria Ag Transistorbauelement
JP2008536316A (ja) 2005-04-06 2008-09-04 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタおよびその形成方法
KR101296922B1 (ko) 2005-06-10 2013-08-14 페어차일드 세미컨덕터 코포레이션 전하 균형 전계 효과 트랜지스터
US7492003B2 (en) * 2006-01-24 2009-02-17 Siliconix Technology C. V. Superjunction power semiconductor device
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US20090053869A1 (en) * 2007-08-22 2009-02-26 Infineon Technologies Austria Ag Method for producing an integrated circuit including a trench transistor and integrated circuit
EP2208229A4 (en) 2007-09-21 2011-03-16 Fairchild Semiconductor SUPER TRANSITION STRUCTURES FOR PERFORMANCE ARRANGEMENTS AND MANUFACTURING PROCESSES
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
CN102468169A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 Umos晶体管及其形成方法
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
CN103688363B (zh) 2011-05-18 2017-08-04 威世硅尼克斯公司 半导体器件
CN102412266B (zh) * 2011-10-13 2014-12-10 上海华虹宏力半导体制造有限公司 提高soa能力的功率器件结构及其制造方法
CN105632931B (zh) 2014-11-04 2020-04-28 台湾积体电路制造股份有限公司 半导体器件的制造方法及半导体器件
CN116666222A (zh) * 2023-07-28 2023-08-29 江西萨瑞半导体技术有限公司 一种Trench MOS器件及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122474A (en) * 1988-06-23 1992-06-16 Dallas Semiconductor Corporation Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough
US4906588A (en) * 1988-06-23 1990-03-06 Dallas Semiconductor Corporation Enclosed buried channel transistor
US4943537A (en) * 1988-06-23 1990-07-24 Dallas Semiconductor Corporation CMOS integrated circuit with reduced susceptibility to PMOS punchthrough
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
JPH0621468A (ja) * 1992-06-29 1994-01-28 Toshiba Corp 絶縁ゲート型半導体装置
JP2837033B2 (ja) * 1992-07-21 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
US5410170A (en) * 1993-04-14 1995-04-25 Siliconix Incorporated DMOS power transistors with reduced number of contacts using integrated body-source connections
US6001678A (en) * 1995-03-14 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
DE19636302C2 (de) * 1995-09-06 1998-08-20 Denso Corp Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
US6184555B1 (en) * 1996-02-05 2001-02-06 Siemens Aktiengesellschaft Field effect-controlled semiconductor component
JP2000515684A (ja) * 1996-07-19 2000-11-21 シリコニックス・インコーポレイテッド トレンチ底部注入領域を有する高密度トレンチｄｍｏｓトランジスタ
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
JP3915180B2 (ja) * 1997-07-03 2007-05-16 富士電機デバイステクノロジー株式会社 トレンチ型ｍｏｓ半導体装置およびその製造方法
DE19808182C1 (de) * 1998-02-26 1999-08-12 Siemens Ag Elektrisch programmierbare Speicherzellenanordnung und ein Verfahren zu deren Herstellung
KR100275756B1 (ko) * 1998-08-27 2000-12-15 김덕중 트렌치 절연 게이트 바이폴라 트랜지스터
DE19908809B4 (de) * 1999-03-01 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur mit einstellbarer Schwellspannung

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210823A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置
JP2013102213A (ja) * 2003-01-16 2013-05-23 Fuji Electric Co Ltd 半導体素子
JP2005286328A (ja) * 2004-03-26 2005-10-13 Siliconix Inc トレンチｍｉｓデバイスの終端領域の作製プロセスおよび、ｍｉｓデバイスを含む半導体ダイとその形成方法
JP2012084929A (ja) * 2004-03-26 2012-04-26 Siliconix Inc トレンチｍｉｓデバイスの終端領域の作製プロセスおよび、ｍｉｓデバイスを含む半導体ダイとその形成方法
JP2006269720A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体素子及びその製造方法
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
JP2010541289A (ja) * 2007-10-05 2010-12-24 ビシェイ−シリコニクス Ｍｏｓｆｅｔのアクティブ領域および終端領域の電荷バランス
JP2009200300A (ja) * 2008-02-22 2009-09-03 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2011204803A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置
US8604544B2 (en) 2010-03-24 2013-12-10 Kabushiki Kaisha Toshiba Semiconductor device
US9299695B2 (en) 2010-03-24 2016-03-29 Kabushiki Kaisha Toshiba Semiconductor device
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9935193B2 (en) 2012-02-09 2018-04-03 Siliconix Technology C. V. MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US10229988B2 (en) 2012-05-30 2019-03-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US10283587B2 (en) 2014-06-23 2019-05-07 Vishay-Siliconix Modulated super junction power MOSFET devices
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US10340377B2 (en) 2014-08-19 2019-07-02 Vishay-Siliconix Edge termination for super-junction MOSFETs
JP6032337B1 (ja) * 2015-09-28 2016-11-24 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
EP1145324A2 (de) 2001-10-17
US6465843B1 (en) 2002-10-15
WO2000057481A3 (de) 2001-07-26
WO2000057481A2 (de) 2000-09-28
EP1145324A3 (de) 2001-10-24
DE19913375A1 (de) 2000-10-05
DE19913375B4 (de) 2009-03-26

Similar Documents

Publication Publication Date Title
JP2002540603A (ja) トレンチゲート電極を備えスイッチング比抵抗の低減されたｍｏｓトランジスタ構造体およびｍｏｓトランジスタ構造体の製造方法
US6174773B1 (en) Method of manufacturing vertical trench misfet
US6307246B1 (en) Semiconductor resurf devices formed by oblique trench implantation
US7132712B2 (en) Trench structure having one or more diodes embedded therein adjacent a PN junction
US7649223B2 (en) Semiconductor device having superjunction structure and method for manufacturing the same
US6689662B2 (en) Method of forming a high voltage power MOSFET having low on-resistance
US9312336B2 (en) MOSFET device with reduced breakdown voltage
KR100551190B1 (ko) 전계효과트랜지스터및그제조방법
US7410891B2 (en) Method of manufacturing a superjunction device
US6979862B2 (en) Trench MOSFET superjunction structure and method to manufacture
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
TWI712173B (zh) 整合在超級接面功率mosfet中的肖特基二極體
US20030040144A1 (en) Trench DMOS transistor with embedded trench schottky rectifier
JP2003101022A (ja) 電力用半導体素子
US6297101B1 (en) Method for producing an MOS transistor structure with elevated body conductivity
CN105590844B (zh) 超结结构深沟槽的制造方法
JP4764003B2 (ja) 半導体装置
JP3994703B2 (ja) 炭化珪素半導体装置およびその製造方法
EP3682467B1 (en) A method for manufacturing a p-doped grid in an n-doped sic layer
JP2004006647A (ja) 半導体装置
KR101887910B1 (ko) SiC MOSFET 전력 반도체 소자 및 그 제조방법
CN113517197B (zh) 垂直型jfet器件及其制备方法
JP2000299476A (ja) 半導体装置
CN113745115A (zh) 超结晶体管器件和用于形成超结晶体管器件的方法
CN113113463A (zh) 半导体器件、用于半导体器件的超级结结构及其制造方法

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20050714