DE102005012117B4 - Transistorbauelement - Google Patents

Transistorbauelement Download PDF

Info

Publication number
DE102005012117B4
DE102005012117B4 DE200510012117 DE102005012117A DE102005012117B4 DE 102005012117 B4 DE102005012117 B4 DE 102005012117B4 DE 200510012117 DE200510012117 DE 200510012117 DE 102005012117 A DE102005012117 A DE 102005012117A DE 102005012117 B4 DE102005012117 B4 DE 102005012117B4
Authority
DE
Germany
Prior art keywords
transistor
zones
zone
trenches
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200510012117
Other languages
English (en)
Other versions
DE102005012117A1 (de
Inventor
Jenö Dr. Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE200510012117 priority Critical patent/DE102005012117B4/de
Publication of DE102005012117A1 publication Critical patent/DE102005012117A1/de
Application granted granted Critical
Publication of DE102005012117B4 publication Critical patent/DE102005012117B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement

Abstract

Transistorbauelement, das aufweist:
– einen Halbleiterkörper (100) mit einer ersten Transistorzone (11), einer zweiten Transistorzone (12), einer dritten Transistorzone (13) und einer vierten Transistorzone (14) jeweils eines ersten Leitungstyps, die in einer vertikalen Richtung des Halbleiterkörpers (100) übereinander angeordnet sind, wobei die Dotierungskonzentration der zweiten und dritten Transistorzone (12, 13) geringer als die der ersten und vierten Transistorzone (11, 14) ist,
– eine erste Anschlusselektrode (21), die an die erste Transistorzone (11) angeschlossen ist und eine zweite Anschlusselektrode (22; 122), die an die vierte Transistorzone (14) angeschlossen ist,
– wenigstens zwei Gräben, die in einer lateralen Richtung des Halbleiterkörpers (100) beabstandet zueinander angeordnet sind, die sich ausgehend von einer Seite (101) benachbart zu der dritten und vierten Halbleiterzone (13, 14) in den Halbleiterkörper (100) hinein erstrecken und in denen jeweils eine Steuerelektrode (16; 161) vorgesehen ist, die mittels einer Isolationsschicht (17; 171) gegenüber den zweiten, dritten und...

Description

  • Die vorliegende Erfindung betrifft ein Transistorbauelement.
  • Transistorbauelemente können in hinlänglich bekannter Weise als Schaltelemente zum Schalten von Lasten eingesetzt werden. Die Laststrecke des Transistorbauelements, d. h. die Drain-Source-Strecke bei einem MOS-Transistor oder die Kollektor-Emitter-Strecke bei einem Bipolartransistor, wird dabei in Reihe zu der Last zwischen Versorgungspotentialanschlüsse geschaltet. Eine Ansteuerung des Transistorbauelements erfolgt über einen Steueranschluss, d. h. den Gate-Anschluss bei einem MOS-Transistor oder den Basis-Anschluss bei einem Bipolartransistor. Ein Steuersignal zur Ansteuerung des Transistorbauelements kann dabei wesentlich kleiner sein als die zu schaltende Spannung.
  • Schaltverluste sind bei MOS-Transistoren besonders gering, da bei diesen Transistoren insbesondere bei einer leitenden Ansteuerung – anders als bei Bipolartransistoren – kein dauerhafter Steuerstrom fließt. Bei MOS-Transistoren muss zur Änderung des Schaltzustands lediglich die sogenannte Gate-Kapazität umgeladen werden. Der Wert dieser Gate-Kapazität ist bezugnehmend auf Baliga: "Power Semiconductor Devices", ISBN 0-534-94098-6, Seiten 382, 383, maßgeblich von der Dicke einer Gate-Isolationsschicht abhängig und steigt mit zunehmender Dicke der Gate-Isolation an. Die Dicke dieser Gate-Isolation ist dabei um so größer, je höher die Spannungsfestigkeit des Bauelements ist, so dass bei Leistungs-MOSFET bei hohen Ansteuerfrequenzen nicht unerhebliche Schaltverluste auftreten können. Darüber hinaus sind zur Ansteuerung von Leistungs-MOSFET Ansteuerpotentiale erforderlich, die oberhalb üblicher Logikpotentiale von 1,2 V, 3,3 V oder 5 V liegen, so dass zur Ansteuerung solcher Leistungs-MOSFET geeignete Treiberstufen vorzusehen sind.
  • Aus der EP 0 585 788 A1 ist es bekannt, zur Ansteuerung einer Last einen MOSFET und einen Sperrschicht-FET (Junction FET, JFET) vorzusehen, deren Laststrecken in Reihe zu der Last zwischen Versorgungspotentialklemmen geschaltet sind. Der Steueranschluss des JFET liegt dabei auf einem festen Potential. Der MOSFET und der JFET sind so aufeinander abgestimmt, dass der JFET bei sperrendem MOSFET ebenfalls sperrt und einen Teil der anliegenden Versorgungsspannung übernimmt. Die Spannungsfestigkeit des MOSFET, kann dadurch geringer als die anliegende Versorgungsspannung sein.
  • Die DE 199 13 375 A1 beschreibt einen MOSFET, der eine in Gräben angeordnete Gate-Elektrode und eine Driftzone mit komplementär zueinander dotierten Halbleiterzonen aufweist.
  • Ziel der vorliegenden Erfindung ist es, ein einfach zu realisierendes Transistorbauelement mit hoher Spannungsfestigkeit zur Verfügung zu stellen.
  • Die US 5 143 859 A beschreibt ein sogenanntes SI-Bauelement (SI = Static Induction), das ein Halbleitersubstrat und in dem Halbleitersubstrat angeordnete Gate-Elektroden aufweist, die von komplementär zu dem Halbleitersubstrat dotierten Halbleiterzonen umgeben sind. Zur Herstellung der Gate-Elektroden werden Gräben in einen Halbleiterkörper geätzt, in deren unteren Bereich die Gate-Elektroden hergestellt werden. Die Gräben werden anschließend mit einem elektrisch isolierenden Material aufgefüllt, woraus eine Bauelementstruktur resultiert, die in einem Halbleiterkörper angeordnete Gate-Elektroden und oberhalb der Gate-Elektroden angeordnete Isolationsschichten aufweist.
  • Dieses Ziel wird durch ein Transistorbauelement mit den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche.
  • Das Transistorbauelement weist einen Halbleiterkörper mit einer ersten Transistorzone, einer zweiten Transistorzone, einer dritten Transistorzone und einer vierten Transistorzone eines ersten Leitungstyps auf, die in einer vertikalen Richtung des Halbleiterkörpers übereinander angeordnet sind. Die Dotierungskonzentration der zweiten und dritten Transistorzone ist dabei geringer als die Dotierungskonzentration der ersten und vierten Transistorzone. Eine erste Anschlusselektrode ist an die erste Transistorzone angeschlossen und eine zweite Anschlusselektrode ist an die vierte Transistorzone angeschlossen. Ausgehend von einer Seite erstrecken sich wenigstens zwei Gräben, die in einer lateralen Richtung des Halbleiterkörpers beabstandet zueinander angeordnet sind, be nachbart zu der dritten und vierten Halbleiterzone in den Halbleiterkörper hinein. In diesen Gräben ist jeweils eine Steuerelektrode vorgesehen, die mittels einer Isolationsschicht gegenüber den zweiten, dritten und vierten Transistorzonen isoliert ist. In der zweiten Transistorzone sind bei dem Bauelement wenigstens zwei fünfte Transistorzonen eines zweiten Leitungstyps vorgesehen, die in der lateralen Richtung beabstandet zueinander angeordnet sind und die an einen Anschluss für ein definiertes Potential angeschlossen sind.
  • Bei diesem Transistorbauelement bilden die erste Transistorzone, die zweite Transistorzone und die wenigstens zwei fünften Transistorzonen einen Sperrschicht-FET (JFET), und die dritten und vierten Transistorzonen bilden zusammen mit der Steuerelektrode einen MOSFET. Die Laststrecken dieses JFET und dieses MOSFET sind durch die geometrische Anordnung der ersten bis vierten Transistorzonen, die in vertikaler Richtung des Halbleiterkörpers nebeneinander liegen, in Reihe geschaltet.
  • Die fünften Transistorzonen, die die Steuerzonen des JFET bilden, sind vorzugsweise an die Steuerelektroden des MOSFET elektrisch leitend angeschlossen. Dies kann beispielsweise dadurch erreicht werden, dass die fünften Transistorzonen in vertikaler Richtung des Halbleiterkörpers unterhalb der Gräben mit den darin angeordneten Steuerelektroden angeordnet sind und dass die die Steuerelektroden umgebenen Isolationsschichten abschnittsweise Aussparungen aufweisen über welche die Steuerelektroden die fünften Transistorzonen kontaktieren. Um einen niederohmigen Anschluss der Steuerelektroden an die fünften Transistorzonen zu gewährleisten, ist in diesen Aussparungen vorzugsweise eine hochdotierte Halbleiterzone des zweiten Leitungstyps vorhanden.
  • Die fünften Transistorzonen können auch an ein anderes festes Potential außer dem Potential der Steuerelektroden ange schlossen sein. Dieses Potential sollte vorzugsweise stets kleiner oder gleich dem Potential der Steuerelektroden sein.
  • Die Dotierungskonzentrationen der zweiten und fünften Transistorzonen, die Teil des JFET sind, sind vorzugsweise so aufeinander abgestimmt, dass die Anzahl der Dotierstoffatome der fünften Transistorzonen gleich der Anzahl der Dotierstoffatome der zweiten Transistorzone ist. Hierdurch ist sichergestellt, dass sich die zweiten und fünften Transistorzonen bei maximal anliegender Sperrspannung gegenseitig vollständig an Ladungsträgern ausräumen.
  • Die Position der fünften Transistorzonen in der zweiten Transistorzone kann auf die Position der Gräben ausgerichtet sein. So kann beispielsweise unter jedem Graben eine fünfte Transistorzone angeordnet sein. Insbesondere kann die geometrische Anordnung der Gräben der geometrischen Anordnung der fünften Transistorzonen entsprechen. Die Anordnung bzw. Ausrichtung der fünften Transistorzonen kann jedoch auch unabhängig von der Anordnung bzw. Ausrichtung der Gräben sein. So können laterale Mittenabstände zweier benachbarter fünfter Transistorzonen unabhängig gewählt werden von Mittenabständen zweier benachbarter Gräben.
  • Darüber hinaus besteht auch die Möglichkeit, die Geometrien der Gräben und die Geometrien der fünften Transistorzonen unabhängig voneinander zu wählen. So besteht beispielsweise die Möglichkeit, die Gräben in einer lateralen Richtung des Halbleiterkörpers streifenförmig auszubilden, während die fünften Transistorzonen in der lateralen Richtung nach Art eines Gitterrasters ausgebildet sein können. Darüber hinaus können die Gräben auch säulenförmig oder ebenfalls in Form eines Gitterrasters angeordnet sein. Einzelne Raster eines solchen Gitterrasters, und zwar sowohl der fünften Transistorzonen als auch der Gräben, können beispielsweise quadratisch oder sechseckig ausgebildet sein.
  • Bei einer Ausführungsform der Erfindung ist vorgesehen, dass die Dotierungskonzentration der zweiten Halbleiterzone, die Teil des JFET ist, höher ist, als eine Dotierungskonzentration der dritten Halbleiterzone, die Teil des selbstleitenden MOSFET ist.
  • Die vorliegende Erfindung wird nachfolgend anhand von Figuren näher erläutert.
  • 1 zeigt schematisch einen Querschnitt in vertikaler Richtung durch einen Halbleiterkörper eines erfindungsgemäßen Transistorbauelements.
  • 2 zeigt Querschnitte durch das Bauelement gemäß 1 in einer ersten lateralen Schnittebene (2a) und einer zweiten lateralen Schnittebene (2b).
  • 3 zeigt ein elektrisches Ersatzschaltbild des Transistorbauelements gemäß 1.
  • 4 zeigt eine Kennlinie des erfindungsgemäßen Transistorbauelements.
  • 5 zeigt einen Querschnitt durch ein erfindungsgemäßes Transistorbauelement mit säulenförmig ausgebildeten Gräben.
  • 6 zeigt einen vertikalen Querschnitt durch ein erfindungsgemäßes Transistorbauelement nach einem zweiten Ausführungsbeispiel.
  • 7 zeigt einen lateralen Querschnitt durch das Bauelement gemäß 6.
  • 8 zeigt einen lateralen Querschnitt durch ein erfindungsgemäßes Transistorbauelement mit einer gitterartig ausgebildeten fünften Transistorzone.
  • 9 veranschaulicht eine Realisierungsmöglichkeit zum elektrischen Anschließen einer Steuerelektrode des MOSFET an eine Steuerzone des JFET.
  • 10 veranschaulicht eine Übertragungskennlinie des erfindungsgemäßen Transistorbauelements abhängig von einem Abstand der wenigstens zwei Gräben.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Bauelementbereiche mit gleicher Bedeutung.
  • Das Bauelement gemäß 1 weist einen Halbleiterkörper 100 auf, in dem in einer vertikalen Richtung übereinander liegend eine erste Transistorzone 11, eine zweite Transistorzone 12, eine dritte Transistorzone 13 und eine vierte Transistorzone 14 angeordnet sind, die jeweils von einem ersten Leitungstyp sind. Für die nachfolgende Erläuterung wird davon ausgegangen, dass Transistorzonen des ersten Leitungstyps n-dotierte Transistorzonen und Transistorzonen eines zweiten Leitungstyps p-Transistorzonen sind. Selbstverständlich können Transistorzonen des ersten Leitungstyps auch p-dotierte Transistorzonen und Transistorzonen des zweiten Leitungstyps n-dotierte Transistorzonen sein.
  • Die zweiten und dritten Transistorzonen 12, 13 sind bei dem Bauelement jeweils schwächer dotiert als die ersten und vierten Transistorzonen 11, 14. Diese zweiten und dritten Transistorzonen 12, 13 können eine jeweils gleiche Dotierungskonzentration besitzen. Es besteht jedoch auch die Möglichkeit, dass die zweite Transistorzone 12 stärker als die dritte Transistorzone 13 dotiert ist.
  • Ausgehend von einer Vorderseite 101 des Halbleiterkörpers erstrecken sich wenigstens zwei Gräben in vertikaler Richtung in den Halbleiterkörper hinein. Diese Gräben durchdringen bei dem dargestellten Beispiel ausgehend von der Vorderseite die vierte Transistorzone 14 und die dritte Transistorzone 13 und reichen bis in die zweite Transistorzone 12. In diesen Gräben sind Steuerelektroden 16 angeordnet, die durch Isolationsschichten 17 isoliert gegenüber den zweiten, dritten und vierten Halbleiterzonen 12, 13, 14 angeordnet sind.
  • In der zweiten Transistorzone 12 sind wenigstens zwei fünfte Transistorzonen 15 des zweiten Leitungstyps angeordnet, die in einer ersten lateralen Richtung beabstandet zueinander angeordnet sind. Diese fünften Transistorzonen 15 sind in dem Beispiel jeweils unterhalb der Gräben mit den darin angeordneten Steuerelektroden 16 angeordnet und elektrisch leitend an die Steuerelektroden 16 angeschlossen. Diese elektrisch leitende Verbindung ist in 1 lediglich schematisch dargestellt.
  • Es sei darauf hingewiesen, dass die Abmessungen der Transistorzonen in vertikaler Richtung des Halbleiterkörpers nicht notwendigerweise maßstabsgetreu sind. Die erste Transistorzone 11 kann beispielsweise durch ein hochdotiertes Halbleitersubstrat gebildet sein, auf welches die zweite und dritte Transistorzone 12, 13 mittels Epitaxieverfahren aufgebracht sind. Die Abmessungen des Halbleitersubstrats 11 in vertikaler Richtung sind in diesem Fall üblicherweise wesentlich größer als die Abmessungen der zweiten und dritten Transistorzonen 12, 13. Die vierte Transistorzone 14 kann beispielsweise dadurch hergestellt werden, dass Dotierstoffatome in die die dritte Transistorzone 13 bildende Epitaxieschicht implantiert werden.
  • Die fünften Transistorzonen 15 können beispielsweise gemeinsam mit der zweiten Transistorzone 12 während eines Epitaxieverfahrens hergestellt werden, indem maskiert Dotierstoffato me an jeweils gleichen Positionen in die einzelnen während des Epitaxieverfahrens aufeinanderfolgend abgeschiedenen Teilschichten eingebracht werden. Ein solches Verfahren ist beispielsweise grundsätzlich in der bereits eingangs erwähnten DE 199 13 375 A1 beschrieben.
  • Die Steuerelektroden 16 sind an einen gemeinsamen Anschluss G zum Anlegen eines Ansteuerpotentials angeschlossen. Auf die erste Transistorzone 11 ist eine erste Anschlusselektrode 21 aufgebracht, die an einen ersten Lastanschluss D zum Anlegen eines ersten Lastanschlusspotentials angeschlossen ist, und auf die vierte Transistorzone 14 ist eine zweite Anschlusselektrode 22 aufgebracht, die an einen zweiten Lastanschluss S zum Anlegen eines zweiten Lastanschlusspotentials angeschlossen ist.
  • Die ersten und zweiten Transistorzonen 11, 12 bilden bei dem dargestellten Transistorbauelement zusammen mit den fünften Transistorzonen 15 einen JFET, dessen elektrisches Schaltsymbol zum besseren Verständnis in 1 dargestellt ist. Die fünften Transistorzonen 15 bilden dabei den Steueranschluss bzw. die Steuerzone dieses JFET, die ersten und zweiten Transistorzonen 11, 12 sind Teil der Laststrecke dieses JFET.
  • Die dritte und vierte Transistorzone 13, 14 bilden bei diesem Transistorbauelement zusammen mit den Steuerelektroden 16 einen selbstleitenden MOSFET, dessen Schaltsymbol zum besseren Verständnis ebenfalls in 1 dargestellt ist. Die Steuerelektroden 16, die an ein gemeinsames Ansteuerpotential angeschlossen sind, bilden dabei die Gate-Elektrode dieses selbstleitenden MOSFET. Die vierte Transistorzone 14 bildet dabei die Source-Zone dieses MOSFET und die dritte Transistorzone 13 bildet die Body-Zone dieses MOSFET. Bei leitend angesteuertem JFET bildet die zweite Transistorzone 12 die Driftzone des MOSFET und die erste Transistorzone 11 bildet dessen Drain-Zone.
  • Das dargestellte Transistorbauelement verhält sich nach außen wie ein selbstleitender MOSFET, so dass die externen Anschlüsse in 1 entsprechend der Anschlüsse eines MOSFET mit G für Gate, S für Source und D für Drain bezeichnet sind.
  • Die Gräben mit den darin angeordneten Steuerelektroden 16 können in einer zweiten lateralen Richtung des Halbleiterkörpers, die senkrecht zu der ersten lateralen Richtung und senkrecht zu der Zeichenebene gemäß 1 verläuft, langgestreckt bzw. streifenförmig ausgebildet sein, wie dies in 2a dargestellt ist. 2a zeigt einen Querschnitt durch das Bauelement gemäß 1 in der in 1 dargestellten lateralen Schnittebene A-A.
  • Die fünften Transistorzonen 15 können entsprechend der Gräben mit den darin angeordneten Steuerelektroden 16 ebenfalls in der ersten lateralen Richtung langgestreckt ausgebildet sein, wie dies in 2b anhand eines Querschnittes in einer weiteren lateralen Schnittebenen B-B dargestellt ist.
  • Die Anordnung und die Geometrie der fünften Transistorzonen 15 kann auf die Anordnung und Geometrie der Gräben ausgerichtet sein, wie dies für das Bauelement gemäß 1 und 2 dargestellt ist, bei denen eine fünfte Transistorzone 15 jeweils unterhalb eines Grabens mit einer darin angeordneten Steuerelektrode angeordnet ist, und bei dem ein mittlerer Abstand d2 zweier benachbarter Steuerelektroden einem mittleren Abstand d3 zweiter benachbarter fünfter Transistorzonen 15 entspricht.
  • Eine Breite d1 der dritten Transistorzone 13 zwischen zwei benachbarten Gräben beeinflusst maßgeblich die elektrischen Eigenschaften des MOSFET. Dieser Abstand d1 beeinflusst insbesondere die Sättigungsspannung des selbstleitenden MOSFET, wobei diese Sättigungsspannung mit kleiner werdendem Abstand d1 kleiner wird, wie nachfolgend noch erläutert werden wird.
  • Der Abstand d1 zwischen zwei Gräben beträgt beispielsweise zwischen 0,5 μm und 2 μm. Die Abmessungen der Gräben mit den Steuerelektroden 16 und dem Gate-Dielektrikum 17 betragen in der ersten lateralen Richtung beispielsweise etwa 1 μm, so dass ein Mittenabstand zweier benachbarter Gräben zwischen 1,5 μm und 2 μm beträgt.
  • 3 zeigt das elektrische Ersatzschaltbild des erfindungsgemäßen Transistorbauelements, das sich als Reihenschaltung eines selbstleitenden MOSFET T1 und eines JFET T2 darstellt. Steueranschlüsse G1, G2 dieser beiden Transistoren T1, T2 sind kurzgeschlossen, wenn die Steuerelektroden 16 gemäß 1 elektrisch leitend an die fünften Transistorzonen 15 angeschlossen sind. Zwischen dem Steueranschluss G2 des JFET T2 und dessen einem Lastanschluss D2, der der ersten Transistorzone 11 bzw. der ersten Anschlusszoneelektrode 21 gemäß 1 entspricht, ist eine Zenerdiode Z geschaltet. Diese Zenerdiode ist durch die fünften Transistorzonen 15, die erste Transistorzone 11 und die zwischen den fünften Transistorzonen 15 und der ersten Transistorzone 11 vorhandenen schmalen Abschnitte der zweiten Transistorzone 12 gebildet.
  • Zum besseren Verständnis der Funktionsweise dieses Bauelements zeigt 3 eine mögliche Verschaltung, bei welcher der Steueranschluss G des Bauelements an ein Bezugspotential GND angeschlossen ist und bei dem die Laststrecken des MOSFET T1 und des JFET T2 in Reihe zueinander und in Reihe zu einer Last Z zwischen Klemmen für ein erstes Versorgungspotential V+ und ein zweites Versorgungspotential Vs geschaltet sind.
  • Die Steuerung des Transistorbauelements erfolgt über die Spannung zwischen dem Gate-Anschluss G und dem Source-Anschluss S, die den Gate- und Source-Anschlüssen des MOSFET T1 entsprechen. Diese Spannung ist nachfolgend als erste Gate-Source-Spannung Vgs1 bezeichnet.
  • 4 zeigt den Verlauf eines das Bauelement durchfließenden Laststromes Is abhängig von dieser ersten Gate-Source-Spannung bzw. abhängig von dem zweiten Versorgungspotential Vs. Dieses Potential Vs entspricht dem Source-Potential des MOSFET und ist nachfolgend als erstes Source-Potential bezeichnet. Entspricht dieses erste Source-Potential Vs dem am Gate-Anschluss G anliegenden Bezugspotential GND, so ist der MOSFET T1 leitend angesteuert. Das Potential am Source-Anschluss S2 des JFET T2 entspricht dann in etwa dem ersten Source-Potential Vs, wodurch auch der JFET leitend angesteuert ist.
  • Der fließende Laststrom Is ist maßgeblich abhängig von dem Abstand (d1 in de 1) zwischen den benachbarten Gräben mit den darin angeordneten Steuerelektroden 16, der beispielsweise zwischen 0,5 μm und 2 μm beträgt, und der Dotierung in dem sogenannten "Mesa-Bereich" zwischen zwei benachbarten Gräben. Diese Dotierung ist so gewählt, dass die Flächenladung in einer vertikal zwischen zwei Gräben verlaufenden Fläche 3·1012 cm–2 beträgt, bzw. dass die Flächenladung zwischen zwei Gräben bzw. Gate-Elektroden 1,5·1012 cm–2 pro Gate-Elektrode beträgt.
  • Bezug nehmend auf 10 ist dieser Laststrom Ids auch abhängig von der über dem Bauelement anliegenden Spannung Vds. Ein Sättigungswert, auf welchen sich dieser Laststrom Is ab einer bestimmten Laststreckenspannung Vds einstellt, ist dabei abhängig von dem Abstand zwischen den Gräben. Dieser Sättigungsstrom nimmt mit zunehmendem Abstand d1 der Gräben zu. In diesem Zusammenhang sei noch angemerkt, dass der Wert der Laststreckenspannung Vds, bei dem der Laststrom Is den Sättigungswert erreicht, mit zunehmenden Abstand d1 ebenfalls zunimmt.
  • Um das Bauelement abzuregeln muss die erste Gate-Source-Spannung Vgs1 des MOSFET T1 zu negativen Werten hin verschoben werden, was bei der Verschaltung gemäß 3 dadurch erreicht werden kann, dass das Source-Potential Vs angehoben wird. Erreicht dieses Source-Potential Vs einen Schwellenwert Vs_0 bzw. erreicht die Gate-Source-Spannung Vgs einen negativen Schwellenwert –Vgs_0, so sperrt der MOSFET T1. Das Potential am Source-Anschluss S2 des JFET T2 steigt dadurch an, wodurch sich eine Gate-Source-Spannung Vgs2 des JFET T2 zu negativen Werten hin verschiebt und der JFET T2 abgeregelt wird. Der JFET T2 übernimmt dadurch einen Teil der über der Laststrecke, d. h. zwischen dem Drain- und dem Source-Anschluss D, S anliegenden Spannung Vds.
  • Bei der in 3 dargestellten Verschaltung des erfindungsgemäßen Transistorbauelements erfolgt eine Steuerung des Bauelements durch Ändern des Source-Potentials Vs. Wie in 3 dargestellt ist, kann die Änderung dieses Source-Potentials Vs unter Verwendung eines Hilfstransistors T3 erfolgen, der zwischen den Source-Anschluss S und Bezugspotential GND geschaltet ist, und der durch ein Steuersignal S3 angesteuert ist. Dieser Hilfstransistor T3 kann eine im Vergleich zur anliegenden Versorgungsspannung V+ geringe Spannungsfestigkeit besitzen. Die Spannungsfestigkeit dieses Transistors T3 muss lediglich so auf die Eigenschaften des MOSFET T1 abgestimmt sein, dass der MOSFET T1 bei sperrend angesteuertem Hilfstransistor T3 bereits sicher sperrt, bevor das Source-Potential Vs auf einen Wert ansteigt, der der maximal zulässigen Spannungsbelastung des Hilfstransistors T3 entspricht.
  • Alternativ zu einer streifenförmigen Ausgestaltung der Gräben mit den darin angeordneten Steuerelektroden, wie dies in 2a dargestellt ist, können die Gräben mit den Steuerelektroden Bezug nehmend auf 5 auch säulenförmig ausgebildet sein. 5 zeigt einen lateralen Querschnitt in der Schnittebene A-A durch das Transistorbauelement gemäß 1, bei dem die Gräben mit den darin angeordneten Steuerelektroden säulenförmig angeordnet sind. Die säulenförmigen Gräben können dabei in der ersten und zweiten lateralen Richtung jeweils gleichmäßig beabstandet zueinander angeordnet sein. Bei einem gedachten Gitterraster mit gleichmäßig beabstandeten Rasterlinien ist dabei jeweils ein Graben im Bereich eines Schnittpunktes zweier senkrecht zueinander verlaufender Rasterlinien angeordnet.
  • Die Anordnung der fünften Transistorzonen 15 kann bei einer säulenförmigen Ausgestaltung der Gräben ebenfalls streifenförmig sein, wie dies in 2b dargestellt ist.
  • Bei dem Ausführungsbeispiel gemäß der 1 und 2 sind die fünften Transistorzonen 15 auf die Gräben mit den darin angeordneten Steuerelektroden 16 ausgerichtet. Jeweils eine fünfte Transistorzone 15 liegt dabei unterhalb eines Grabens, und der mittlere Abstand der fünften Transistorzonen d3 entspricht dem mittleren Abstand d2 der Gräben. Man spricht in diesem Zusammenhang davon, dass ein "Raster" der Gräben auf ein "Raster" der fünften Transistorzonen 15 ausgerichtet ist.
  • Eine solche Ausrichtung ist Bezug nehmend auf das Ausführungsbeispiel in 6 jedoch nicht erforderlich. 6 zeigt ein Transistorbauelement im vertikalen Querschnitt, bei dem ein Raster in den Halbleiterkörper eingebrachter Gräben mit darin angeordneten Steuerelektroden 161 nicht auf ein Raster fünfter Transistorzonen 151 ausgerichtet ist. Bei diesem Beispiel sind die fünften Transistorzonen 151 in lateraler Richtung versetzt zu den Gräben mit den darin angeordneten Steuerelektroden 161 angeordnet. Darüber hinaus ist ein mittlerer Abstand d31 der fünften Transistorzonen 151 in der ersten lateralen Richtung größer als ein mittlerer Abstand d21 der Gräben. Selbstverständlich könnte der mittlere Abstand der fünften Transistorzonen jedoch auch kleiner als der mittlere Abstand der Gräben sein.
  • Die fünften Transistorzonen 151 können bei dem Bauelement gemäß 6 in der zweiten lateralen Richtung, die senkrecht zu der in 6 dargestellten Zeichenebene verläuft, streifenförmig ausgebildet sein, wie dies anhand von 2b für die dritten Transistorzone des Bauelements gemäß 1 erläutert wurde.
  • Die Steuerelektroden 161 sind bei dem Bauelement gemäß 6 säulenförmig ausgebildet und in säulenförmigen Gräben in dem Halbleiterkörper 100 angeordnet. Die Steuerelektroden sind innerhalb des Halbleiterkörpers 100 von der Isolationsschicht 171 umgeben. Mehrere in der zweiten lateralen Richtung beabstandet zueinander angeordnete Steuerelektroden sind bei diesem Ausführungsbeispiel durch einen oberhalb der Vorderseite 161 angeordneten Leiterbahnabschnitt 162 miteinander verbunden.
  • 7 zeigt einen Querschnitt durch das Bauelement gemäß 6 in einer Schnittebene C-C, in welcher der Leiterbahnabschnitt 162 liegt. Gestrichelt dargestellt sind in 7 die Umrisse der sich in den Halbleiterkörper hinein erstreckenden Steuerelektroden 161 und der die Steuerelektroden 161 umgebenden Isolationsschichten. In dem dargestellten Beispiel besitzen die Steuerelektroden 161 einen quadratischen Querschnitt. Diese Steuerelektroden können jedoch selbstverständlich eine beliebige Querschnittsgeometrie aufweisen, insbesondere einen kreisförmigen oder einen sechseckförmigen Querschnitt.
  • Die Steuerelektroden bei den bisher erläuterten Transistorbauelementen bestehen vorzugsweise aus einem hochdotierten polykristallinen Halbleitermaterial, beispielsweise Polysilizium. Der Dotierungstyp entspricht dabei dem Dotierungstyp der ersten bis vierten Transistorzonen 11–14, so dass die Steuerelektroden bei den Bauelementen gemäß der dargestellten Ausführungsbeispiele aus einem n-dotierten polykristallinen Halbleitermaterial bestehen. Zur Verringerung eines Anschlusswiderstandes zwischen den Steuerelektroden und einer nicht näher dargestellten von Außen kontaktierbaren Anschlusselektrode besteht Bezug nehmend auf 6 die Möglichkeit, die Steuerelektrode teilweise aus Metall 181 zu bilden. Wesentlich ist dabei, dass der Teil der Steuerelektrode, der sich benachbart zu den Transistorzonen an die Isolationsschicht 171 anschließt, aus hochdotiertem polykristallinen Halbleitermaterial besteht, während der übrige Teil der Steuerelektrode unter Verwendung eines Metalls 181 realisiert sein kann.
  • Bezug nehmend auf 8 besteht auch die Möglichkeit, die fünften Transistorzonen (15 in 1 und 151 in 6) nach Art eines Gitterrasters auszubilden. In entsprechender Weise können auch die Gräben mit den darin angeordneten Steuerelektroden nach Art eines solchen Gitterrasters ausgebildet sein. Bei einer solchen Realisierung der fünften Transistorzonen 15, 151 ist streng genommen nur eine einzige fünfte Transistorzone vorhanden. Abschnitte dieser fünften Transistorzone, die in lateraler Richtung beabstandet zueinander angeordnet sind, wie beispielsweise die Abschnitte 15_1, 15_2 in 8 bilden dabei die wenigstens zwei fünften Transistorzonen im Sinn der vorliegenden Anmeldung.
  • Entsprechend bilden bei einer gitterartigen Ausbildung der Steuerelektrode (nicht dargestellt) zwei Abschnitte dieser Steuerelektrode, die in lateraler Richtung beabstandet zueinander angeordnet sind, die wenigstens zwei Steuerelektroden im Sinn der vorliegenden Anmeldung.
  • 9 erläutert anhand eines Querschnitts durch eine Steuerelektrode 16 mit einer darunter angeordneten fünften Transistorzone 15 eine Möglichkeit zur Herstellung einer elektrisch leitenden Verbindung zwischen der Steuerelektrode 16 und der fünften Transistorzone 15. Die die Steuerelektrode 16 umgebene Isolationsschicht 17 weist hierbei am Boden des Grabens eine Aussparung 17' auf, die mit hochdotiertem Halbleitermaterial des zweiten Leitungstyps, im vorliegenden Fall des p-Leitungstyps, aufgefüllt ist, um einen niederohmigen Anschlusskontakt zwischen der aus hochdotiertem polykristal linen Halbleitermaterial bestehenden Steuerelektrode 16 und der fünften Transistorzone 15 zu realisieren.
    • D
    Lastanschluss, Drain-Anschluss
    G
    Steueranschluss, Gate-Anschluss
    S
    Lastanschluss, Source-Anschluss
    11
    Erste Transistorzone
    12
    Zweite Transistorzone
    13
    Dritte Transistorzone
    14
    Vierte Transistorzone
    15_1, 15_2
    Abschnitte einer gitterartig ausgebildeten fünften Transistorzone
    15, 151
    Fünfte Transistorzone
    15'
    hochdotierte Halbleiterzone
    16, 161
    Steuerelektrode
    17, 171
    Isolationsschicht
    17'
    Aussparung der Isolationsschicht
    21, 22
    Anschlusselektroden
    100
    Halbleiterkörper
    101
    Vorderseite des Halbleiterkörpers
    102
    Rückseite des Halbleiterkörpers
    162
    Leiterbahn
    182
    metallischer Abschnitt der Steuerelektrode

Claims (11)

  1. Transistorbauelement, das aufweist: – einen Halbleiterkörper (100) mit einer ersten Transistorzone (11), einer zweiten Transistorzone (12), einer dritten Transistorzone (13) und einer vierten Transistorzone (14) jeweils eines ersten Leitungstyps, die in einer vertikalen Richtung des Halbleiterkörpers (100) übereinander angeordnet sind, wobei die Dotierungskonzentration der zweiten und dritten Transistorzone (12, 13) geringer als die der ersten und vierten Transistorzone (11, 14) ist, – eine erste Anschlusselektrode (21), die an die erste Transistorzone (11) angeschlossen ist und eine zweite Anschlusselektrode (22; 122), die an die vierte Transistorzone (14) angeschlossen ist, – wenigstens zwei Gräben, die in einer lateralen Richtung des Halbleiterkörpers (100) beabstandet zueinander angeordnet sind, die sich ausgehend von einer Seite (101) benachbart zu der dritten und vierten Halbleiterzone (13, 14) in den Halbleiterkörper (100) hinein erstrecken und in denen jeweils eine Steuerelektrode (16; 161) vorgesehen ist, die mittels einer Isolationsschicht (17; 171) gegenüber den zweiten, dritten und vierten Transistorzonen (12, 13, 14) isoliert ist, – wenigstens zwei fünfte Transistorzonen (15; 151) eines zweiten Leitungstyps, die in der lateralen Richtung beabstandet zueinander in der zweiten Transistorzone (12) angeordnet sind und die an einen Anschluss für ein definiertes Potential angeschlossen sind, wobei die dritte und vierte Transistorzone (13, 14) und die Steuerelektrode (16) einen selbstleitenden MOSFET bilden, dessen Gate-Elektrode durch die Steuerelektrode (16) gebildet ist.
  2. Transistorbauelement nach Anspruch 1, bei dem die Dotierungskonzentrationen der zweiten (12) und fünften (15; 151) Transistorzonen so aufeinander abgestimmt sind, dass die Anzahl der Dotierstoffatome der fünften Transistorzonen (15; 151) gleich der Anzahl der Dotierstoffatome der zweiten Transistorzone (12) ist.
  3. Transistorbauelement nach Anspruch 1 oder 2, bei dem die fünften Transistorzonen (15; 151) an die Steuerelektroden (16; 161) angeschlossen sind.
  4. Transistorbauelement nach einem der Ansprüche 1 bis 3, bei dem die fünften Transistorzonen (15; 151) in lateraler Richtung auf die Position der Gräben ausgerichtet sind.
  5. Transistorbauelement nach einem der Ansprüche 1 bis 3, bei dem die fünften Transistorzonen (15; 151) in lateraler Richtung versetzt zu den Gräben angeordnet sind.
  6. Transistorbauelement nach einem der vorangehenden Ansprüche, bei dem die fünften Transistorzonen (15) in der vertikalen Richtung unmittelbar anschließend an die Gräben angeordnet sind, und bei dem die Isolationsschichten (17) benachbart zu den fünften Transistorzonen (15) wenigsten abschnittsweise Aussparungen aufweisen.
  7. Transistorbauelement nach Anspruch 6, bei dem in den Aussparungen Halbleiterzonen des zweiten Leitungstyps angeordnet sind, die stärker als die fünften Transistorzonen (15) dotiert sind und die die fünften Transistorzonen (15; 151) an die Steuerelektroden (16) anschließen.
  8. Transistorbauelement nach einem der vorangehenden Ansprüche, bei dem die Steuerelektroden (16; 161) wenigstens ab schnittsweise aus einem polykristallinen Silizium des ersten Leitungstyps bestehen.
  9. Transistorbauelement nach einem der vorangehenden Ansprüche, bei dem die Steuerelektroden (16) vollständig in den Gräben angeordnet sind.
  10. Transistorbauelement nach einem der Ansprüche 1 bis 8, bei dem sich die Steuerelektroden (161) abschnittsweise über die Gräben hinaus erstrecken.
  11. Transistorbauelement nach einem der vorangehenden Ansprüche, bei dem eine Dotierungskonzentration der zweiten Halbleiterzone (12) höher als eine Dotierungskonzentration der dritten Halbleiterzone (13) ist.
DE200510012117 2005-03-16 2005-03-16 Transistorbauelement Expired - Fee Related DE102005012117B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200510012117 DE102005012117B4 (de) 2005-03-16 2005-03-16 Transistorbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510012117 DE102005012117B4 (de) 2005-03-16 2005-03-16 Transistorbauelement

Publications (2)

Publication Number Publication Date
DE102005012117A1 DE102005012117A1 (de) 2006-10-05
DE102005012117B4 true DE102005012117B4 (de) 2008-10-16

Family

ID=36998674

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510012117 Expired - Fee Related DE102005012117B4 (de) 2005-03-16 2005-03-16 Transistorbauelement

Country Status (1)

Country Link
DE (1) DE102005012117B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5143859A (en) * 1989-01-18 1992-09-01 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a static induction type switching device
EP0585788A1 (de) * 1992-09-01 1994-03-09 Power Integrations, Inc. Integrierte Schaltung für Schaltnetzteil mit Selbst-Vorspannung beim Start
DE19913375A1 (de) * 1999-03-24 2000-10-05 Siemens Ag MOS-Transistorstruktur mit einer Trench-Gate-Elektrode und einem verringerten spezifischen Einschaltwiderstand und Verfahren zur Herstellung einer MOS-Transistorstruktur

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5143859A (en) * 1989-01-18 1992-09-01 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a static induction type switching device
EP0585788A1 (de) * 1992-09-01 1994-03-09 Power Integrations, Inc. Integrierte Schaltung für Schaltnetzteil mit Selbst-Vorspannung beim Start
DE19913375A1 (de) * 1999-03-24 2000-10-05 Siemens Ag MOS-Transistorstruktur mit einer Trench-Gate-Elektrode und einem verringerten spezifischen Einschaltwiderstand und Verfahren zur Herstellung einer MOS-Transistorstruktur

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Baliga:"Power Semiconductor Devices", ISBN 0-534- 94098-6, Seiten 382, 383
Baliga:"Power Semiconductor Devices", ISBN 0-53494098-6, Seiten 382, 383 *

Also Published As

Publication number Publication date
DE102005012117A1 (de) 2006-10-05

Similar Documents

Publication Publication Date Title
DE102013205153B4 (de) Halbleiteranordnung mit einem leistungstransistor und einem hochspannungsbauelement, die in einem gemeinsamen halbleiterkörper integriert sind
DE10339488B3 (de) Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102009042391B4 (de) Halbleitervorrichtung
DE102016101676B3 (de) Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE3816002A1 (de) Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
EP0833386A1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE2901193A1 (de) Halbleiteranordnung
DE112012004026T5 (de) Halbleitervorrichtung
DE102018127797B4 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung
DE4405682A1 (de) Struktur einer Halbleiteranordnung
DE102014111063A1 (de) Leistungshalbleiterbauelement und Verfahren
DE102006030631A1 (de) Halbleiterbauelementanordnung mit einem Leistungsbauelement und einem Logikbauelement
DE102014114100A1 (de) Igbt mit reduzierter rückwirkungskapazität
DE10309400B4 (de) Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
EP1264350B1 (de) Vertikales hochvolt-halbleiterbauelement
DE10127391B4 (de) Halbleiter-Vorrichtung
DE102004041198A1 (de) Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode
DE102007055290B4 (de) Halbleitervorrichtung
DE10313712B4 (de) Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: SCHENKEL, K., DIPL.-ING.UNIV., PAT.-ASS., 82024 TA

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee