DE102018132435B4 - Verfahren zum Herstellen eines Superjunction-Transistorbauelements - Google Patents

Verfahren zum Herstellen eines Superjunction-Transistorbauelements Download PDF

Info

Publication number
DE102018132435B4
DE102018132435B4 DE102018132435.9A DE102018132435A DE102018132435B4 DE 102018132435 B4 DE102018132435 B4 DE 102018132435B4 DE 102018132435 A DE102018132435 A DE 102018132435A DE 102018132435 B4 DE102018132435 B4 DE 102018132435B4
Authority
DE
Germany
Prior art keywords
regions
trenches
dopant atoms
implantation
semiconductor layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018132435.9A
Other languages
English (en)
Other versions
DE102018132435A1 (de
Inventor
Hans Weber
Maximilian Treiber
Daniel Tutuc
Ingo Muri
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102018132435.9A priority Critical patent/DE102018132435B4/de
Priority to US16/715,816 priority patent/US11189690B2/en
Publication of DE102018132435A1 publication Critical patent/DE102018132435A1/de
Application granted granted Critical
Publication of DE102018132435B4 publication Critical patent/DE102018132435B4/de
Priority to US17/513,344 priority patent/US11929395B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Composite Materials (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren, das aufweist:Herstellen mehrerer erster Gebiete (11, 31) eines ersten Dotierungstyps und mehrerer zweiter Gebiete (12, 32) eines zweiten Dotierungstyps in einem Innenbereich (110) und einem Randbereich (120) eines Halbleiterkörpers (100); undHerstellen von Body-Gebieten (13) und Source-Gebieten (14) von mehreren Transistorzellen (10) im Innenbereich (110) des Halbleiterkörpers (100),wobei das Herstellen der ersten Gebiete (11, 31) und der zweiten Gebiete (12, 32) aufweist:Herstellen mehrerer Halbleiterschichten (1401-140n) übereinander; und,in jeder der mehreren Halbleiterschichten (1401-140n) vor dem Herstellen einer jeweils nächsten der mehreren Halbleiterschichten (1401-140n), Herstellen mehrerer Gräben (150) im Innenbereich (110) und im Randbereich (120) und Implantieren von Dotierstoffatomen in eine erste Seitenwand und eine zweite Seitenwand eines jeden der mehreren Gräben,wobei das Implantieren der Dotierstoffatome in zumindest eine der mehreren Halbleiterschichten (1401-140n) das teilweise Abdecken der Gräben (150) im Randbereich (120) während eines Implantationsprozesses aufweist undwobei das teilweise Abdecken der Gräben (150) im Randbereich (120) aufweist:Implantieren von Dotierstoffatomen in die ersten und zweiten Seitenwände (151, 152) der Gräben (150) in einem ersten Implantationsprozess und einem zweiten Implantationsprozess; undAbdecken von Gräben (150) oder Grabenabschnitten im Randbereich (120) durch eine Schutzschicht (310) und Implantieren von Dotierstoffatomen in Abschnitte von ersten und zweiten Seitenwänden (151, 152), die nicht von der Schutzschicht (310) abgedeckt sind, in einem dritten Implantationsprozess und einem vierten Implantationsprozess.

Description

  • Diese Offenbarung betrifft allgemein ein Verfahren zum Herstellen eines Superjunction-Transistorbauelements, insbesondere eines vertikalen Superjunction-Transistorbauelements.
  • Ein vertikales Superjunction-Transistorbauelement enthält mehrere Transistorzellen. Jede der Transistorzellen enthält ein Source-Gebiet, ein Body-Gebiet, ein Drift-Gebiet, ein Kompensationsgebiet und ein Drain-Gebiet in einem Innenbereich des Halbleiterkörpers. Die Source- und Drift-Gebiete weisen einen ersten Dotierungstyp auf und die Body- und Kompensationsgebiete weisen einen zum ersten Dotierungstyp komplementären zweiten Dotierungstyp auf. Weiterhin befindet sich eine Gate-Elektrode benachbart zu jedem Body-Gebiet und ist durch ein Gate-Dielektrikum dielektrisch von dem Body-Gebiet isoliert. Das Source-Gebiet und das Drain-Gebiet einer jeden Zelle sind in einer vertikalen Richtung des Halbleiterkörpers voneinander beabstandet, wobei die Drain-Gebiete der mehreren Transistorzellen durch eine zusammenhängende Halbleiterschicht gebildet werden können. Ein vertikales Superjunction-Transistorbauelement kann weiterhin Drift- und Kompensationsgebiete in einem Randbereich des Halbleiterkörpers enthalten, wobei der Randbereich den Innenbereich umgibt und frei von Body- und Source-Gebieten ist.
  • Das Transistorbauelement kann in einem Ein-Zustand und einem Aus-Zustand betrieben werden. Im Ein-Zustand ist zwischen die Gate-Elektrode und das Source-Gebiet eine Ansteuerspannung (Gate-Source-Spannung) angelegt, so dass in den Body-Gebieten zwischen den Source-Gebieten und den Drift-Gebieten ein leitender Kanal vorhanden ist. Im Ein-Zustand kann zwischen dem Drain-Gebiet und den Source-Gebieten ein Strom fließen, wenn eine Spannung zwischen dem Drain-Gebiet und den Source-Gebieten angelegt ist. Im Aus-Zustand wird die Gate-Elektrode so angesteuert, dass der leitende Kanal in den Body-Gebieten unterbrochen ist. In diesem Betriebszustand, breiten sich, wenn zwischen das Drain-Gebiet und die Source-Gebiete eine Spannung angelegt wird, die pn-Übergänge zwischen den Body-Gebieten oder den Kompensationsgebieten und den Drift-Gebieten in Rückwärtsrichtung vorspannt, , Verarmungsgebiete (Raumladungsgebiete) im Drift- und Kompensationsgebiet aus. Diese Verarmungsgebiete sind mit einem elektrischen Feld verbunden. Ein Lawinendurchbruch kann auftreten, wenn die zwischen das Drain-Gebiet und die Source-Gebiete angelegte Spannung derart ist, dass ein Betrag des elektrischen Feldes einen kritischen Wert erreicht.
  • In vielen Fällen ist es wünschenswert, eine Superjunction-Transistorbauelement so auszulegen, dass ein Spannungssperrvermögen im Innenbereich niedriger als im Randbereich ist, so dass ein Lawinendurchbruch, falls es einen gibt, im Innenbereich, der eine größere Fläche (und ein größeres Volumen) als der Randbereich aufweist, auftritt.
  • Die DE 10 2007 026 745 A1 beschreibt ein Verfahren zum Herstellen eines vertikalen Superjunction-Transistorbauelements bei dem mehrere Halbleiterschichten übereinander hergestellt werden, wobei in jeder Halbleiterschicht Gräben hergestellt werden, in deren Seitenwände Dotierstoffatome implantiert werden. In einer obersten der Halbleiterschichten werden außerdem Body-Gebiete und Source-Gebiete von mehreren Transistorzellen hergestellt.
  • Die US 2007 / 0 272 979 A1 beschreibt ein Verfahren zum Herstellen eines vertikalen Superjunction-Transistorbauelements bei dem mehrere Halbleiterschichten übereinander hergestellt und Dotierstoffatome eines ersten Typs und eines zu dem ersten Typ komplementären zweiten Typs so in die Halbleiterschichten implantiert werden, dass nach einem Ausheilschritt Kompensationsgebiete und Driftgebiete des Transistorbauelements entstehen. Hierbei werden in einem Innenbereich eines die Halbleiterschichten aufweisenden Halbleiterkörpers Dotierstoffatome in jede der Halbleiterschichten implantiert, während im Randbereich Dotierstoffatome so in die einzelnen Halbleiterschichten implantiert werden, dass vertikale Abmessungen der Kompensationsgebiete und der Driftgebiete in Richtung des Randes kleiner werden.
  • Die US 2017 / 0 200 784 A1 beschreibt ein vertikales Superjunction-Transistorbauelement, das Kompensationsgebiete und Driftgebiete im Innenbereich und im Randbereich eines Halbleiterkörpers aufweisen, wobei im Randbereich vertikale Abmessungen der Kompensationsgebiete und der Driftgebiete in Richtung des Randes kleiner werden.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Superjunction-Transistorbauelements zur Verfügung zu stellen, dessen Spannungssperrvermögen im Randbereich höher als im Innenbereich ist. Diese Aufgabe wird durch ein Verfahren nach jeweils einem der Ansprüche 1, 3, 4 und 6 gelöst.
  • Beispiele werden im Folgenden unter Bezugnahme auf die Zeichnungen erläutert. Die Zeichnungen dienen der Veranschaulichung bestimmter Prinzipien, so dass nur die für das Verständnis dieser Prinzipien erforderlichen Aspekte dargestellt werden. Die Zeichnungen sind nicht maßstabsgetreu. In den Zeichnungen bezeichnen die gleichen Bezugszeichen gleiche Merkmale.
    • Die 1A und 1B zeigen schematisch eine vertikale Querschnittsansicht eines vertikalen Superjunction-Transistorbauelements;
    • Die 2A und 2B zeigen schematisch eine horizontale Querschnittsansicht durch eine Transistorbauelement des in den 1A und 1B dargestellten Typs;
    • 3 zeigt eine vertikale Querschnittsansicht mehrerer Halbleiterschichten, nach dem Herstellen von Gräben in jeder der Halbleiterschichten und dem Implantieren von Dotierstoffatomen in Seitenwände der Gräben;
    • Die 4A bis 4C veranschaulichen ein Beispiel für ein Verfahren zum Herstellen von Gräben in einer Halbleiterschicht und zum Implantieren von Dotierstoffatomen in Seitenwände der Gräben, wobei das Verfahren das teilweise Abdecken von Gräben im Randbereich durch eine Schutzschicht während eines Implantationsprozesses beinhaltet;
    • 5 zeigt ein Beispiel eines Verfahrens zum Implantieren von Dotierstoffatomen in eine Seitenwand eines Grabens detaillierter;
    • 6 zeigt eine Draufsicht eines Eckabschnitts der in 4C gezeigten Halbleiterschicht;
    • Die 7A und 7B veranschaulichen eine Modifikation des in den 4A bis 4C dargestellten Verfahrens;
    • Die 8A bis 8C veranschaulichen eine weitere Modifikation des in den 4A bis 4C dargestellten Verfahrens;
    • 9 zeigt, wie die Schutzschicht auf mehreren Halbleiterschichten positioniert werden kann;
    • 10 zeigt eine Draufsicht auf eine Halbleiterschicht und eine darauf hergestellt e Schutzschicht;
    • Die 11A und 11B zeigen eine perspektivische Schnittansicht und eine horizontale Querschnittsansicht der in 10 gezeigten Halbleiterschicht nach einem Implantationsprozess;
    • 12 zeigt eine Draufsicht einer Schutzschicht nach einem weiteren Beispiel;
    • Die 13A und 13B zeigen ein Beispiel für ein Verfahren zum Herstellen eines Puffer-Gebiets;
    • Die 14A und 14B zeigen ein weiteres Beispiel für ein Verfahren zum Herstellen eines Puffer-Gebiets;
    • 15 zeigt das Herstellen einer weiteren Halbleiterschicht auf einer obersten der mehreren Halbleiterschichten;
    • 16 zeigt einen optionalen Implantationsprozess;
    • Die 17 und 18 zeigen jeweils die Anordnung gemäß 15 nach einem thermischen Prozess; und
    • 19 zeigt vertikale Querschnittsansichten von Abschnitten von Transistorzellen mit einer Graben-Gate-Elektrode.
  • In der folgenden, ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen verwiesen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen zum Zweck der Veranschaulichung Beispiele dafür, wie die Erfindung verwendet und implementiert werden kann. Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen, sofern nicht ausdrücklich anders angegeben, miteinander kombiniert werden können.
  • 1A zeigt schematisch eine vertikale Querschnittsansicht eines Beispiels eines Superjunction-Transistorbauelements, und 1B zeigt einen Abschnitt „A“ dieses Transistorbauelements detaillierter. Das Transistorbauelement enthält einen Halbleiterkörper 100 mit einer ersten Oberfläche 101, einer der ersten Oberfläche 101 entgegengesetzten zweiten Oberfläche 102, und einer Randoberfläche 103, die sich von der ersten Oberfläche 101 zu der zweiten Oberfläche 102 erstreckt. Die zweite Oberfläche 102 ist in einer vertikalen Richtung z des Halbleiterkörpers 100 von der ersten Oberfläche 101 beabstandet. Die „vertikale Richtung z“ ist eine Richtung senkrecht zu den ersten und zweiten Oberflächen 101, 102. Gemäß einem Beispiel enthält der Halbleiterkörper 100 ein monokristallines Halbleitermaterial. Beispiele für das monokristalline Halbleitermaterial Silizium (Si), Siliziumkarbid (SiC), Galliumarsenid (GaAs), Galliumnitrid (GaN) oder dergleichen, sind jedoch nicht hierauf beschränkt.
  • Der Halbleiterkörper 100 enthält einen Innenbereich 110 und einen Randbereich 120. Der Randbereich 120 ist zwischen der Randoberfläche 103 und dem Innenbereich 110 angeordnet und umschließt den Innenbereich 110 in einer horizontalen Ebene. Die „horizontale Ebene“ ist eine Ebene parallel zu der ersten und zweiten Oberfläche 101, 102.
  • Bezug nehmend auf 1 enthält das Transistorbauelement mehrere Transistorzellen 10, wobei jede dieser Transistorzellen 10 aktive Bauelementgebiete im Innenbereich 110 des Halbleiterkörpers 100 enthält. Die aktiven Bauelementgebiete jeder Transistorzelle 10 enthalten ein erstes Gebiet 11 eines ersten Dotierungstyps und ein zweites Gebiet 12 eines zum ersten Dotierungstyp komplementären zweiten Dotierungstyps. Die ersten Gebiete 11 im Innenbereich 110 werden im Folgenden auch als Drift-Gebiete bezeichnet und die zweiten Gebiete 12 im Innenbereich 110 werden im Folgenden auch als Kompensationsgebiete bezeichnet. Weiterhin enthalten die aktiven Bauelementgebiete einer jeden Transistorzelle 10, wie in 1B dargestellt, ein Body-Gebiet 13 vom zweiten Dotierungstyp und ein Source-Gebiet 14 vom ersten Dotierungstyp, wobei das Body-Gebiet 13 zwischen dem Source-Gebiet 14 und dem Drift-Gebiet 11 angeordnet ist, so dass das Source-Gebiet 14 durch das Body-Gebiet 13 von dem Drift-Gebiet 11 getrennt ist. Gemäße einem Beispiel grenzt das Kompensationsgebiet 12 an das Body-Gebiet 13 an.
  • Weiterhin enthalten die aktiven Bauelementgebiete einer jeden Transistorzelle 10 Bezug nehmend auf 1B ein Drain-Gebiet 17. Das Drain-Gebiet 17 kann an jedes von dem Drift-Gebiet 11 und dem Kompensationsgebiet 12 angrenzen. Optional kann, wie anhand gestrichelter Linien in 1 dargestellt, ein Puffer-Gebiet 18 vom ersten Dotierungstyp zwischen dem Drain-Gebiet 17 und jeweils dem Drift-Gebiet 11 und dem Kompensationsgebiet 12 angeordnet werden.
  • Gemäß einem Beispiel enthält der Halbleiterkörper 100 monokristallines Silizium und die einzelnen aktiven Bauelementgebiete sind so implementiert, dass eine jeweilige Dotierungskonzentration in einem Bereich wie im Folgenden dargelegt liegt: Drift-Gebiet 11: zwischen 1E15 cm-3 und 1E17 cm-3; Kompensationsgebiet 12: zwischen 1E15 cm-3 und 1E17 cm-3; Body-Gebiet 13: zwischen 1E17 cm-3 und 1E18 cm-3; Source-Gebiet 14: zwischen 1E18 cm-3 und 1E21 cm-3; Drain-Gebiet 17: zwischen 1E18 cm-3 und 1E21 cm-3; optionales Puffer-Gebiet 18: zwischen 1E15 cm-3 und 1E17 cm-3.
  • Bezug nehmend auf 1 können die Drain-Gebiete 17 einer jeden der mehreren Transistorzellen 10 durch einen zusammenhängenden Halbleiterbereich, der im Folgenden als Drain-Gebiet des Transistorbauelements bezeichnet wird, gebildet werden. Weiterhin können die Drift-Gebiete 11 von zwei benachbarten Transistorzellen 10 durch ein zusammenhängendes Halbleitergebiet vom ersten Dotierungstyp gebildet werden und die Kompensationsgebiete 12 von zwei (anderen) Transistorzellen 10 durch ein zusammenhängendes Halbleitergebiet vom zweiten Dotierungstyps gebildet werden.
  • Bezug nehmend auf 1 enthält jede Transistorzelle weiterhin eine Gate-Elektrode 15, die benachbart zu dem Body-Gebiet 13 angeordnet ist und die durch ein Gate-Dielektrikum 16 dielektrisch von dem Body-Gebiet 13 isoliert ist. Die Gate-Elektrode 15 dient dazu, einen leitenden Kanal im Body-Gebiet 13 zwischen dem Source-Gebiet 14 und dem Drift-Gebiet 11 zu steuern. Die Gate-Elektroden 15 der einzelnen Transistorzellen sind an einen Gate-Knoten G angeschlossen. Der Gate-Knoten G sowie Verbindungen zwischen den Gate-Elektroden 15 und dem Gate-Knoten G sind in 1 nur schematisch dargestellt. Weiterhin sind die Source- und Body-Gebiete 14, 13 der einzelnen Transistorzellen 10 an eine Source-Elektrode 21, die durch eine Isolationsschicht 22 von den Gate-Elektroden 15 elektrisch isoliert ist, angeschlossen. Die Source-Elektrode 21 ist an einen Source-Knoten S angeschlossen oder bildet einen Source-Knoten S des Transistorbauelements. Weiterhin ist das Drain-Gebiet 17 an einen Drain-Knoten D des Transistorbauelements angeschlossen. Das Transistorbauelement kann ein Transistorbauelement vom Typ n oder ein Transistorbauelement vom Typ p sein. Bei einem Transistorbauelement vom Typ n sind die Source-Gebiete 14 und die Drift-Gebiete 11 Halbleitergebiete vom Typ n und die Body-Gebiete 13 und die Kompensationsgebiete 12 sind Halbleitergebiete vom Typ p. Bei einem Transistorbauelement vom Typ p sind die Dotierungstypen der einzelnen aktiven Bauelementgebiete komplementär zum Dotierungstyp der entsprechenden Bauelementgebiete bei einem Transistorbauelement vom Typ n. Weiterhin kann das Transistorbauelement als MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor; engl.: „Metal Oxide Semiconductor Field-Effect Transistor“) implementiert sein. In diesem Fall besitzt das Drain-Gebiet 17 denselben Dotierungstyp wie das Source-Gebiet 14. Gemäß einem anderen Beispiel ist das Transistorbauelement als IGBT (Bipolartransistor mit isoliertem Gate; engl.: „Insulated Gate Bipolar Transistor“) implementiert. In diesem Fall besitzt das Drain-Gebiet 17 einen zum Dotierungstyp des Source-Gebiets 14 komplementären Dotierungstyp.
  • Das Transistorbauelement kann in einem Ein-Zustand oder einem Aus-Zustand betrieben werden. Im Ein-Zustand werden die Gate-Elektroden 15 durch Anlegen einer geeigneten Spannung (Gate-Source-Spannung) zwischen dem Gate-Knoten G und dem Source-Knoten S so angesteuert, dass im Body-Gebiet 13 zwischen dem Source-Gebiet 14 und dem Drift-Gebiet 11 ein leitender Kanal vorhanden ist, so dass zwischen dem Drain-Knoten D und dem Source-Knoten S ein Strom fließen kann, wenn zwischen diesen Schaltungsknoten D, S eine Spannung (Drain-Source-Spannung) größer als Null angelegt wird. Im Aus-Zustand werden die Gate-Elektroden 15 so angesteuert, dass der leitende Kanal in den Body-Gebieten 13 zwischen den Source-Gebieten 14 und den Drift-Gebieten 11 unterbrochen wird. Im Aus-Zustand breiten sich beim Anlegen einer Spannung zwischen dem Drain-Knoten D und dem Source-Knoten S, die pn-Übergänge zwischen den Drift-Gebieten 11 auf der einen Seite und den Body-Gebieten 13 und Kompensationsgebieten 12 auf der anderen Seite in Rückwärtsrichtung vorspannt, Raumladungsgebiete (Verarmungsgebiete) im Halbleiterkörper 100 aus. In diesem Betriebszustand wird ein Stromfluss durch das Transistorbauelement verhindert.
  • Bezug nehmend auf 1A enthält das Transistorbauelement weiterhin mehrere erste Gebiete 31 vom ersten Dotierungstyp und mehrere zweite Gebiete 32 vom zweiten Dotierungstyp im Randbereich 120 des Halbleiterkörpers 100. In der gesamten Beschreibung bezeichnen die Bezugszeichen 11 und 31 erste Gebiete, welche Gebiete vom ersten Dotierungstyp sind, wobei das Bezugszeichen 11 diejenigen Abschnitte der ersten Gebiete, die im Innenbereich 110 des Halbleiterkörpers 100 angeordnet sind, bezeichnet und das Bezugszeichen 31 jene Abschnitte der ersten Bereiche, die im Randbereich 120 des Halbleiterkörpers 100 angeordnet sind, bezeichnet. Entsprechend bezeichnen die Bezugszeichen 12 und 32 zweite Gebiete, welche Gebiete vom zweiten Dotierungstyp sind, wobei das Bezugszeichen 12 Abschnitte der zweiten Gebiete, die im Innenbereich 110 angeordnet sind, bezeichnet und das Bezugszeichen 32 Abschnitte der zweiten Gebiete, die im Randbereich 120 des Halbleiterkörpers 100 angeordnet sind, bezeichnet.
  • Im Innenbereich 110 grenzt jedes der ersten und zweiten Gebiete 11, 12 an zumindest ein Body-Gebiet 13 an. Im Randbereich 120 grenzt die Majorität der ersten und zweiten Gebiete 31, 32 nicht an ein Body-Gebiet an. Genauer ausgedrückt grenzt höchstens ein innerstes der ersten und zweiten Gebiete 31, 32, die sich im Randbereich 120 befinden, an ein Body-Gebiet einer Transistorzelle an.
  • 2A zeigt schematisch eine horizontale Querschnittsansicht durch den Halbleiterkörper 100 in einer horizontalen Schnittebene A-A, wie sie in 1A dargestellt ist. 2B zeigt einen in 2A dargestellten Abschnitt „B“ detaillierter.
  • Bezug nehmend auf 2A kann der Halbleiterkörper 100 in der horizontalen Ebene A-A rechteckig sein, so dass die Randoberfläche 103 vier Randoberflächenabschnitte 1031, 1032, 1033, 1034 aufweist. Bezug nehmend auf 2A können die ersten Gebiete 11, 31 und die zweiten Gebiete 12, 32 in einer ersten horizontalen (lateralen) Richtung x des Halbleiterkörpers 100 abwechselnd angeordnet sein und in einer zu der ersten horizontalen Richtung x senkrechten zweiten horizontalen Richtung y länglich sein. Bei dem in 2A dargestellten Beispiel sind die ersten und dritten Randoberflächenabschnitte 1031, 1033 im Wesentlichen parallel zu der ersten horizontalen Richtung x und die zweiten und vierten Randoberflächenabschnitte 1032, 1034 sind im Wesentlichen parallel zur zweiten lateralen Richtung y. In diesem Fall sind die ersten Gebiete 11, 31 und die zweiten Gebiete 12, 32 im Wesentlichen senkrecht zu den ersten und dritten Randoberflächenabschnitten 1031, 1033 und im Wesentlichen parallel zu den zweiten und vierten Randoberflächenabschnitten 1032, 1034. „Länglich“ bedeutet, dass eine Länge 1 der ersten und zweiten Gebiete 11, 31, 12, 32 deutlich größer als eine Breite w der ersten und zweiten Gebiete 11, 31, 12, 32 ist. Die Länge 1 ist die Abmessung der ersten und zweiten Gebiete 11, 31, 12, 32 in der zweiten horizontalen Richtung y, und die Breite w ist die Abmessung des ersten und zweiten Halbleitergebiete 11, 31, 12, 32 in der ersten horizontalen Richtung x. Gemäß einem Beispiel ist ein Verhältnis 1/w zwischen der Länge 1 und der Breite w zumindest 100, zumindest 1000 oder zumindest 10000. Bezug nehmend auf die 2A und 2B sind einige der ersten Gebiete vollständig im Randbereich 120 angeordnet und einige der zweiten Gebiete sind vollständig im Randbereich 120 angeordnet, während andere der ersten Gebiete Abschnitte 11 in den Innenbereichen und andere Abschnitte 31 im Randbereich aufweisen. Entsprechend weisen andere der zweiten Gebiete Abschnitte 12 im Innenbereich 110 und andere Abschnitte 32 im Randbereich 120 auf.
  • Um eine hohe Lawinenfestigkeit des Transistorbauelements zu erreichen, ist es wünschenswert, die ersten und zweiten Gebiete so zu implementieren, dass erste Gebiete 31, die sich im Randbereich 120 befinden, niedriger dotiert sind als erste Gebiete 11, die sich im Innenbereich befinden, und zweite Gebiete 32, die sich im Randbereich 120 befinden, niedriger dotiert sind als zweite Gebiete 12, die sich im Innenbereich 110 befinden. „Niedriger dotiert“ bedeutet, dass die Gesamtzahl von Dotierstoffatomen in einem Abschnitt der ersten Gebiete 31 im Randbereich 120 niedriger ist als die Gesamtzahl von Dotierstoffatomen in einem Abschnitt entsprechender Größe der ersten Gebiete 11 im Innenbereich 110, und dass die Gesamtzahl von Dotierstoffatomen in einem Abschnitt der zweiten Gebiete 32 im Randbereich 120 niedriger ist als die Gesamtzahl von Dotierstoffatomen in einem Abschnitt entsprechende Größe der zweiten Gebiete 12 im Innenbereich 110. Beispiele für ein Verfahren zum Implementieren der ersten Gebiete 11, 31 und der zweiten Gebiete 12, 32 auf diese Weise werden im Folgenden erläutert.
  • 3 veranschaulicht ein Beispiel eines Verfahrens zum Herstellen des ersten und zweiten Bereichs 11, 31, 12, 32 nach mehreren Prozessschritten. Genauer ausgedrückt zeigt 1 den Halbleiterkörper 100 nach mehreren Prozessschritten zum Herstellen der ersten und zweiten Gebiete 11, 31, 12, 32. Bezug nehmend auf 3 beinhaltet das Verfahren das Herstellen mehrerer Halbleiterschichten 1401-140n übereinander, das Herstellen mehrerer Gräben 150 in einer jeden der mehreren Halbleiterschichten 1401-140n, und das Implantieren von Dotierstoffatomen in gegenüberliegende erste und zweite Seitenwände 151, 152 eines jeden der mehreren Gräben 150. Erste implantierte Gebiete 41, 51 werden durch Implantieren der Dotierstoffatome in die ersten Seitenwände 151 hergestellt, und zweite implantierte Gebiete 42, 52 werden durch Implantieren der Dotierstoffatome in die zweiten Seitenwände 152 hergestellt. Erste implantierte Gebiete und zweite implantierte Gebiete, die in Gräben 150 im Randbereich 120 hergestellt sind, unterscheiden sich von ersten implantierten Gebieten und zweiten implantierten Gebieten, die in Gräben 150 im Innenbereich 110 hergestellt sind, so dass in 3 unterschiedliche Bezugszeichen verwendet werden, um erste implantierte Gebiete im Innenbereich 110 und im Randbereich 120 zu bezeichnen und um zweite implantierte Gebiete im Innenbereich 110 und im Randbereich 120 zu bezeichnen. Die Bezugszeichen 41, 51 bezeichnen erste implantierte Gebiete im Innenbereich 110 bzw. im Randbereich 120 und die Bezugszeichen 42, 52 bezeichnen zweite implantierte Gebiete im Innenbereich 110 bzw. im Randbereich 120. Die zuvor erläuterten ersten und zweiten Gebiete 11, 31, 12, 32 werden basierend auf diesen ersten und zweiten implantierten Gebieten 41, 42, 51, 52 in einem thermischen Prozess hergestellt. Dies wird hierin weiter unten ausführlich erläutert.
  • Gemäß einem Beispiel beinhaltet das Herstellen einer jeden der mehreren Halbleiterschichten 1401-140n einen epitaktischen Wachstumsprozess, so dass jede der Halbleiterschichten 1401-140n eine monokristalline epitaktische Schicht ist. Bezug nehmend auf 3 wird eine erste oder unterste 1401 der mehreren Halbleiterschichten 1401-140n auf einen Träger 130 aufgewachsen. Gemäß einem Beispiel ist der Träger 130 ein monokristallines Halbleitersubstrat, das das Drain-Gebiet 17 des fertigen Halbleiterbauelements bildet.
  • Optional enthält der Träger einen ersten Abschnitt, der bei dem fertigen Bauelement das Drain-Gebiet 17 bildet, und einen zweiten Abschnitt, der zwischen dem ersten Abschnitt und der untersten Halbleiterschicht 1401 angeordnet ist und ein Puffer-Gebiet 18 bildet. Der erste Abschnitt kann durch ein Halbleitersubstrat 130 gebildet werden und der zweite Abschnitt kann durch eine auf das Substrat 130 aufgewachsene epitaktische Schicht 131 gebildet werden. Gemäß einem Beispiel weist das Puffer-Gebiet 18 eine niedrigere Dotierungskonzentration als das Drain-Gebiet auf. Eine Dotierung des Puffer-Gebiets 18 kann auf verschiedene Arten hergestellt werden. Gemäß einem Beispiel beinhaltet das Herstellen des Puffer-Gebiets 18 das in-situ-Dotieren der epitaktischen Schicht 131 bei dem epitaktischen Wachstumsprozess. Gemäß einem weiteren Beispiel beinhaltet das Herstellen des Puffer-Gebiets 18 das Wachsen einer intrinsischen epitaktischen Schicht 131 und das unmaskierte Implantieren (engl.: „blanket implanting“) von Dotierstoffatomen in die epitaktische Schicht 131. Ein weiteres Beispiel für ein Verfahren zum Herstellen der Pufferschicht wird hierin weiter unten erläutert.
  • Der Halbleiterkörper 100 mit dem Substrat 130, der optionalen epitaktischen Schicht 131 und den mehreren Halbleiterschichten 1401-140n ist eine monokristalline Halbleiterschicht. Daher gibt es im Halbleiterkörper 100 keine sichtbaren Grenzen zwischen den einzelnen Halbleiterschichten 1401-140n. Allerdings sind in 3 zum Zweck der Veranschaulichung Grenzen zwischen den einzelnen Halbleiterschichten 1401-140n anhand gestrichelter Linien dargestellt.
  • Weiterhin kann das Herstellen der mehreren Halbleiterschichten 1401-140n übereinander und auf dem Substrat 130 auf Waferebene erfolgen. Das heißt, mehrere Halbleiterkörper 100 können gleichzeitig verarbeitet werden, indem sie Teil eines Wafers sind, der mehrere Halbleiterkörper 100 enthält, wobei der Wafer in einem späteren Stadium des Herstellungsprozesses unterteilt wird, um mehrere Halbleiterkörper 100 herzustellen. Randoberflächen 103 der einzelnen Halbleiterkörper 100 werden durch Unterteilen des Wafers in die einzelnen Halbleiterkörper 100 hergestellt. Daher ist bei der in 3 dargestellten Herstellungsphase die Randoberfläche 103 noch nicht notwendigerweise hergestellt worden. In diesem Fall veranschaulichen die mit den Bezugszeichen 103, 1031, 1032, 1033, 1034 bezeichneten Linien, wo sich die Randoberfläche und ihre Abschnitte relativ zu den ersten und zweiten Gebieten 11, 12, 31, 32 nach dem Herstellen der mehreren Halbleiterkörpern 100 aus einem Wafer befinden werden.
  • Bei dem in 3 dargestellten Beispiel wurde die unterste Halbleiterschicht 1401 auf dem Träger 130, 131 hergestellt und die anderen Halbleiterschichten 1402-140n wurden auf einer jeweils anderen der Halbleiterschichten 1401-140n hergestellt. Das heißt, eine zweite Halbleiterschicht 1402 wurde auf der ersten Halbleiterschicht 1401 hergestellt, eine dritte Halbleiterschicht 1403 wurde auf der zweiten Halbleiterschicht 1402 hergestellt, und so weiter. Im Folgenden bezeichnet 140i eine beliebige der mehreren Halbleiterschichten 1401-140n. Das Herstellen einer Halbleiterschicht 140i auf einer anderen Halbleiterschicht 140i-1 beinhaltet das Herstellen der Halbleiterschicht 140i auf einer Oberfläche 141i-1 der vorherigen Halbleiterschicht und in den Gräben der vorherigen Halbleiterschicht 140i-1.
  • 3 zeigt den Halbleiterkörper 100 nach dem Herstellen einer jeden der mehreren Halbleiterschichten 1401-140n derart, dass die ersten Gräben 150 in den Halbleiterschichten 1401-140n-1 gefüllt wurden, während die ersten Gräben 150 in einer obersten 140n der Halbleiterschichten 1401-140n noch offen sind. Lediglich zum Zweck der Darstellung enthalten die mehreren der Halbleiterschichten 1401-140n n = 4 Halbleiterschichten. Dies stellt jedoch nur ein Beispiel dar. Gemäß einem Beispiel wird die Anzahl n von Halbleiterschichten zwischen 2 und 20, insbesondere zwischen 3 und 15, ausgewählt. Gemäß einem Beispiel werden die Halbleiterschichten 1401-140n so hergestellt, dass ihre jeweilige Dicke d140 zwischen 2 Mikrometern und 12 Mikrometern beträgt. Die Dicke d140 einer Schicht 140i ist die Abmessung der Halbleiterschicht 140i außerhalb der Gräben 150 und in der vertikalen Richtung z.
  • Gemäß einem Beispiel sind die Gräben 150 längliche Gräben. Das heißt, eine Länge, welche eine Abmessung dieser Gräben 150 in einer Richtung senkrecht zu der in 3 dargestellten Schnittebene ist, ist viel größer als eine Breite, welche eine Abmessung dieser Gräben 150 in der ersten horizontalen Richtung x ist. Gemäß einem Beispiel ist ein Verhältnis zwischen der Länge und der Breite zumindest 100, zumindest 1000 oder zumindest 10000. Gemäß einem Beispiel sind die in den einzelnen Halbleiterschichten 1401-140n gebildeten Gräben 150, wie in 3 dargestellt, in der vertikalen Richtung z ausgerichtet.
  • Bei dem in 3 dargestellten Beispiel wurden die Gräben 150 so hergestellt, dass jeder dieser Gräben 150 innerhalb nur einer Halbleiterschicht hergestellt wird. Das heißt, jeder der Gräben 150, die in einer Halbleiterschicht 140i hergestellt sind (wobei 140i eine beliebige der Halbleiterschichten 1401-140n bezeichnet), erstreckt sich nicht in eine Halbleiterschicht 140i-1, die direkt vor der Halbleiterschicht 140i hergestellt wurde. Dies stellt jedoch nur ein Beispiel dar. Gemäß einem anderen Beispiel (nicht dargestellt) können sich die in einer Halbleiterschicht 140i hergestellten Gräben 150 in die zuvor hergestellte Halbleiterschicht 140i-1 erstrecken.
  • Die 4A bis 4C veranschaulichen ein Beispiel eines Verfahrens zum Herstellen der Gräben 150 und der ersten implantierten Gebiete 41, 51 und der zweiten implantierten Gebiete 42, 52 in einer Halbleiterschicht 140i. Jede der 4A bis 4C zeigt eine vertikale Querschnittsansicht der Halbleiterschicht 140i während verschiedener Prozessschritte, wobei in diesen Figuren nur die Halbleiterschicht 140i dargestellt ist.
  • Bezug nehmend auf 4A beinhaltet das Verfahren das Herstellen einer strukturierten Ätzmaske 210 auf der Oberfläche 141i der Halbleiterschicht 140i. Die Ätzmaske 210 ist derart strukturiert, dass sie Öffnungen an jenen Positionen der Oberfläche 141i, an denen die Gräben 150 herzustellen sind, enthält. Das Strukturieren der Ätzmaske 210 kann einen lithografischen Prozess beinhalten. Bezug nehmend auf 4A beinhaltet das Verfahren weiterhin das Ätzen der ersten Gräben 150 unter Verwendung der Ätzmaske 210. Das Ätzen der ersten Gräben 150 beinhaltet zum Beispiel einen anisotropen Ätzprozess.
  • Gemäß einem Beispiel werden die Gräben 150 derart hergestellt, dass ein Aspektverhältnis, welches ein Verhältnis zwischen einerTiefe d1 und einer Breite w1 der Gräben 150 ist, zwischen 1:1 und 5:1, insbesondere zwischen 1:1 und 3:1, beträgt. Die „Tiefe d1“ der ersten Gräben 150 ist die Abmessung in der vertikalen Richtung z und die „Breite w1“ der ersten Gräben 150 ist ihre Abmessung in der ersten lateralen Richtung x. Ein Abstand w2 zwischen benachbarten Gräben beträgt zwischen dem 0,6-fachen der Breite w1 und dem 1,4-fachen der Breite w1 der ersten Gräben 150. Ein Gebiet zwischen zwei benachbarten Gräben 150 kann als Mesa-Gebiet bezeichnet werden, so dass der Abstand zwischen benachbarten Gräben auch als Breite von zwischen den Gräben 150 gebildeten Mesa-Gebiete bezeichnet werden kann.
  • Bezug nehmend auf die 4B und 4C beinhaltet das Verfahren das Herstellen der ersten implantierten Gebiete 41, 51 entlang der ersten Seitenwände 151 und der zweiten implantierten Gebiete 42, 52 entlang der zweiten Seitenwände 152. Bei dem in den 4B und 4C dargestellten Beispiel beinhaltet das Herstellen dieser implantierten Gebiete einen ersten Implantationsprozess und einen zweiten Implantationsprozess, die in 4B dargestellt sind, und einen dritten Implantationsprozess und einen vierten Implantationsprozess, die in 4C dargestellt sind. Vor dem dritten und vierten Implantationsprozess wird zumindest auf den ersten und zweiten Seitenwänden 151, 152 der Gräben 150 oder Grabenabschnitte im Randbereich 120 eine Schutzschicht 310 hergestellt, um zu verhindern, dass während des dritten und vierten Implantationsprozesses Dotierstoffatome in die ersten und zweiten Seitenwände 151, 152 dieser Gräben 150 oder Grabenabschnitte im Randbereich 120 implantiert werden. „Gräben im Randbereich“ sind Gräben 150, die sich vollständig im Randbereich 120 befinden, und „Grabenabschnitte im Randbereich“ sind Abschnitte von Gräben, die sich am Rand befinden, wobei dieselben Gräben andere Abschnitte, die sich im Innenbereich 110 befinden, aufweisen. Im ersten Implantationsprozess werden Dotierstoffatome in die ersten Seitenwände 151 von Gräben und Grabenabschnitten 150 im Innenbereich 110 und im Randbereich 120 implantiert; im zweiten Implantationsprozess werden Dotierstoffatome in die zweiten Seitenwände 152 von Gräben und Grabenabschnitten 150 im Innenbereich 110 und im Randbereich 120 implantiert; im dritten Implantationsprozess werden Dotierstoffatome in die nicht durch die Schutzschicht 310 abgedeckten ersten Seitenwände 151 von Gräben und Grabenabschnitten 150 implantiert; und im vierten Implantationsprozess Dotierstoffatome in die nicht durch die Schutzschicht 310 abgedeckten zweiten Seitenwände 152 von Gräben und Grabenabschnitten implantiert.
  • Lediglich zum Zweck der Darstellung deckt die Schutzschicht 310 bei dem in 4C dargestellten Beispiel jeden der Gräben 150 im Randbereich ab. Allerdings stellt dies nur ein Beispiel dar. Gemäß einem weiteren Beispiel deckt die Schutzschicht 310 nur einige der Gräben 150 im Randbereich und Teile der Grabenabschnitte im Randbereich ab, so dass entlang einiger Gräben oder Grabenabschnitte im Randbereich 120 erste und zweite implantierte Gebiete gleichen Typs wie im Innenbereich 110 hergestellt werden.
  • Bei dem in den 4B und 4C dargestellten Beispiel werden die ersten und zweiten implantierten Gebiete 51, 52 im Randbereich 120 durch die ersten und zweiten Implantationsprozesse hergestellt. Der erste Implantationsprozess bildet einen ersten Teil 41' der ersten implantierten Gebiete 41 im Innenbereich 110 und der dritte Implantationsprozess vervollständigt die ersten implantierten Gebiete 41. Entsprechend erzeugt der zweite Implantationsprozess einen ersten Teil 42' der zweiten implantierten Gebiete 42 im Innenbereich 110, und der vierte Implantationsprozess vervollständigt diese zweiten implantierten Gebiete 42.
  • Bezug nehmend auf die 4B und 4C kann vor den Implantationsprozessen eine Schutzschicht 210 auf den Mesa-Gebieten hergestellt werden, wobei die Schutzschicht 210 verhindert, dass Dotierstoffatome in die oberen Oberflächen 141i der Mesa-Gebiete der Halbleiterschicht 140i implantiert werden. Gemäß einem Beispiel handelt es sich bei der Schutzschicht 210 um die Ätzmaske, die bei dem in 4A dargestellten Ätzprozess verwendet wird. Optional wird die Ätzmaske 210 vor dem Implantationsprozess entfernt und eine andere Art von Schutzschicht wird auf der ersten Oberfläche 141i hergestellt.
  • Jeder der ersten, zweiten, dritten und vierten Implantationsprozesse ist ein Schrägimplantationsprozess, bei dem eine Implantationsrichtung relativ zu der vertikalen Richtung z geneigt ist, so dass Dotierstoffatome in die ersten und zweiten Seitenwände 151, 152 implantiert werden. Gemäß einem Beispiel wird der Implantationswinkel so eingestellt, dass Dotierstoffatome in die ersten und zweiten Seitenwände 151, 152 aber nicht in die Böden 153 der Gräben 150 implantiert werden.
  • Die ersten, zweiten, dritten und vierten Implantationsprozesse können auf verschiedene Arten implementiert werden, das heißt, die ersten und zweiten implantierten Gebiete 41, 51, 42, 52 können auf verschiedene Arten hergestellt werden:
    1. (a) Die Halbleiterschicht 140i kann derart hergestellt werden, dass sie eine Grunddotierung von einem vom ersten und zweiten Dotierungstyp aufweist und beim ersten, zweiten, dritten und vierten Implantationsprozess nur Dotierstoffatome des anderen vom ersten und zweiten Dotierungstyp in jede der ersten und zweiten Seitenwände 151, 152 implantiert werden. In diesem Fall bilden die implantierten Dotierstoffatome in den ersten und zweiten implantierten Gebieten 41, 51, 42, 52 - nach dem thermischen Prozess - eines der ersten Gebiete 11, 31 und zweiten Gebiete 12, 32. Die anderen der ersten Gebiete 11, 31 und die zweiten Gebiete 12, 32 werden durch die Abschnitte der Halbleiterschicht 140i gebildet, in denen die Basisdotierung vom ersten Dotierungstyp nach dem thermischen Prozess erhalten bleibt.
    2. (b) Die Halbleiterschicht 140i kann so hergestellt werden, dass sie intrinsisch ist (das heißt eine Grunddotierungskonzentration niedriger als 1E14 cm-3 aufweist). Weiterhin werden im ersten Implantationsprozess und im dritten Implantationsprozess Dotierstoffe nur eines vom ersten und zweiten Dotierungstyp in die ersten Seitenwände 151 implantiert (wobei im dritten Implantationsprozess Dotierstoffatome nur in die nicht durch die Schutzschicht 310 abgedeckten Gräben 150 implantiert werden), und im zweiten Implantationsprozess und im vierten Implantationsprozess werden Dotierstoffatome nur des anderen vom ersten und zweiten Dotierungstyp in die zweiten Seitenwände 152 implantiert (wobei im vierten Implantationsprozess Dotierstoffatome nur in die nicht von der Schutzschicht 310 abgedeckten Gräben 150 implantiert werden), so dass die ersten und zweiten implantierten Gebiete 41, 51, 42, 52 jeweils Dotierstoffatome von nur einem von dem ersten und zweiten Dotierungstyp enthalten. Wenn zum Beispiel die ersten implantierten Gebiete 41, 51 nur Dotierstoffe vom ersten Dotierungstyp und die zweiten implantierten Gebiete 42, 52 nur Dotierstoffe vom zweiten Dotierungstyp enthalten, bilden die ersten implantierten Gebiete 41, 51 die Basis der ersten Gebiete 11, 31 und die zweiten implantierten Gebiete 42 bilden die Basis der zweiten Gebiete 12, 32. Gemäß einem Beispiel beträgt die Implantationsdosis im ersten Implantationsprozess zwischen 90% und 110% der Implantationsdosis im zweiten Implantationsprozess und die Implantationsdosis im dritten Implantationsprozess beträgt zwischen 90% und 110% der Implantationsdosis im vierten Implantationsprozess.
    3. (c) Gemäß einem weiteren Beispiel werden in jedem der ersten, zweiten, dritten und vierten Implantationsprozesse sowohl Dotierstoffe vom ersten Dotierungstyp als auch Dotierstoffe vom zweiten Dotierungstyp in jede der ersten und zweiten Seitenwände 151, 152 implantiert (wobei im dritten und vierten Implantationsprozess Dotierstoffatome nur in nicht von der Schutzschicht 310 abgedeckte Gräben implantiert werden), so dass jedes der ersten und zweiten implantierten Gebiete 41, 42, 51, 52 sowohl Dotierstoffe vom ersten Dotierungstyp als auch Dotierstoffe vom zweiten Dotierungstyp enthält. In diesem Fall bildet jedes der ersten und zweiten implantierten Gebiete 41, 42, 51, 52 die Basis für ein erstes Gebiet und ein zweites Gebiet. Das Implantieren von Dotierstoffatomen sowohl vom ersten Dotierungstyp als auch vom zweiten Dotierungstyp in entsprechende der ersten und zweiten Seitenwände 151, 152 kann zwei Implantationsunterprozesse beinhalten, einen ersten Implantationsunterprozess, in dem Dotierstoffe vom ersten Dotierungstyp implantiert werden, und einen zweiten Implantationsunterprozess, in dem Dotierstoffe vom zweiten Dotierungstyp implantiert werden. Gemäß einem Beispiel beträgt die Implantationsdosis im ersten Unterprozess zwischen 90% und 110% einer Implantationsdosis im zweiten Unterprozess. Gemäß einem weiteren Beispiel beinhaltet das Implantieren sowohl von Dotierstoffen vom ersten Dotierungstyp als auch von Dotierstoffen vom zweiten Dotierungstyp in entsprechende der ersten und zweiten Seitenwände 151, 152 nur einen Implantationsprozess, bei dem Dotierstoffe vom ersten Dotierungstyp und Dotierstoffe vom zweiten Dotierungstyp gleichzeitig implantiert werden, zum Beispiel durch Implantieren von Molekülen, die sowohl Dotierstoffe vom ersten Dotierungstyp als auch Dotierstoffe vom zweiten Dotierungstyp in gleichen Anteilen enthalten. Wenn gemäß einem Beispiel Dotierstoffatome beider Typen in eine Seitenwand implantiert werden, können die Dotierstoffatome so gewählt werden, dass sie unterschiedliche Diffusionskoeffizienten aufweisen. Gemäß einem Beispiel sind die Dotierstoffatome vom ersten Typ Arsen-(As)- oder Antimon-(Sb)-Atome und die Dotierstoffatome vom zweite Typ sind Bor-(B)-Atome. Bor, das ein Dotierstoff vom Typ p ist, diffundiert schneller als As oder Sb, die Dotierstoffe vom Typ n sind.
  • Bei dem in den 4B und 4C dargestellten Beispiel sind die ersten, zweiten, dritten und vierten Implantationsprozesse Teil eines Gesamtimplantationsprozesses, bei dem Dotierstoffatome in die ersten und zweiten Seitenwände 151, 152 der Gräben 150 implantiert werden. Im Randbereich 120 sind die Gräben 150 bei diesem Implantationsprozess teilweise abgedeckt. Somit werden in die ersten und zweiten Seitenwände 151, 152 der von der Schutzschicht 310 abgedeckten Gräben 150 im Randbereich 120 weniger Dotierstoffatome implantiert als in die ersten und zweiten Seitenwände 151, 152 der Gräben 150 im Innenbereich 110. Genauer ausgedrückt sind bei den dritten und vierten Implantationsprozessen zumindest einige der Gräben 150 und zumindest Teile der Grabenabschnitte im Randbereich 120 abgedeckt. Gemäß einem Beispiel sind die ersten und zweiten Implantationsprozesse und die dritten und vierten Implantationsprozesse vom gleichen Typ, das heißt, die ersten und zweiten Implantationsprozesse werden aus einer der oben erläuterten Optionen (a) bis (c) ausgewählt, und die dritten und vierten Implantationsprozesse sind Implantationsprozesse gemäß derselben Option. Wenn zum Beispiel in den ersten und zweiten Implantationsprozessen Dotierstoffatome sowohl vom ersten Dotierungstyp als auch vom zweiten Dotierungstyp in die ersten und zweiten Seitenwände 151, 152 implantiert werden, werden auch in den dritten und vierten Implantationsprozessen Dotierstoffatome sowohl vom ersten Dotierungstyp als auch vom zweiten Dotierungstyp in jede der ersten und zweiten Seitenwände 151, 152 der Gräben 150 (im Innenbereich 110) implantiert.
  • 5 zeigt eine vertikale Querschnittsansicht durch einen Graben 150 bei einem der hierin zuvor beschriebenen Implantationsprozesse. Lediglich zum Zweck der Darstellung wird bei dem in 5 gezeigten Beispiel angenommen, dass Dotierstoffatome in die erste Seitenwand 151 implantiert werden. Dies stellt jedoch nur ein Beispiel dar. Alles, was Bezug nehmend auf 5 erläutert wird, gilt ebenso für das Implantieren von Dotierstoffatomen in die zweite Seitenwand 152. In 5 bezeichnet V1 einen Implantationsvektor, wobei der Implantationsvektor V1 eine Richtung definiert, in der sich die Dotierstoffatome während des Implantationsprozesses zu der Halbleiterschicht 140i hin bewegen. Der Implantationswinkel α ist der Winkel zwischen dem Implantationsvektor V1 und der vertikalen Richtung z der Halbleiterschicht 140i. In 5 bezeichnet wl eine Breite des Grabens 150, d1 bezeichnet eine Tiefe des Grabens 150 und d2 bezeichnet eine Dicke der Schutzschicht 210. Bezug nehmend auf das Obige können die Implantationsprozesse dergestalt sein, dass Dotierstoffatome in die entsprechende Seitenwand (bei dem in 5 dargestellten Beispiel die erste Seitenwand), aber nicht in den Boden 153 der Gräben 150 implantiert werden. Dies kann durch Einstellen des Implantationswinkels α in Abhängigkeit von der Grabenbreite w1, der Grabentiefe d1 und der Schutzschichtdicke d2 erreicht werden, so dass α > arctan ( w 1 d 1 + d 2 )
    Figure DE102018132435B4_0001
  • Gemäß einem Beispiel ist der Implantationswinkel gleich arctan ( w 1 d 1 + d 2 ) ,
    Figure DE102018132435B4_0002
    so dass Dotierstoffatome entlang der gesamten Tiefe d1 der Seitenwand 151 in die Schicht 140i implantiert werden. Gemäß einem anderen Beispiel ist der Implantationswinkel α derart, dass Dotierstoffatome nicht entlang ihrer gesamten Tiefe d1 in die Seitenwand 151 implantiert werden. In 5 bezeichnet d3 dann den Abstand zwischen der ersten Oberfläche 141i und dem tiefsten Punkt der Grabenseitenwand 151, in die Dotierstoffatome implantiert werden. Dieser Abstand d3 ist in Abhängigkeit von den oben erwähnten Parametern wie folgt gegeben: d 3 = w 1 t a n   α − d 2
    Figure DE102018132435B4_0003
  • Es wird angemerkt, dass 5 zum Zweck der Erläuterung einen Idealfall veranschaulicht. In Wirklichkeit können Streueffekte bewirken, dass einige Dotierstoffatome auch in Seitenwandabschnitte, die weiter als d3 von der Oberfläche 141i entfernt sind, implantiert werden und/oder dass einige Dotierstoffatome in den Boden 153 implantiert werden.
  • Bezug nehmend auf das Obige können Dotierstoffatome vom ersten Dotierungstyp in einem ersten Unterprozess in eine Seitenwand implantiert werden und Dotierstoffatome vom zweiten Dotierungstyp können in einem zweiten Unterprozess in dieselbe Seitenwand implantiert werden. In diesem Fall können im ersten und zweiten Teilprozess verschiedene Implantationswinkel α verwendet werden. So können zum Beispiel Dotierstoffatome, die schneller diffundieren, mit einem größeren Neigungswinkel implementiert werden als Dotierstoffatome, die langsamer diffundieren. Die Menge von in einem Implantationsprozess in die Seitenwand 151 implantierten Dotierstoffatome ist gegeben durch die Implantationsdosis D multipliziert mit der Fläche, in die die die Dotierstoffatome implantiert werden. Die Dotierstoffdosis D ist gegeben durch D = I ⋅ sin α
    Figure DE102018132435B4_0004
    wobei I die bei dem jeweiligen Implantationsprozess verwendete Implantationsdosis ist. Die Implantationsdosis ist im Wesentlichen gegeben durch die Anzahl der Dotierstoffatome, die im Implantationsprozess eine Fläche einer vorgegebenen Größe in einer Ebene senkrecht zur Implantationsrichtung passieren. (Die Implantationsdosis wird in der Regel als Anzahl von Dotierstoffatomen pro cm2 angegeben). Die „Fläche, in die Dotierstoffatome implantiert werden“, ist gegeben durch die Tiefe d3 multipliziert mit einer Länge 1 der Grabenseitenwand 151. Die Länge der Grabenseitenwand ist die Abmessung der Grabenseitenwand in der zweiten lateralen Richtung y. Somit ist die Menge N von in eine Seitenwand implantierten Dotierstoffatomen gegeben durch: N = D ⋅ l ⋅ d 3 = I ⋅ s i n α ⋅ l ⋅ d 3
    Figure DE102018132435B4_0005
    und die Menge N/1 von Dotierstoffatomen pro Längeneinheit ist gegeben durch N / l = D ⋅ d 3 = I ⋅ s i n α ⋅ d 3
    Figure DE102018132435B4_0006
  • Bezug nehmend auf das Obige werden die ersten und zweiten Gebiete 11, 12, 31, 32 basierend auf den ersten und zweiten implantierten Gebieten 41, 42, 51, 52 hergestellt. Es sei zum Beispiel angenommen, dass ein erstes Gebiet 11, 31 basierend auf Dotierstoffatomen des in eine Seitenwand implantierten ersten Dotierungstyps hergestellt wird und dass n Halbleiterschichten 1401-140n übereinander hergestellt werden und dass die Implantationsdosis ID von Dotierstoffatomen vom ersten Dotierungstyp und der Implantationswinkel α in jeder dieser Halbleiterschichten gleich sind. In diesem Fall ist die Menge ND_TOT/1 von Dotierstoffatomen vom ersten Dotierungstyp pro Längeneinheit des ersten Gebiets 11, 31 gegeben durch N D _ T O T / l = D D ⋅ d 3 ⋅ n = I D ⋅ s i n α ⋅ d 3 ⋅ n
    Figure DE102018132435B4_0007
  • Daher kann durch geeignetes Auswählen der Implantationsdosis und des Implantationswinkels die Anzahl von Dotierstoffatomen in einem ersten Gebiet 11, 31 und entsprechend im zweiten Gebiet 12, 32 eingestellt werden.
  • Bezug nehmend auf die 4A-4C werden erste und zweite implantierte Gebiete 41, 42 in Gräben 150, die nicht durch die Schutzschicht 310 abgedeckt sind, durch zwei entsprechende Implantationsprozesse hergestellt und erste und zweite implantierte Gebiete 41, 42 in Gräben 150, die durch die Schutzschicht 310 abgedeckt sind, werden durch einen entsprechenden Implantationsprozess hergestellt. Im Folgenden bezeichnet I1 eine erste Implantationsdosis, die in den ersten und zweiten Implantationsprozessen verwendet wird, und I2 bezeichnet eine zweite Implantationsdosis, die in den dritten und vierten Implantationsprozessen verwendet wird, und ITOT = I1 + I2 bezeichnet eine Gesamtimplantationsdosis, wobei diese Gesamtimplantationsdosis nur in die ersten und zweiten Seitenwände 151, 152 jener Gräben 150, die nicht durch die Schutzschicht 310 abgedeckt sind, implantiert wird. Gemäß einem Beispiel beträgt die erste Implantationsdosis I1 zwischen 50% und 90% der Gesamtimplantationsdosis ITOT, so dass die zweite Implantationsdosis I2 zwischen 10% und 50% der Gesamtimplantationsdosis ITOT beträgt. In diesem Fall beträgt die Menge von Dotierstoffatomen in ersten oder zweiten Gebieten 31, 32, die basierend auf den ersten und zweiten implantierten Gebieten 51, 52 hergestellt werden, zwischen 50% und 90% der Menge von Dotierstoffatomen in ersten oder zweiten Gebieten 31, 32, die basierend auf den ersten und zweiten implantierten Gebieten 41, 42 hergestellt werden:
  • Bezug nehmend auf das Obige bedeckt die Schutzschicht 310 während des dritten und vierten Implantationsprozesses die Gräben 150 im Randbereich 120. Die 4A bis 4C zeigen eine vertikale Querschnittsansicht der Halbleiterschicht 140i in einer vertikalen Schnittebene, die parallel zu der ersten horizontalen Richtung x verläuft und durch den Innenbereich 110 und den Randbereich 120 verläuft. 6 zeigt eine Draufsicht der Halbleiterschicht 140i gemäß 4C. Die gepunkteten Linien in 6 zeigen die Position der Gräben 150 unter der Schutzschicht. Wie aus 6 ersichtlich ist, bedeckt die Schutzschicht 310 die Gräben 150 im Randbereich 120 entlang eines jeden der Randoberflächenabschnitte (wobei in 6 nur zwei 1031, 1032 der Randoberflächenabschnitte dargestellt sind), so dass entlang des Seitenwandabschnitts 1032 ganze Gräben durch die Schutzschicht 310 im Randbereich 120 abgedeckt sind und entlang des Seitenwandabschnitts 1032 Grabenabschnitte von der Schutzschicht 310 im Randbereich 120 abgedeckt sind.
  • Bei dem in den 4B und 4C dargestellten Beispiel werden die ersten und zweiten Implantationsprozesse vor den dritten und vierten Implantationsprozessen durchgeführt. Dies stellt jedoch nur ein Beispiel dar. Gemäß einem weiteren, in den 7A und 7B dargestellten Beispiel erfolgen die dritten und vierten Implantationsprozesse, während denen Gräben 150 im Randbereich 120 durch die Schutzschicht 310 abgedeckt sind, vor den ersten und zweiten Implantationsprozessen, bei denen Dotierstoffatome in die Seitenwände 151, 152 eines jeden der Gräben 150 im Innenbereich 110 und im Randbereich 120 implantiert werden. 7A zeigt eine vertikale Querschnittsansicht der Halbleiterschicht 140i während des dritten und vierten Implantationsprozesses, und 7B zeigt eine vertikale Querschnittsansicht 140i des Halbleiterkörpers während des ersten und zweiten Implantationsprozesses.
  • Bei den in den 4A bis 4C und 7A bis 7B dargestellten Verfahren gibt es zwei Arten von ersten implantierten Gebiete, erste implantierte Gebiete 41 im Innenbereich 110, die eine Dotierstoffdosis, die aus dem ersten und dritten Implantationsprozess resultiert, aufweisen, und erste implantierte Gebiete 51 im Randbereich 120, die eine Dotierstoffdosis, die aus dem dritten Implantationsprozess resultiert, aufweisen. Entsprechend gibt es zwei Arten von zweiten implantierten Gebiete, zweite implantierte Gebiete 42 im Innenbereich, die eine Dotierungsdosis, die aus dem zweiten und vierten Implantationsprozess resultiert, aufweisen, und zweite implantierte Gebiete 52, die eine Dotierungsdosis, die aus dem vierten Implantationsprozess resultiert, aufweisen.
  • Auf diese Weise ist die Gesamtmenge von Dotierstoffatomen, die in den ersten und zweiten implantierten Gebieten 51, 52 im Randbereich 120 enthalten sind, geringer als die Gesamtmenge von Dotierstoffatomen in den ersten und zweiten implantierten Gebieten 41, 42 im Innenbereich 110. Bezug nehmend auf das Obige resultieren die ersten und zweiten Gebiete 11, 12 im Innenbereich 110 aus den ersten und zweiten implantierten Gebieten 41, 42 im Innenbereich 110 und die ersten und zweiten Gebiete 31, 32 im Randbereich 120 resultieren aus den im Randbereich 120 hergestellten ersten und zweiten implantierten Gebieten 51, 52. Da die ersten und zweiten implantierten Gebiete 51, 52 im Randbereich 120 weniger Dotierstoffatome als die ersten und zweiten implantierten Gebiete 41, 42 im Innenbereich 110 enthalten, enthalten die ersten und zweiten Gebiete 31, 32 im Randbereich 120 wie gewünscht weniger Dotierstoffatome als die ersten und zweiten Gebiete 11, 12 im Innenbereich 110.
  • Gemäß einem Beispiel werden die ersten und zweiten Gebiete 31, 32 im Randbereich 120 so hergestellt, dass die Menge von Dotierstoffatomen pro Längeneinheit zur Randoberfläche 103 hin abnimmt. Die 8A bis 8C veranschaulichen ein Beispiel eines Verfahrens, mit dem dies erreicht werden kann. Jede der 8A bis 8C zeigt die vertikale Querschnittsansicht einer Halbleiterschicht 140i während verschiedener Prozessschritte. 8A zeigt die Halbleiterschicht 140i während des oben erläuterten ersten und zweiten Implantationsprozesses und 8C zeigt die Halbleiterschicht 140i während des oben erläuterten dritten und vierten Implantationsprozesses. Zusätzlich zu diesen Implantationsprozessen beinhaltet das in den 8A bis 8C dargestellte Verfahren zwei weitere Implantationsprozesse, einen fünften Implantationsprozess und einen sechsten Implantationsprozess, dargestellt in 8B. Während des fünften und sechsten Implantationsprozesses deckt eine weitere Schutzschicht 320 einige der Gräben 150 oder Grabenabschnitte, die im dritten und vierten Implantationsprozess auch von der Schutzschicht 310 abgedeckt sind, ab, aber die weitere Schutzschicht 320 bedeckt weniger Gräben 150 oder kleinere Grabenabschnitte als die Schutzschicht 310. Eine Draufsicht auf die weitere Schutzschicht 320 ist in 6 anhand gestrichelter und gepunkteter Linien dargestellt. Im fünften Implantationsprozess werden Dotierstoffatome in die ersten Seitenwände 151 der Gräben 150, die nicht durch die weitere Schutzschicht 320 abgedeckt sind, implantiert und im sechsten Implantationsprozess werden Dotierstoffatome in die zweiten Seitenwände 152 der Gräben 150 oder Grabenabschnitte, die nicht durch die weitere Schutzschicht 320 abgedeckt sind, implantiert. Es ist anzumerken, dass die Reihenfolge, in der die Implantationsprozesse durchgeführt werden, beliebig ist. Bei dem in den 8A bis 8C dargestellten Beispiel folgen der fünfte und sechste Implantationsprozess dem ersten und zweiten Implantationsprozess und der dritte und vierte Implantationsprozess folgen dem fünften und sechsten Implantationsprozess. Dies stellt jedoch nur ein Beispiel dar.
  • Das in den 8A bis 8C dargestellte Verfahren führt zu drei verschiedenen Arten von ersten und zweiten implantierten Gebiete: (1) Erste und zweite implantierte Gebiete 41, 42 im Innenbereich 110, die aus dem ersten, dritten und fünften bzw. zweiten, vierten und sechsten Implantationsprozess resultieren; (2) die ersten und zweiten implantierten Gebiete 51, 52 im Randbereich 120, die aus dem ersten und dritten und zweiten und vierten Implantationsprozess resultieren, und (3) die ersten und zweiten implantierten Gebiete 61, 62 im Randbereich 120, die nur aus dem ersten und zweiten Implantationsprozess resultieren. Die ersten und zweiten implantierten Gebiete 61, 62 enthalten weniger Dotierstoffatome als die ersten und zweiten implantierten Gebiete 51, 52, wobei letztere weniger Dotierstoffatome als die ersten und zweiten implantierten Gebiete 41, 42 enthalten. Gemäß einem Beispiel werden Implantationsdosen in den ersten bis sechsten Implantationsprozessen so gewählt, dass die Dotierstoffdosen in den durch den ersten, dritten, zweiten und vierten Implantationsprozess hergestellt en implantierten Gebieten 61, 62 zwischen 70% und 90% der Dotierstoffdosen der implantierten Gebiete 41, 42 im Innenbereich 110 (die durch den ersten bis sechsten Implantationsprozess hergestellt werden) betragen. Weiterhin betragen die Dotierstoffdosen in den implantierten Gebieten 71, 72, die nur durch den ersten und zweiten Implantationsprozess hergestellt werden, zwischen 50% und 70% der Dotierstoffdosen der implantierten Gebiete 41, 42 im Innenbereich 110.
  • Die 4A bis 4C, 7A bis 7B und 8A bis 8C zeigen eine Halbleiterschicht während des Prozesses des Herstellens erster und zweiter implantierter Gebiete entlang erster und zweiter Seitenwände 151, 152 von Gräben 150. Gemäß einem Beispiel wird derselbe Prozess in jeder der Halbleiterschichten 140i verwendet. Gemäß einem weiteren Beispiel wird in jeder der Halbleiterschichten 1401-140n ein Verfahren wie in den 4A bis 4C oder 7A bis 7B dargestellt verwendet, wobei die von der Schutzschicht 310 im dritten und vierten Implantationsprozess abgedeckte Fläche so variieren kann, dass die von der Schutzschicht 310 abgedeckte Fläche umso größer ist, je weiter die jeweilige Halbleiterschicht 140i von dem Träger 130 entfernt ist. Dies ist in 9, die den Halbleiterkörper 100 nach dem Herstellen der mehreren Halbleiterschichten 1401-140n und dem Herstellen implantierter Gebiete in den einzelnen Halbleiterschichten 1401-140n zeigt, dargestellt. Die Gräben in den einzelnen Halbleiterschichten 140i sind in 9 anhand gestrichelter Linien dargestellt. Darüber hinaus veranschaulicht die fette Linie in 9 die Grenze der Schutzschichten 310, die beim jeweiligen dritten und vierten Implantationsprozess verwendet werden. Das heißt, die Gräben oder Grabenabschnitte zwischen dieser Linie und der Randoberfläche 103 sind Gräben, die während des dritten und vierten Implantationsprozesses durch die jeweilige Schicht abgedeckt werden. Bei diesem Beispiel kann es bei dem fertigen Bauelement erste und zweite Gebiete 31, 32 in den Randbereichen geben, die aus ersten oder zweiten dotierten Gebieten 41, 42 mit einer höheren Menge von Dotierstoffatomen und aus ersten oder zweiten dotierten Gebieten 51, 52 mit einer niedrigeren Menge von Dotierstoffatomen resultieren.
  • Bei den hierin zuvor erläuterten Verfahren werden Gräben 150 oder Grabenabschnitte im Randbereich 120 während des Implantationsprozesses teilweise abgedeckt. Bei diesen Beispielen umfasst der Begriff „teilweise“ abgedeckt während des Implantationsprozesses vorübergehend abgedeckt. Zum Beispiel sind bei dem in den 4A bis 4C dargestellten Beispiel Gräben und Grabenabschnitte im Randbereich 120 während der dritten und vierten Implantationsprozesse, die einen Teil des gesamten Implantationsprozesses bilden, von der Schutzschicht 310 abgedeckt. Bei dieser Art von Prozess deckt die Schutzschicht 310 die Gräben im Randbereich 120 vollständig ab oder deckt zumindest einen ringförmigen Abschnitt des Randbereichs 120 vollständig ab.
  • Gemäß einem weiteren Beispiel beinhaltet das teilweise Abdecken von Gräben oder Grabenabschnitten im Randbereich 120 das Implementieren der Schutzschicht so, dass sie Abschnitte der Gräben 150 im Randbereich 120 abdeckt aber andere Abschnitte derselben Gräben im Randbereich 120 unbedeckt lässt. Eine Draufsicht auf ein Beispiel dieser Art von Schutzschicht 410 ist in 10 dargestellt. Bei diesem Beispiel enthält die Schutzschicht 410 mehrere parallele Abschnitte 411, wobei diese Schichtabschnitte 411 im Wesentlichen senkrecht zu den Gräben 150 stehen.
  • 11A zeigt eine perspektivische Schnittansicht der in 10 dargestellten Halbleiterschicht 140i während eines ersten und zweiten Implantationsprozesses, und 11B zeigt eine horizontale Querschnittsansicht eines Abschnitts der Halbleiterschicht in einer in 11A dargestellten Schnittebene C-C. Von dem ersten und zweiten Implantationsprozess ist jeder ein Schrägimplantationsprozess. Alles, was hierin zuvor in Bezug auf den ersten und zweiten Implantationsprozess erläutert wurde, gilt ebenso für den in 11A dargestellten ersten und zweiten Implantationsprozess, wobei der einzige Unterschied darin besteht, dass es nicht notwendigerweise einen dritten und vierten Implantationsprozess gibt, so dass 100% der gewünschten Menge von Dotierstoffatomen im ersten und zweiten Implantationsprozess in die ersten und zweiten Seitenwände 151, 152 implantiert werden können. Bezug nehmend auf 11A werden Gräben 150 im Innenbereich 110 nicht von der Schutzschicht 410 abgedeckt, während Abschnitte der Gräben im Randbereich 120 von den Schutzschichtabschnitten 411 abgedeckt werden. Daher sind erste und zweite implantierte Gebiete 41, 42, die im Innenbereich 110 hergestellt werden, zusammenhängende Bereiche, die sich entlang der gesamten ersten und zweiten Seitenwände 151, 152 im Innenbereich 110 erstrecken. Im Randbereich 120 werden mehrere erste implantierte Gebiete 51 entlang von ersten Seitenwänden 151 und mehrere zweite implantierte Gebiete 52 entlang von zweiten Seitenwänden 152 der Gräben 150 hergestellt. Die ersten implantierten Gebiete 51 sind in der horizontalen Richtung des jeweiligen Grabens 150 voneinander beabstandet und die zweiten implantierten Gebiete 52 sind in der Längsrichtung des jeweiligen Grabens 150 voneinander beabstandet. Im Innenbereich 110 ist die Gesamtmenge von in einem der ersten und zweiten implantierten Gebiete 41, 42 enthaltenen Dotierstoffatomen im Wesentlichen proportional zu einer Länge des jeweiligen implantierten Gebiets 41, 42 in Längsrichtung des jeweiligen Grabens 150 und der Implantationsdosis. Im Randbereich 120 ist die Gesamtmenge von in eine der ersten und zweiten Seitenwände 151, 152 implantierten Dotierstoffatomen proportional zur Länge des jeweiligen Grabens, der Implantationsdosis und einem Verhältnis w3/(w3 + w4), wobei w3 eine Breite der Schutzschichtabschnitte 411 und w4 ein Abstand zwischen zwei benachbarten Abschnitten 411 ist. Somit kann die Menge von Dotierstoffatomen, die in einer der ersten und zweiten Seitenwände 151, 152 in einem Graben 150 im Randbereich 120 enthalten ist, relativ zu der Menge von Dotierstoffatomen, die in einer der ersten und zweiten Seitenwände 151, 152 eines Grabens 150 im Innenbereich 110 enthalten ist, durch geeignetes Einstellen der Breite w3 der Schutzschichtabschnitte und des Abstands zwischen diesen Abschnitten der Schutzschicht eingestellt werden.
  • Die Schutzschicht 410 ist zum Beispiel ein Resist. Die Schutzschicht 410 kann zum Beispiel durch einen lithographischen Prozess strukturiert werden.
  • Gemäß einem in 12 dargestellten Beispiel wird die Schutzschicht 410 so hergestellt, dass sich der Abstand zwischen zwei benachbarten Schutzschichtabschnitten 411 zu der Randoberfläche 103 hin verringert. Auf diese Weise nimmt die Menge von in die Seitenwand eines Grabens 150 implantierten Dotierstoffatomen zu der Randoberfläche 103 hin ab. Bei jedem der in Bezug auf die 11A bis 11B und 12 erläuterten Beispiele kann eine Breite der Schutzschichtabschnitte 411 zwischen dem 0,25-fachen und dem 4-fachen einer Breite der Mesa-Gebiete betragen (wobei die Breiten der Mesa-Gebiete gleich einem kürzesten Abstand zwischen zwei benachbarten Gräben 150 sind).
  • Bezug nehmend auf das Obige kann das Puffer-Gebiet 18 durch epitaktisches Aufwachsen einer Halbleiterschicht 131 auf das Halbleitersubstrat 130 und in-situ-Dotieren der epitaktischen Schicht 131 während des epitaktischen Wachstumsprozesses hergestellt werden. Ein auf diese Weise hergestelltes Puffer-Gebiet 18 weist im Innenbereich 110 und im Randbereich 120 des Halbleiterkörpers eine im Wesentlichen homogene Dotierungskonzentration auf.
  • Gemäß einem Beispiel können die ersten und zweiten implantierten Gebiete im Randbereich 120 einer jeden der mehreren Halbleiterschichten 1401-140n unter Verwendung eines der oben erläuterten Prozesse hergestellt werden, so dass in jeder der Halbleiterschichten 1401-140n zumindest einige der ersten und zweiten implantierten Gebiete 51, 52, 61, 62 im Randbereich 120 eine geringere Dotierstoffdosis als die ersten und zweiten implantierten Gebiete 41, 42 im Innenbereich 110 aufweisen. Dies stellt jedoch nur ein Beispiel dar. Im Wesentlichen wird eines der hierin oben unter Bezugnahme auf die Halbleiterschicht 140i erläuterten Verfahren auf zumindest eine der Halbleiterschichten 1401-140n angewandt. So kann es eine oder mehrere der Halbleiterschichten 1401-140n geben, in denen keine Schutzschicht 310 im Randbereich hergestellt wird, so dass die ersten und zweiten implantierten Gebiete im Randbereich 120 auf dieselbe Weise wie die ersten und zweiten implantierten Gebiete 41, 42 im Innenbereich 110 hergestellt werden und so dass die ersten und zweiten Gebiete im Innenbereich 110 und im Randbereich im Wesentlichen dieselbe Dotierstoffdosis aufweisen.
  • Gemäß einem Beispiel wird zumindest eine der Halbleiterschichten 1401-140n, aber weniger als jede der Halbleiterschichten 1401-140n wie in Bezug auf die Halbleiterschicht 140i oben beschrieben verarbeitet, wobei sich diese zumindest eine Halbleiterschicht von der untersten Schicht 1401 und der obersten Schicht 140n unterscheidet. Gemäß einem Beispiel befindet sich diese zumindest eine Halbleiterschicht etwa in der Mitte zwischen der untersten Schicht 1401 und der obersten Schicht 140n.
  • Gemäß einem Beispiel enthält die zumindest eine der Halbleiterschichten 1401-140n, die wie unter Bezugnahme auf die Halbleiterschicht 140i oben beschrieben verarbeitet wird, zwischen 20% und 100% oder zwischen 50% und 100% der Halbleiterschichten 1401-140n.
  • Falls mehrere der Halbleiterschichten 1401-140n wie hierin oben unter Bezugnahme auf die Halbleiterschicht 140i beschrieben verarbeitet werden, kann jede dieser mehreren Schichten mit der gleichen Art von Prozess wie beispielsweise einem der unter Bezugnahme auf die 4A bis 4C, die 7A bis 7C, die 8A bis 8C, die 10, 11A und 11B oder die 12 erläuterten Prozesse verarbeitet werden. Allerdings ist es ebenso möglich, zumindest zwei verschiedene Prozesse zum Prozessieren der mehreren Halbleiterschichten zu verwenden.
  • Gemäß einem Beispiel ist es erwünscht, das Puffer-Gebiet 18 so herzustellen, dass eine Dotierungskonzentration des Puffer-Gebiets 18 im Randbereich 120 niedriger als im Innenbereich 110 ist. Die 13A und 13B veranschaulichen ein Beispiel für ein Verfahren zum Herstellen des Puffer-Gebiets 18 auf diese Weise. Das in den 13A und 13B dargestellte Verfahren ist ähnlich dem in den 4A bis 4C und 7A bis 7B dargestellten Verfahren und es unterscheidet sich von diesen Verfahren dadurch, dass nach dem Herstellen der Gräben 150 in der untersten Halbleiterschicht 1401 Dotierstoffatome über die Böden 153 der Gräben 150 in die Epitaxieschicht 131 implantiert werden, wobei die Epitaxieschicht 131 entweder intrinsisch ist oder eine sehr geringe Dotierungskonzentration wie beispielsweise weniger als 1E15 cm-3 aufweist. Weiterhin werden nur Dotierstoffatome vom ersten Dotierungstyp über die Böden 153 der Gräben 150 in die Epitaxieschicht 131 implantiert.
  • Eine abnehmende Dotierungskonzentration des Puffer-Gebiets 18 zu der Randoberfläche 103 hin erhält man dadurch, dass in einem ersten Implantationsprozess Dotierstoffatome in den Boden 153 in jedem der Gräben 150 und in jedem der Grabenabschnitte implantiert werden. In einem weiteren, in 13B dargestellten Implantationsprozess werden Dotierstoffatome in die Böden 153 jener Gräben 150, die nicht von der Schutzschicht 310 abgedeckt sind, implantiert. Auf diese Weise werden erste implantierte Gebiete 71 im Randbereich 120 hergestellt und zweite implantierte Gebiete 72 werden im Innenbereich 110 hergestellt, wobei die Menge von Dotierstoffatomen in jedem der ersten implantierten Gebiete 71 geringer als die Menge von Dotierstoffatomen in jedem der zweiten implantierten Gebiete 72 ist. Gemäß einem Beispiel beträgt eine Implantationsdosis im weiteren Implantationsprozess zwischen 1E11 cm-2 und 1E13 cm-2, insbesondere zwischen 8E11 cm-2 und 5E12 cm-2.
  • Bei dem in den 13A und 13B dargestellten Verfahren ist der erste Implantationsprozess optional, das heißt, das Herstellen der ersten implantierten Gebiete 71 ist optional. Wenn der erste Implantationsprozess weggelassen wird, ist eine Dotierungskonzentration des Puffergebiets 18 im Randbereich gleich einer Grunddotierung der Epitaxieschicht 131. Gemäß einem Beispiel werden die ersten implantierten Gebiete 71 im Randbereich 120 und die zweiten implantierte Gebiete 72 im Innenbereich 110 so hergestellt, dass ein Verhältnis zwischen einer Dotierstoffdosis in den zweiten implantierten Gebieten 72 und einer Dotierstoffdosis in den ersten implantierten Gebieten 71 im Wesentlichen gleich einem Verhältnis zwischen einer Dotierstoffdosis in den ersten und zweiten implantierten Gebieten 41, 42 im Innenbereich 110 und einer Dotierstoffdosis in den ersten und zweiten implantierten Gebieten 51, 52 im Randbereich 120 ist.
  • Die 14A und 14B veranschaulichen ein weiteres Beispiel eines Verfahrens zum Herstellen erster implantierter Gebiete 71 im Innenbereich 110 und zweiter implantierter Gebiete 72 im Randbereich 120. Bei diesem Beispiel wird die Schutzschicht 410 auf der untersten Halbleiterschicht 1401 verwendet, um diese implantierten Gebiete herzustellen. Wie bei dem in den 13A und 13B dargestellten Verfahren werden Dotierstoffatome über die Böden der Gräben 150 in die epitaktische Schicht 131 implantiert. Auf diese Weise werden unter den Böden der Gräben 150 im Innenbereich 110 ein zusammenhängendes erstes implantiertes Gebiet 71 und unter den Böden 153 der Gräben 150 im Randbereich 120 mehrere implantierte Gebiete, die in den Längsrichtungen der Gräben voneinander beabstandet sind, hergestellt. 14A zeigt eine perspektivische Querschnittsansicht eines Abschnitts der untersten Halbleiterschicht 1401, der Epitaxieschicht 131 und des Halbleitersubstrats 130 nach dem Implantationsprozess, und 14B zeigt eine horizontale Querschnittsansicht der Epitaxieschicht 131 nach dem Implantationsprozess.
  • 15 zeigt die Anordnung mit den mehreren der Halbleiterschichten 1401-140n nach einem weiteren Prozessschritt. Dieser Verfahrensschritt beinhaltet das Herstellen einer weiteren Halbleiterschicht 160 auf der obersten Halbleiterschicht 140n. Diese weitere Halbleiterschicht 160 füllt die Gräben 150 in der obersten Halbleiterschicht 140n. Das Herstellen dieser weiteren Halbleiterschicht 160 kann einen epitaktischen Wachstumsprozess beinhalten.
  • Bezug nehmend auf 16 kann das Verfahren weiterhin das Herstellen von zumindest einem dritten implantierten Gebiet 43 in der weiteren Halbleiterschicht 160 über den ersten implantierten Gebieten 41 im Innenbereich 110 und zumindest einem vierten implantierten Gebiet 44 über den zweiten implantierten Gebieten 42 im Innenbereich 110 in der weiteren Halbleiterschicht 160 unter Verwendung zumindest einer weiteren Implantationsmaske 240 beinhalten. Die dritten implantierten Gebiete 43 sind vom selben Typ wie die ersten implantierten Gebiete 41. Das heißt, die dritten implantierten Gebiete 43 enthalten entweder Dotierstoffe von nur einem der ersten und zweiten Dotierungstypen oder Dotierstoffe von beiden Dotierungstypen, und die vierten implantierten Gebiete 44 enthalten entweder Dotierstoffe von nur einem der ersten und zweiten Dotierungstypen oder Dotierstoffe von beiden Dotierungstypen. Gemäß einem Beispiel enthält jedes der ersten und zweiten implantierten Gebiete 41, 42 Dotierstoffe vom ersten Dotierungstyp und vom zweiten Dotierungstyp. Bei diesem Beispiel werden die dritten und vierten implantierten Gebiete so hergestellt, dass jedes der dritten und vierten implantierten Gebiete 43, 44 sowohl Dotierstoffatome vom ersten Dotierungstyp als auch Dotierstoffatome vom zweiten Dotierungstyp enthält. Dritte und vierte implantierte Gebiete dieses Typs können durch Verwenden nur einer Implantationsmaske 240 (in 16 dargestellt), die Öffnungen an Positionen oberhalb der ersten und zweiten implantierten Gebiete 41, 42 aufweist, hergestellt werden.
  • Das Verfahren beinhaltet weiterhin einen Temperaturprozess, bei dem die Dotierstoffe in den ersten und zweiten implantierten Gebieten 41, 42, 51, 52, die Dotierstoffatome in den optionalen dritten und vierten implantierten Gebieten 43, 44 und die Dotierstoffatome in den optionalen implantierten Gebieten 71, 72 in der Epitaxieschicht 131 aktiviert werden und diffundieren, um die ersten Gebiete 11, 31 und die zweiten Gebiete 12, 32 im Innenbereich 110 und im Randbereich 120 und das optionalen Puffer-Gebiet 18 herzustellen. Gemäß einem Beispiel beträgt eine Temperatur in dem thermischen Prozess zwischen 1000°C und 1200°C und die Dauer des thermischen Prozesses beträgt zwischen 20 Minuten und 10 Stunden. Optional findet der Temperaturprozess in einer oxidierenden oder nass-oxidierenden Atmosphäre statt. 17 zeigt eine vertikale Querschnittsansicht des Halbleiterkörpers 100 nach dem thermischen Prozess.
  • 17 zeigt ein Beispiel, bei dem die ersten und zweiten Gebiete 11, 12, 31, 32 aus den ersten und zweiten implantierten Gebieten 41, 42, 51, 52, die Dotierstoffatome sowohl vom ersten Dotierungstyp als auch vom zweiten Dotierungstyp enthalten, resultieren. 18 zeigt ein Beispiel, bei dem die ersten Gebiete 11, 31 aus den ersten implantierten Gebieten 41, 51, die Dotierstoffatome nur eines vom ersten und zweiten Dotierungstyp enthalten, resultieren und die zweiten Gebiete 12, 32 aus den zweiten implantierten Gebieten 42, 52, die Dotierstoffatome nur des anderen vom ersten und zweiten Dotierungstyp enthalten, resultieren.
  • Bei einer jeden der in den 17 und 18 dargestellten Strukturen weist jedes der ersten Gebiete 11, 31 im Innenbereich 110 und im Randbereich 120 und jedes der zweiten Gebiete 12, 32 im Innenbereich 110 und im Randbereich eine horizontale Dotierstoffdosis auf. Die „horizontale Dotierstoffdosis“ ist das Integral der entsprechenden Dotierungskonzentration in der horizontalen Richtung x. Die Dotierstoffdosis dieser ersten und zweiten Gebiete 11, 12, 31, 32 wird durch geeignetes Auswählen der Implantationsdosen beim Herstellen der ersten und zweiten implantierten Gebiete 41, 42, 51, 52 (und optional 61, 62) im Innenbereich 110 und im Randbereich eingestellt. Bezug nehmend auf das Obige werden in zumindest einer der Halbleiterschichten 1401-140n die ersten und zweiten implantierten Gebiete 51, 52 (61, 62) im Randbereich so hergestellt, dass sie eine geringere Dotierstoffdosis aufweisen als erste und zweite implantierte Gebiete 41, 42 im Innenbereich aufweisen. Folglich weist zumindest eines der ersten und zweiten Gebiete 31, 32 im Randbereich 120 zumindest lokal (das heißt zumindest an bestimmten vertikalen Positionen) eine horizontale Dotierstoffdosis auf, die geringer als die horizontale Dotierstoffdosis im ersten und zweiten Gebiet 11, 21 im Innenbereich ist. Das heißt, es gibt zumindest eine Schicht der mehreren der Halbleiterschichten 1401-140n, in der sich die horizontale Dotierstoffdosis in den ersten und zweiten Gebieten 11, 12, 31, 32 zu der Randoberfläche 103 hin verringert. „Verringern“ kann jede Art von Verringern beinhalten, wie beispielsweise eine erste Dotierstoffdosis im Innenbereich 110 und eine zweite horizontale Dotierstoffdosis niedriger als die erste horizontale Dotierstoffdosis im Randbereich 120, oder mehrere verschiedene Dotierstoffdosen im Randbereich 120, so dass sich die horizontale Dotierstoffdosis zu der Randoberfläche 103 hin verringert.
  • Das optionale Puffer-Gebiet 18 weist eine vertikale Dotierstoffdosis auf. Die „vertikale Dotierstoffdosis“ ist das Integral der entsprechenden Dotierungskonzentration in der vertikalen Richtung z. Die Dotierstoffdosis des Puffer-Gebiets 18 kann durch geeignetes Auswählen der Implantationsdosen in einem der in den 13A bis 13B und 14A bis 14B dargestellten Prozesse eingestellt werden. Durch Verwenden eines dieser Prozesse kann das so hergestellt werden, dass sich die vertikale Dotierstoffdosis zu der Randoberfläche 103 hin verringert. Das heißt, es gibt zumindest eine Dotierstoffdosis im Innenbereich 110 und eine weitere Dosis im Randbereich, die sich von der Dotierstoffdosis im Innenbereich 110 unterscheiden. Gemäß einem Beispiel ist eine Verringerung der vertikalen Dotierstoffdosis im Puffer-Gebiet 18 im Wesentlichen gleich einer Verringerung der horizontalen Dotierstoffdosis der ersten und zweiten Gebiete 31, 32 in der zumindest einen Halbleiterschicht 140i. Gemäß einem Beispiel beinhaltet „eine Verringerung der vertikalen Dotierstoffdosis im Puffer-Gebiet ist im Wesentlichen gleich einer Verringerung der horizontalen Dotierstoffdosis der ersten und zweiten Gebiete 11, 12, 31, 32“, dass ein Verhältnis zwischen der horizontalen Dotierungsdosis eines ersten Gebiets 31 (oder eines zweiten Gebiets 32) an einer ersten lateralen Position und der horizontalen Dotierungsdosis eines anderen ersten Gebiets 31 (oder eines anderen zweiten Gebiets 32) an einer zweiten lateralen Position, die sich von der ersten lateralen Position unterscheidet und näher an der Randoberfläche 103 als die erste laterale Position befindet, um weniger als 20% oder sogar weniger als 10% von einem Verhältnis zwischen der vertikalen Dotierstoffdosis des Puffer-Gebiets 18 an der ersten lateralen Position und der vertikalen Dotierstoffdosis des Puffer-Gebiets 18 an der zweiten lateralen Position abweicht.
  • Gemäß einem Beispiel ist der erste Dotierungstyp des Puffer-Gebiets 18 ein Typ n und die in einem der oben erläuterten Implantationsprozesse in die Epitaxieschicht 131 implantierten Dotierstoffatome sind Dotierstoffatome, die schneller als die Dotierstoffatome, die die ersten Gebiete 11, 31 im Innenbereich 110 und im Randbereich 120 bilden, diffundieren. Gemäß einem Beispiel sind die Dotierstoffatome in dem Puffer-Gebiet 18 Phosphor-(P)-Atome und die Dotierstoffatome in den ersten Gebieten 11, 31 sind As- und/oder Sb-Atome.
  • Basierend auf einer Struktur gemäß einer der 17 und 18 wird das Transistorbauelement durch Herstellen der Body-Gebiete 13 und der Source-Gebiete 14 in der weiteren Halbleiterschicht 170, durch Herstellen der Gate-Elektrode 15 und des Gate-Dielektrikums 16 und durch Herstellen der Source-Elektrode 21 vervollständigt. Verfahren zum Herstellen dieser Bauelementmerkmale sind allgemein bekannt, so dass in dieser Hinsicht keine weiteren Erläuterungen erforderlich sind.
  • Bei dem in 1 und 13 dargestellten Beispiel enthalten die Transistorzellen eine planare Gate-Elektrode 15, die auf der Oberfläche 101 des Halbleiterkörpers 100 angeordnet ist. Dies stellt jedoch nur ein Beispiel dar. Gemäß einem weiteren, in 19 dargestellten Beispiel können die Transistorzellen 10 auch mit Graben-Gate-Elektroden 15 implementiert werden. Es wird darauf hingewiesen, dass 19 nur jene Abschnitte mehrerer Transistorzellen 10, die die Gate-Elektroden 15 enthalten, zeigt.

Claims (9)

  1. Verfahren, das aufweist: Herstellen mehrerer erster Gebiete (11, 31) eines ersten Dotierungstyps und mehrerer zweiter Gebiete (12, 32) eines zweiten Dotierungstyps in einem Innenbereich (110) und einem Randbereich (120) eines Halbleiterkörpers (100); und Herstellen von Body-Gebieten (13) und Source-Gebieten (14) von mehreren Transistorzellen (10) im Innenbereich (110) des Halbleiterkörpers (100), wobei das Herstellen der ersten Gebiete (11, 31) und der zweiten Gebiete (12, 32) aufweist: Herstellen mehrerer Halbleiterschichten (1401-140n) übereinander; und, in jeder der mehreren Halbleiterschichten (1401-140n) vor dem Herstellen einer jeweils nächsten der mehreren Halbleiterschichten (1401-140n), Herstellen mehrerer Gräben (150) im Innenbereich (110) und im Randbereich (120) und Implantieren von Dotierstoffatomen in eine erste Seitenwand und eine zweite Seitenwand eines jeden der mehreren Gräben, wobei das Implantieren der Dotierstoffatome in zumindest eine der mehreren Halbleiterschichten (1401-140n) das teilweise Abdecken der Gräben (150) im Randbereich (120) während eines Implantationsprozesses aufweist und wobei das teilweise Abdecken der Gräben (150) im Randbereich (120) aufweist: Implantieren von Dotierstoffatomen in die ersten und zweiten Seitenwände (151, 152) der Gräben (150) in einem ersten Implantationsprozess und einem zweiten Implantationsprozess; und Abdecken von Gräben (150) oder Grabenabschnitten im Randbereich (120) durch eine Schutzschicht (310) und Implantieren von Dotierstoffatomen in Abschnitte von ersten und zweiten Seitenwänden (151, 152), die nicht von der Schutzschicht (310) abgedeckt sind, in einem dritten Implantationsprozess und einem vierten Implantationsprozess.
  2. Verfahren gemäß Anspruch 1, wobei ein Verhältnis zwischen einer Implantationsdosis in einem von dem ersten oder zweiten Implantationsprozess und einer Gesamtimplantationsdosis in einem von dem ersten und dritten oder zweiten und vierten Implantationsprozess zwischen 0,5:0,5 und 0,1:0,9 beträgt.
  3. Verfahren, das aufweist: Herstellen mehrerer erster Gebiete (11, 31) eines ersten Dotierungstyps und mehrerer zweiter Gebiete (12, 32) eines zweiten Dotierungstyps in einem Innenbereich (110) und einem Randbereich (120) eines Halbleiterkörpers (100); und Herstellen von Body-Gebieten (13) und Source-Gebieten (14) von mehreren Transistorzellen (10) im Innenbereich (110) des Halbleiterkörpers (100), wobei das Herstellen der ersten Gebiete (11, 31) und der zweiten Gebiete (12, 32) aufweist: Herstellen mehrerer Halbleiterschichten (1401-140n) übereinander; und, in jeder der mehreren Halbleiterschichten (1401-140n) vor dem Herstellen einer jeweils nächsten der mehreren Halbleiterschichten (1401-140n), Herstellen mehrerer Gräben (150) im Innenbereich (110) und im Randbereich (120) und Implantieren von Dotierstoffatomen in eine erste Seitenwand und eine zweite Seitenwand eines jeden der mehreren Gräben, wobei das Implantieren der Dotierstoffatome in zumindest eine der mehreren Halbleiterschichten (1401-140n) das teilweise Abdecken der Gräben (150) im Randbereich (120) während eines Implantationsprozesses aufweist, wobei das teilweise Abdecken von Gräben oder Grabenabschnitten im Randbereich (120) aufweist: Abdecken von Abschnitten der ersten und zweiten Seitenwände (151, 152) im Randbereich (120) durch eine Schutzschicht (410) und Implantieren von Dotierstoffatomen in Abschnitte der ersten und zweiten Seitenwände (151, 152), die nicht durch die Schutzschicht (410) abgedeckt sind, wobei ein Verhältnis zwischen einer Fläche von abgedeckten Abschnitten und unbedeckten Abschnitten der ersten und zweiten Seitenwände (151, 152) zwischen 0,5:0,5 und 0,9:0,1 beträgt.
  4. Verfahren, das aufweist: Herstellen mehrerer erster Gebiete (11, 31) eines ersten Dotierungstyps und mehrerer zweiter Gebiete (12, 32) eines zweiten Dotierungstyps in einem Innenbereich (110) und einem Randbereich (120) eines Halbleiterkörpers (100); und Herstellen von Body-Gebieten (13) und Source-Gebieten (14) von mehreren Transistorzellen (10) im Innenbereich (110) des Halbleiterkörpers (100), wobei das Herstellen der ersten Gebiete (11, 31) und der zweiten Gebiete (12, 32) aufweist: Herstellen mehrerer Halbleiterschichten (1401-140n) übereinander; und, in jeder der mehreren Halbleiterschichten (1401-140n) vor dem Herstellen einer jeweils nächsten der mehreren Halbleiterschichten (1401-140n), Herstellen mehrerer Gräben (150) im Innenbereich (110) und im Randbereich (120) und Implantieren von Dotierstoffatomen in eine erste Seitenwand und eine zweite Seitenwand eines jeden der mehreren Gräben, wobei das Implantieren der Dotierstoffatome in zumindest eine der mehreren Halbleiterschichten (1401-140n) das teilweise Abdecken der Gräben (150) im Randbereich (120) während eines Implantationsprozesses aufweist, wobei das teilweise Abdecken von Gräben oder Grabenabschnitten im Randbereich (120) aufweist: Abdecken von Abschnitten der ersten und zweiten Seitenwände (151, 152) im Randbereich (120) durch eine Schutzschicht (410) und Implantieren von Dotierstoffatomen in Abschnitte der ersten und zweiten Seitenwände (151, 152), die nicht durch die Schutzschicht (410) abgedeckt sind, wobei ein Verhältnis zwischen einer Fläche von abgedeckten Abschnitten und unbedeckten Abschnitten der ersten und zweiten Seitenwand (151, 152) ansteigt, wenn sich ein Abstand zum Innenbereich (110) erhöht.
  5. Verfahren gemäß einem der Ansprüche 3 und 4, wobei die mehreren Gräben (150) längliche Gräben, die sich in einer lateralen Richtung (y) der Halbleiterschicht erstrecken, sind, und wobei die Schutzschicht (410) mehrere Schichtabschnitte, die in der lateralen Richtung (y) voneinander beabstandet sind, aufweist.
  6. Verfahren, das aufweist: Herstellen mehrerer erster Gebiete (11, 31) eines ersten Dotierungstyps und mehrerer zweiter Gebiete (12, 32) eines zweiten Dotierungstyps in einem Innenbereich (110) und einem Randbereich (120) eines Halbleiterkörpers (100); und Herstellen von Body-Gebieten (13) und Source-Gebieten (14) von mehreren Transistorzellen (10) im Innenbereich (110) des Halbleiterkörpers (100), wobei das Herstellen der ersten Gebiete (11, 31) und der zweiten Gebiete (12, 32) aufweist: Herstellen mehrerer Halbleiterschichten (1401-140n) übereinander; und, in jeder der mehreren Halbleiterschichten (1401-140n) vor dem Herstellen einer jeweils nächsten der mehreren Halbleiterschichten (1401-140n), Herstellen mehrerer Gräben (150) im Innenbereich (110) und im Randbereich (120) und Implantieren von Dotierstoffatomen in eine erste Seitenwand und eine zweite Seitenwand eines jeden der mehreren Gräben, wobei das Implantieren der Dotierstoffatome in zumindest eine der mehreren Halbleiterschichten (1401-140n) das teilweise Abdecken der Gräben (150) im Randbereich (120) während eines Implantationsprozesses aufweist, wobei das Herstellen der mehreren Halbleiterschichten (1401-140n) das Herstellen der mehreren Halbleiterschichten (1401-140n) auf einem Träger (130, 131) aufweist; und wobei das Verfahren weiterhin aufweist: nach dem Herstellen einer untersten der Halbleiterschichten (1401-140n) auf dem Träger (130), Abdecken von Gräben (150) oder Grabenabschnitten im Randbereich (120) der untersten Halbleiterschicht durch eine Schutzschicht, und Implantieren von Dotierstoffatomen vom ersten Dotierungstyp über Grabenböden (153), die nicht durch die Schutzschicht abgedeckt sind, in den Träger (130, 131).
  7. Verfahren gemäß einem der vorangehenden Ansprüche, wobei das Implantieren von Dotierstoffatomen in die Seitenwände (151, 152) der Gräben (150) aufweist: Implantieren von Dotierstoffatomen sowohl vom ersten Dotierungstyp als auch vom zweiten Dotierungstyp in jede der ersten Seitenwände (151) und zweiten Seitenwände (152) gegenüber den ersten Seitenwänden (151).
  8. Verfahren gemäß einem der vorangehenden Ansprüche, das weiterhin aufweist: Herstellen einer weiteren Halbleiterschicht (160) auf einer obersten (140n) der mehreren Halbleiterschichten (1401-140n).
  9. Verfahren gemäß Anspruch 8, wobei das Herstellen der Body-Gebiete (13) und der Source-Gebiete (14) der mehreren Transistorzellen (10) aufweist: Herstellen der Body-Gebiete (13) und der Source-Gebiete (14) der mehreren Transistorzellen (10) in der weiteren Halbleiterschicht (160).
DE102018132435.9A 2018-12-17 2018-12-17 Verfahren zum Herstellen eines Superjunction-Transistorbauelements Active DE102018132435B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102018132435.9A DE102018132435B4 (de) 2018-12-17 2018-12-17 Verfahren zum Herstellen eines Superjunction-Transistorbauelements
US16/715,816 US11189690B2 (en) 2018-12-17 2019-12-16 Method for forming a superjunction transistor device
US17/513,344 US11929395B2 (en) 2018-12-17 2021-10-28 Superjunction transistor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018132435.9A DE102018132435B4 (de) 2018-12-17 2018-12-17 Verfahren zum Herstellen eines Superjunction-Transistorbauelements

Publications (2)

Publication Number Publication Date
DE102018132435A1 DE102018132435A1 (de) 2020-06-18
DE102018132435B4 true DE102018132435B4 (de) 2021-01-21

Family

ID=70858563

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018132435.9A Active DE102018132435B4 (de) 2018-12-17 2018-12-17 Verfahren zum Herstellen eines Superjunction-Transistorbauelements

Country Status (2)

Country Link
US (2) US11189690B2 (de)
DE (1) DE102018132435B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4220729A1 (de) * 2022-01-26 2023-08-02 Infineon Technologies Austria AG Halbleiterbauelement und verfahren zur herstellung davon

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030132450A1 (en) * 2001-02-21 2003-07-17 Tadaharu Minato Semiconductor device and method of manufacturing the same
US20070272979A1 (en) * 2006-05-16 2007-11-29 Kabushiki Kaisha Toshiba Semiconductor device
DE102007026745A1 (de) * 2007-06-06 2008-12-24 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
US20170200784A1 (en) * 2016-01-12 2017-07-13 Fuji Electric Co., Ltd. Semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
DE10100802C1 (de) 2001-01-10 2002-08-22 Infineon Technologies Ag Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
JP6009731B2 (ja) * 2010-10-21 2016-10-19 富士電機株式会社 半導体装置
US8673700B2 (en) * 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
TWI446459B (zh) * 2012-02-14 2014-07-21 Anpec Electronics Corp 具有超級介面之功率電晶體元件之製作方法
JP2013175655A (ja) * 2012-02-27 2013-09-05 Toshiba Corp 電力用半導体装置及びその製造方法
JP6197294B2 (ja) 2013-01-16 2017-09-20 富士電機株式会社 半導体素子
JP6063280B2 (ja) * 2013-02-05 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置
DE102017115412A1 (de) * 2016-07-14 2018-01-18 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Supberjunctionbauelements
DE102016112970B3 (de) * 2016-07-14 2017-08-31 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Superjunction-Bauelements
DE102017118957B4 (de) * 2017-08-18 2021-10-21 Infineon Technologies Austria Ag Herstellen eines superjunction-transistorbauelements
DE102017126853B4 (de) * 2017-11-15 2019-11-21 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit Puffergebiet
DE102018130444A1 (de) * 2018-11-30 2020-06-04 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Superjunction-Transistorbauelements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030132450A1 (en) * 2001-02-21 2003-07-17 Tadaharu Minato Semiconductor device and method of manufacturing the same
US20070272979A1 (en) * 2006-05-16 2007-11-29 Kabushiki Kaisha Toshiba Semiconductor device
DE102007026745A1 (de) * 2007-06-06 2008-12-24 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
US20170200784A1 (en) * 2016-01-12 2017-07-13 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20220052154A1 (en) 2022-02-17
DE102018132435A1 (de) 2020-06-18
US20200194547A1 (en) 2020-06-18
US11929395B2 (en) 2024-03-12
US11189690B2 (en) 2021-11-30

Similar Documents

Publication Publication Date Title
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102010040842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19701189B4 (de) Halbleiterbauteil
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102011108151A1 (de) Trench - superjunction - mosfet mit dünnem epi - prozess
DE1913052A1 (de) Halbleitervorrichtung
DE10052149A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE102014100249A1 (de) Halbleiterbauelement mit igbt-zelle und entsättigungskanalstruktur
DE102005041793A1 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE102016111940B4 (de) Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE112005001587T9 (de) Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102018130444A1 (de) Verfahren zum Herstellen eines Superjunction-Transistorbauelements
DE102019006359A1 (de) Super-junction- mosfet mit schmaler mesa
DE102017118957B4 (de) Herstellen eines superjunction-transistorbauelements
DE102017104918B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsstruktur
DE102018132435B4 (de) Verfahren zum Herstellen eines Superjunction-Transistorbauelements
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE102016112970B3 (de) Verfahren zur Herstellung eines Superjunction-Bauelements
DE102008050298B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014117558A1 (de) Halbleiterbauelement mit feldelektrode zwischen benachbarten halbleiterfinnen und verfahren zu dessen herstellung
DE102014106747A1 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102018010409

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative