CN102473721A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102473721A
CN102473721A CN2010800263986A CN201080026398A CN102473721A CN 102473721 A CN102473721 A CN 102473721A CN 2010800263986 A CN2010800263986 A CN 2010800263986A CN 201080026398 A CN201080026398 A CN 201080026398A CN 102473721 A CN102473721 A CN 102473721A
Authority
CN
China
Prior art keywords
zone
conductance
layer
semiconductor device
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800263986A
Other languages
English (en)
Other versions
CN102473721B (zh
Inventor
大西泰彦
杉祥夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN102473721A publication Critical patent/CN102473721A/zh
Application granted granted Critical
Publication of CN102473721B publication Critical patent/CN102473721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在有源区域(1)和漏区(2)之间形成有第一平行pn层(12)。外围区域(3)设置有第二平行pn层(15)，其重复节距比所述第一平行pn层(12)的重复节距窄。在所述第二平行pn层(15)和第一主表面之间形成有n-表面区域(18)。在n-表面区域(18)的第一主表面侧，形成彼此间隔开的多个p保护环区域(19)、(20)和(21)。场板电极(23)电连接至p保护环区域(19)、(20)和(21)中最外面的p保护环区域(19)。沟道终止电极(24)电连接至外围区域(3)中最外面的外围p区域(26)。

Description

半导体装置
技术领域
本发明涉及可应用于诸如MOSFET(金属氧化物半导体场效应管)、IGBT(绝缘栅双极晶体管)和双极晶体管的有源元件，也可应用于诸如二极管的无源元件的半导体装置，且所述半导体装置可同时实现更高的击穿电压和更高的电流容量。
背景技术
一般而言，半导体装置被分类为具有在半导体衬底的一个表面上形成的电极的水平元件，或者在半导体衬底的两个表面上具有电极的垂直元件。在垂直的半导体装置中，在导通状态中漂移电流流动的方向与截止状态中由反向偏压所引起的耗尽层的扩展方向相同。在普通的平面n-沟道垂直MOSFET中，作为高电阻n-漂移层的一部分用作为在导通状态中使漂移电流垂直流动的区域。缩短n-漂移层中的电流路径因此减小漂移电阻，从而提供减小MOSFET的相当大的导通电阻的效果。
然而，用作高电阻n-漂移层的部分在截止状态耗尽载流子，从而增大了击穿电压。如果n-漂移层被减薄，则从p基区与n-漂移层之间的pn结起的漏基耗尽层的扩展在宽度上变小，从而导致MOSFET快速地达到临界电场，这减小了击穿电压。反之，带有高击穿电压的半导体装置具有较厚的n-漂移层，这增大了导通电阻，从而引入更大损耗。以这个方式，导通电阻和击穿电压具有权衡的相互关系。
已知这种权衡关系以相似的方式存在于这样的半导体装置中，诸如IGBT、双极晶体管和二极管。经常在水平半导体装置中观察到这样的权衡关系，导通状态中漂移电流的流动方向不同于由反向偏压引起的耗尽层的扩展方向。
超结半导体装置已知是对由这样的权衡关系提出的问题的一种解决方案。此超结半导体装置包括由具有增强杂质浓度的平行pn结构构成的漂移层，该平行pn结构通过重复地接合交替排列的n区域和p区域来构造(见，如专利文献1、2和3)。根据具有这样的结构的半导体装置，尽管该平行pn结构具有高杂质浓度，但耗尽层从平行pn结构的垂直延伸pn结横向地扩展，以在整个漂移层中耗尽载流子，这获得了高击穿电压。
为了获得半导体装置的高击穿电压，需要外围结构。缺少外围结构导致漂移层端接部处击穿电压的下降，这使得获得高击穿电压是困难的。为了解决这个问题，已经提出了以下结构：在外围区域，在更接近有源区域表面的区域中设置另一个平行pn结构，其重复节距比有源区域中的平行pn结构的重复节距窄(参见例如专利文献4)。根据所提出的结构，靠近最外面有源区域的表面电场易于保持高击穿电压。
已经提出了一种半导体装置，其包括：第一导电(n型)的第一半导体层；在第一半导体层的主表面形成的第一导电(n型)的第一半导体柱状区域；在第一半导体层的主表面形成第二导电(p型)的第二半导体柱状区域，该第二导电(p型)的第二半导体柱状区域与第一半导体柱状区域相邻以使第二半导体柱状区域和第一半导体柱状区域在基本平行于第一半导体层的主表面的方向上共同形成周期性排列结构；在第一半导体层上形成于杂质浓度低于第一半导体柱状区域的杂质浓度的外围区域处的第一导电(n型)的第二半导体层，以及由第二导电(p型)半导体制成的内嵌保护环层，其可选择地内嵌在第二半导体层中(参见例如专利文献5)。
已经提出了一种半导体装置，其包括：在外围区域中半导体中间层表面上形成的RESURF层；在接近于有源区域的那部分RESURF层表面上形成的端接部接触半导体区域；有源在RESURF层表面上形成的场氧化物膜，其厚度比接近有源区域的那部分薄但比在反方向上更远离有源区域的那部分厚；以及从端接部接触半导体区域延伸穿过场氧化物膜的薄部到达氧化物膜的厚部的表面的场板(参见例如专利文献6)。
提出了一种半导体装置，其包括具有平行pn结构的外围结构，该平行pn结构通过将交替排列的垂直第一导电(n型)区域和垂直第二导电(p型)区域与在外围结构的第一主表面上的绝缘膜上形成的场板重复地接合而构成，垂直第一导电(n型)区域取向为衬底的厚度方向，垂直第二导电(p型)区域取向为衬底的厚度方向，其中在该平行pn结构中，位于场板前沿之外的垂直第二导电(p型)区域的第一主表面侧的杂质浓度高于相邻于第二导电(p型)区域的第二垂直第一导电(n型)区域的第一主表面侧的杂质浓度(参见例如专利文献7)。
提出了一种半导体装置，其包括沿平行于半导体衬底的方向形成的第一导电(n型)柱状区域以及具有第二导电(p型)半导体区域的外围结构，该第二导电(p型)半导体区域形成为围绕有源区域并从有源区域延伸到第一导电(n型)柱状区域，其中第一导电(n型)半导体区域形成在第二导电(p型)半导体区域中，且通过将第二导电(p型)半导体区域的平均杂质浓度减去第一导电(n型)半导体区域的平均杂质浓度所给出的平均杂质浓度被确定为2.5*1014cm-3或更小(参见例如专利文献8)。
提出了一种半导体装置，其形式为具有超结结构的功率MOSFET，其中p-RESURF层的杂质浓度具有沿深度方向减小杂质浓度的分布(梯度曲线)，相比常规情况，这样的分布更大地抑制了由p-RESULF层的杂质量和n-漂移层的杂质量之间的不平衡导致的击穿电压降(参见例如专利文献9)。
引用列表
专利文献
专利文献1：美国专利No.5216275
专利文献2：美国专利No.5438215
专利文献3：日本专利特开No.H9-266311
专利文献4：日本专利特开No.2003-224273
专利文献5：日本专利特开No.2008-4643
专利文献6：日本专利特开No.2007-5516
专利文献7：日本专利特开No.2003-204065
专利文献8：日本专利特开No.2007-335658
专利文献9：日本专利特开No.2004-119611
发明内容
技术问题
然而，对于常规的半导体装置，没有考虑对击穿电压的抗电荷鲁棒性。具有低抗电荷鲁棒性的半导体装置设法固定初始击穿电压，但是随时间流逝逐渐地丢失了其击穿电压，这引起确保击穿电压可靠性困难的问题。例如，在专利文献5中公开的半导体装置在外围结构的n-层下没有平行pn层，这引起难以实现高击穿电压的问题。专利文献6中公开的半导体装置在外围结构的表面上没有n-层，这引起当负电荷出现在外围结构的表面上时难以固定击穿电压的问题。专利文献7中公开的半导体装置引起了终止电极上产生电场集中，从而当在外围结构表面上出现负电荷时恶化击穿电压的问题。专利文献8中公开的半导体装置提出这样的问题：因为终端实际用作为第二导电(p型)终端，所以向第二导电类型(p型)的电荷不平衡引起外围区域的击穿电压变得低于有源区域的击穿电压。
图54是常规半导体装置中对击穿电压的抗表面电荷鲁棒性的模拟结果。这些模拟结果相关于专利文献4(图17到19)中公开的半导体装置而获得。如图54中所示，在场板电极和沟道终止电极之间的氧化物膜上正电荷(正离子)的出现导致击穿电压的下降。这由于如下原因而发生。在专利文献4中公开的半导体装置中，将具有较窄结构节距和低杂质浓度的平行pn层设置在接近外围区域中的半导体表面处。此平行pn层容许耗尽层轻易地扩展，因此在场板端接部弛豫电场强度以实现更高的击穿电压。然而，外围区域的氧化物膜上的正电荷(正离子)的出现使得耗尽层的扩展困难，由此导致场板端接部的电场加强。因此，击穿电压下降。
图55到57示出常规半导体装置中截止状态的电势分布。图55示出在外围区域的氧化物膜上的表面电荷量为-1.0*1012cm-2的情况下的电势分布。图56示出在表面电荷量为0.0cm-2的情况下的电势分布。图57示出在表面电荷量为+1.0*1012cm-2的情况下的电势分布。这些附图展示出当电荷是负电荷(负离子)时耗尽层在场板电极和沟道终止电极之间充分地扩展，而当电荷是正电荷(正离子)时耗尽层集中在场板电极端接部。在图55到57中，电势线之间的间隔表示50V(如图10到12、20到22以及31到33)。
本发明构想成解决常规装置带来的问题，且因此本发明的目的是提供能改进对击穿电压的抗电荷鲁棒性的半导体装置。
问题的解决方案
为解决上述问题并实现目标，根据本发明的权利要求1的半导体装置包括形成在第一主表面侧的有源区域；在第二主表面侧形成的低电阻层；在有源区域和低电阻层之间形成且由具有第一导电率的第一区域和具有第二导电率的第一区域交替构成的第一平行pn层；在围绕有源区域的外围区域中形成的第二平行pn层，该第二平行pn层由具有第一导电率的第二区域和具有第二导电率的第二区域交替构成，其重复节距比具有第一导电率的第一区域和具有第二导电率的第一区域的重复节距窄；在第二平行pn层和第一主表面之间形成的具有第一电导率的第三区域；在具有第一电导率的第三区域的第一主表面侧上形成为彼此间隔开的多个具有第二电导率的第三区域；电连接至具有第二电导率的第三区域中的最外面的具有第二电导率的第三区域的第一导电层；以及电连接至外围区域的端接处的第二导电层。
根据权利要求1的本发明，由于提供了具有第二导电率的第三区域，当在第一导电层和第二导电层之间出现正电荷(正离子)时弛豫在最外面的有源区域附近的高电场。这抑制了由正电荷导致的击穿电压的波动。由于设置了第二导电层，因此当在第一导电层和第二导电层之间出现负电荷(负离子)时避免耗尽层扩展到达外围区域的端接部。这抑制了由负电荷导致的击穿电压的下降。由于设置了第二平行pn层，因此耗尽层轻易地在外围区域中扩展。因此容易获得高击穿电压。
根据基于权利要求1的权利要求2的本发明的半导体装置，其中具有第一导电率的第三区域的杂质浓度低于具有第一导电率的第一区域的杂质浓度。
根据权利要求2的本发明，具有第一导电率的第三区域的低杂质浓度容许耗尽层更轻易地在外围区域中扩展。因此更容易获得高击穿电压。
根据基于权利要求1或2的权利要求3的本发明的半导体装置，其中具有第一导电率的第三区域的厚度是第一平行pn层的厚度的一半或小于一半。
根据权利要求3的本发明，抑制了击穿电压的下降。具有第一导电率的第三区域和第一平行pn层之间的结越厚，在这个结处越容易发生电荷不平衡。这导致击穿电压的下降。当具有第一导电率的第三区域的厚度是第一平行pn层的厚度的一半或小于一半时，具有第一导电率的第三区域和第一平行pn层之间的结的厚度很小，这抑制了击穿电压的下降。
根据基于权利要求1到3中任一个的权利要求4的本发明的半导体装置，其中第一平行pn层和第二平行pn层之间的边界可位于具有第一导电率的第三区域之下。
根据权利要求4的本发明，抑制了击穿电压的下降。在平行pn层的节距过渡处，由于电荷不平衡引起的击穿电压的下降容易发生。由于耗尽层在具有第一导电率的第三区域的下侧容易扩展，将平行pn层的节距过渡定位在具有第一导电率的第三区域下侧抑制了击穿电压的下降。
根据基于权利要求1到4中任一个的权利要求5的本发明的半导体装置，其中具有第二导电率的第三区域的杂质浓度可高于具有第一导电率的第三区域的杂质浓度。
根据权利要求5的本发明，由于具有第二导电率的第三区域具有高杂质浓度，因此当对其施加电压时，在具有第二导电率的第三区域中保持中性区域，因此这固定了具有第二导电率的第三区域的电势。因此，当在第一导电层和第二导电层之间出现电荷(离子)时抑制了表面电势的波动，从而改进了对击穿电压的抗电荷鲁棒性。
根据基于权利要求1到5中任一个的权利要求6的本发明的半导体装置可具有第二导电率的第三区域中的一部分或者全部分别电连接至导电层。
根据权利要求6的本发明，由于具有第二导电率的第三区域电连接至导电层，因此去往外围区域的电荷和离子由导电层收集。因此，减少了电荷(离子)对击穿电压的影响。
根据基于权利要求1到6中任一个的权利要求7的本发明的半导体装置可具有电连接至具有第二导电率的第三区域、形成为越过具有第二导电率的第三区域延伸到具有第一导电率的第三区域的导电层。
根据权利要求7的本发明，具有第二电导率的第三区域电连接至向外周边延伸的导电层且连接至向内周边延伸的导电层。因此，当第一导电层和第二导电层之间出现正电荷时，在具有第二电导率的第三区域的弯曲部分上的电场被减弱，且当第一导电层和第二导电层之间出现负电荷时，耗尽层的扩展被减弱。因此，击穿电压得以稳定。
根据本发明的基于权利要求1到7中任一个的权利要求8的半导体装置可具有更接近外围区域端接处的相邻的具有第二导电率的第三区域，这些第三区域分隔开的间隔的宽度大于较远的那些第三区域分隔开的间隔。
根据权利要求8的本发明，容易受到电荷(离子)影响的靠近最外面的有源区域的高电场被减弱。这改进了对击穿电压的抗电荷鲁棒性。
根据基于权利要求1到8中任一个的权利要求9的本发明的半导体装置，其中具有第一导电率的第一区域和具有第二导电率的第一区域可分别具有条纹平面形状，或者具有第一导电率的第一区域或具有第二导电率的第一区域可具有正方形或多边形平面形状，且具有第一导电率的第二区域和具有第二导电率的第二区域可分别具有条纹平面形状，或者具有第一导电率的第二区域或具有第二导电率的第二区域可具有正方形或多边形平面形状。
根据权利要求9的本发明，改进了对击穿电压的抗电荷鲁棒性，而不论平行pn层的平面形状是条纹、正方形还是多边形平面形状。
根据权利要求10的本发明的半导体装置，包括在第一主表面侧形成的有源区域；在第二主表面侧形成的低电阻层；在第一主表面和低电阻层之间形成、且由具有第一导电率的第四区域和具有第二导电率的第四区域交替构成的平行pn层；在第一主表面与围绕有源区域的外围区域内的平行pn层之间形成的具有第一导电率的第三区域；在具有第一电导率的第三区域的第一主表面侧上形成为彼此间隔开的多个具有第二电导率的第三区域；电连接至具有第二电导率的第三区域中最外面的具有第二电导率的第三区域的第一导电层；以及电连接至外围区域的端接处的第二导电层。
根据权利要求10的本发明，由于设置了具有第二导电率的第三区域，因此当在第一导电层和第二导电层之间出现正电荷(正离子)时在最外面的有源区域附近弛豫高电场。这抑制了由正电荷导致的击穿电压的波动。由于设置了第二导电层，因此当在第一导电层和第二导电层之间出现负电荷(负离子)时避免耗尽层扩展到达外围区域的端接部。这抑制了由负电荷导致的击穿电压的下降。
根据基于权利要求10的权利要求11的本发明的半导体装置，其中具有第一导电率的第三区域的杂质浓度低于具有第一导电率的第四区域的杂质浓度。
根据权利要求11的本发明，具有第一导电率的第三区域的低杂质浓度容许耗尽层容易地在外围区域中扩展。因此容易获得高击穿电压。
根据基于权利要求10或11的权利要求12的本发明的半导体装置，其中具有第一导电率的第三区域的厚度是在有源区域之下的平行pn层的厚度的一半或小于一半。
根据权利要求12的本发明，抑制了击穿电压的下降。具有第一导电率的第三区域和有源区域之下的平行pn层之间的结越厚，在这个结处越容易发生电荷不平衡。这导致击穿电压的下降。当具有第一导电率的第三区域的厚度是有源区域之下的平行pn层的厚度的一半或小于一半时，具有第一导电率的第三区域和平行pn层之间的结的厚度小，这抑制了击穿电压的下降。
根据基于权利要求10到12中任一个的权利要求13的本发明的半导体装置，具有第二导电率的第三区域的杂质浓度高于具有第一导电率的第三区域的杂质浓度。
根据权利要求13的本发明，由于具有第二导电率的第三区域具有高杂质浓度，因此当对其施加电压时，在具有第二导电率的第三区域中保持中性区域，由此这固定了具有第二导电率的第三区域的电势。因此，当在第一导电层和第二导电层之间出现电荷(离子)时，抑制了表面电势的波动来改进对击穿电压的抗电荷鲁棒性。
根据基于权利要求10到13中任一个的权利要求14的本发明的半导体装置可具有第二导电率的第三区域中的一部分或者全部分别电连接至导电层。
根据权利要求14的本发明，由于具有第二导电率的第三区域电连接至导电层，因此去往外围区域的电荷和离子由导电层收集。因此，减少了电荷(离子)对击穿电压的影响。
根据基于权利要求10到14中任一个的权利要求15的本发明的半导体装置可具有更接近外围区域端接处的相邻的具有第二导电率的第三区域，这些第三区域分隔开的间隔的宽度大于较远的相邻的具有第二导电率的第三区域分隔开的间隔。
根据权利要求15的本发明，容易受到电荷(离子)影响的靠近最外面有源区域的高电场被减弱。这改进了对击穿电压的抗电荷鲁棒性。
根据权利要求16的本发明的半导体装置包括在第一主表面侧形成的有源区域；在第二主表面侧形成的低电阻层；在第一主表面和低电阻层之间形成且由具有第一导电率的第四区域和具有第二导电率的第四区域交替构成的平行pn层；在第一主表面和围绕有源区域的外围区域内的平行pn层之间形成的具有第一导电率的第三区域；在外围区域内的平行pn层和第一主表面之间形成的与具有第一导电率的第三区域相邻的具有第二导电率的第五区域；隔着绝缘层覆盖具有第一导电率的第三区域的一部分的第一导电层；以及第二导电层，该第二导电层电连接至外围区域的端接处且隔着绝缘层覆盖具有第二导电率的第五区域的一部分。
根据权利要求16的本发明，设置了具有第二导电率的第五区域，当在第一导电层和第二导电层之间出现正电荷(正离子)时，第五区域耗尽载流子来弛豫表面电场。这保持了击穿电压。设置了具有第一导电率的第三区域，当在第一导电层和第二导电层之间出现负电荷(负离子)时，第三区域耗尽载流子。这保持了击穿电压。换言之，即使在第一导电层和第二导电层之间出现正电荷(正离子)或负电荷(负离子)时，也可抑制击穿电压的下降。
根据基于权利要求16的权利要求17的本发明的半导体装置可使在具有第一导电率的第三区域和具有第二导电率的第五区域之间的结位于第一导电层和第二导电层之间。
根据基于权利要求16或17的权利要求18的本发明的半导体装置，其中具有第一导电率的第三区域的杂质浓度低于具有第一导电率的第四区域的杂质浓度。
根据权利要求18的本发明，具有第一导电率的第三区域具有低杂质浓度，因此可被耗尽载流子。因此，可容易地固定初始击穿电压。
根据基于权利要求16到18中任一个的权利要求19的本发明的半导体装置，其中具有第二导电率的第五区域的杂质浓度低于具有第二导电率的第四区域的杂质浓度。
根据权利要求19的本发明，具有第二导电率的第五区域具有低杂质浓度，因此可被耗尽载流子。因此，可容易地固定初始击穿电压。
根据基于权利要求16到19中任一个的权利要求20的本发明的半导体装置可含有具有第二导电率的第五区域，该第五区域包括杂质浓度彼此不同的多个子区域。
根据权利要求20的本发明，具有第二导电率的第五区域具有杂质浓度彼此不相同的子区域。因此，当在第一导电层和第二导电层之间出现正电荷(正离子)时，电场分布可被控制在具有第二导电率的第五区域中。这抑制了由正电荷导致的击穿电压的波动。
根据基于权利要求20的权利要求21的本发明的半导体装置，其中在具有第二导电率的第五区域中，杂质浓度彼此不同的子区域的杂质浓度可随着子区域从有源区域越来越接近外围区域的端接处而降低。
根据权利要求21的本发明，具有第二导电率的第五区域具有杂质浓度的梯度分布。因此，当在第一导电层和第二导电层之间出现正电荷(正离子)时，电场分布可在具有第二导电率的第五区域中得到控制以便于弛豫。这抑制了由正电荷导致的击穿电压的波动。
根据基于权利要求16到21中任一个的权利要求22的本发明的半导体装置可使第一导电率的第三区域的厚度和具有第二导电率的第五区域的厚度为有源区域之下的平行pn层的厚度的三分之一或更小。
根据权利要求22的本发明，抑制了击穿电压的下降。具有第一导电率的第三区域和有源区域之下的平行pn层之间的结越厚，外围区域中的平行pn层越薄。这导致击穿电压的下降。当具有第一导电率的第三区域的厚度是有源区域之下的平行pn层的厚度的三分之一或更小时，外围区域中的平行pn层的厚度大，这抑制了击穿电压的下降。
根据基于权利要求10到22中任一个的权利要求23的本发明的半导体装置，其中具有第一导电率的第四区域和具有第二导电率的第四区域分别可具有条纹平面形状，或者具有第一导电率的第四区域或具有第二导电率的第四区域可具有正方形或多边形平面形状。
根据权利要求23的本发明，改进了对击穿电压的抗电荷鲁棒性，而不论平行pn层的平面形状是条纹、正方形还是多边形平面形状。
根据权利要求24的本发明的半导体装置包括在第一主表面侧形成的有源区域；在第二主表面侧形成的低电阻层；在第一主表面和低电阻层之间形成、且由第一导电区域和第二导电区域交替构成的平行pn层；覆盖围绕有源区域的外围区域内的平行pn层的绝缘层；第一导电层，其隔着绝缘层覆盖外围区域内平行pn层的靠近有源区域的部分；以及第二导电层，该第二导电层电连接至外围区域的端接处，其隔着绝缘层覆盖外围区域内的平行pn层的靠近端接处的部分，其中平行pn层的位于第一主表面侧且接近外围区域中有源区域的区域实质上用作为第二导电区域，而平行pn层的位于第一主表面侧且接近外围区域中端接处的区域实质上用作为第一导电区域，并且实质上用作为第二导电区域的区域从相比第一导电层更接近端接处的位置延伸到第一导电层下的位置，而实质上用作为第一导电区域的区域从相比第二导电层更接近有源区域的位置延伸到第二导电层下的位置。
根据基于权利要求24的权利要求25的本发明的半导体装置，其中在实质上用作为第二导电区域的区域中，第二导电区域与第一导电区域的比值是常数。
根据基于权利要求24的权利要求26的本发明的半导体装置，其中在实质上用作为第一导电区域的区域中，第二导电区域与第一导电区域的比值是常数。
根据基于权利要求24的权利要求27的本发明的半导体装置，其中在实质上用作为第二导电区域的区域中，随着实质上用作为第二导电区域的区域变得更接近外围区域中的端接处，第二导电区域与第一导电区域的比值可下降而接近1。
根据基于权利要求24的权利要求28的本发明的半导体装置，其中在实质上用作为第一导电区域的区域中，随着实质上用作为第一导电区域的区域变得更接近有源区域，第二导电区域与第一导电区域的比值下降而接近1。
根据基于权利要求24的权利要求29的本发明的半导体装置，其中实质上用作为电荷平衡区域的区域可存在于实质上用作为第二导电区域的区域和实质上用作为第一导电区域的区域之间。
根据基于权利要求29的权利要求30的本发明的半导体装置，其中实质上用作为电荷平衡区域的区域的宽度是第一导电层和第二导电层之间的距离的三分之一或更少。
根据基于权利要求24到30中任一个的权利要求31的本发明的半导体装置，其中第一导电层或第二导电层可形成为具有一个级差的台阶状。
根据基于权利要求24到30中任一个的权利要求32的本发明的半导体装置，其中第一导电层或第二导电层可形成为具有两个级差的台阶状。
根据基于权利要求24到30中任一个的权利要求33的本发明的半导体装置，其中第一导电层或第二导电层可形成为具有三个或更多个级差的台阶状。
根据基于权利要求24到33中任一个的权利要求34的本发明的半导体装置，其中第一导电区域和第二导电区域可分别具有条纹平面形状，或者第一导电区域或第二导电区域具有正方形或多边形平面形状。
根据权利要求24到34的本发明，存在实质上用作第二导电区域的区域。因此，当在第一导电层和第二导电层之间出现正电荷(正离子)时，减弱了表面电场的强度来改进击穿电压。还存在实质上用作第一导电区域的区域。因此，当在第一导电层和第二导电层之间出现负电荷(负离子)时，改进了击穿电压。换言之，即使在第一导电层和第二导电层之间出现正电荷(正离子)或负电荷(负离子)时，也可抑制击穿电压的下降。因此改进了对击穿电压的抗电荷鲁棒性。
发明的有利效果
本发明的半导体装置提供了改进对击穿电压的抗电荷鲁棒性的效果。
附图简述
图1是第一实施例的半导体装置的俯视图。
图2是第一实施例的半导体装置的水平截面图。
图3是第一实施例的半导体装置的沿图1的A-A’线的垂直截面图。
图4是第一实施例的半导体装置的沿图1的B-B’线的垂直截面图。
图5是第二实施例的半导体装置的俯视图。
图6是第二实施例的半导体装置的水平截面图。
图7是第一实施例的半导体装置的沿图5的A-A’线的垂直截面图。
图8是第二实施例的半导体装置的沿图5的B-B’线的垂直截面图。
图9是第二实施例的半导体装置中表面电荷对击穿电压的依赖性的模拟结果。
图10是第二实施例的半导体装置处于截止状态中的电势分布图。
图11是第二实施例的半导体装置处于截止状态中的电势分布图。
图12是第二实施例的半导体装置处于截止状态中的电势分布图。
图13是第三实施例的半导体装置的俯视图。
图14是第三实施例的半导体装置的水平截面图。
图15是第三实施例的半导体装置的沿图13的A-A’线的垂直截面图。
图16是第三实施例的半导体装置的沿图13的B-B’线的垂直截面图。
图17是第四实施例的半导体装置的垂直截面图。
图18是第四实施例的半导体装置的垂直截面图。
图19是第四实施例的半导体装置的表面电荷对击穿电压的依赖性的模拟结果图。
图20是第四实施例的半导体装置处于截止状态中的电势分布图。
图21是第四实施例的半导体装置处于截止状态中的电势分布图。
图22是第四实施例的半导体装置处于截止状态中的电势分布图。
图23是第五实施例的半导体装置的垂直截面图。
图24是第五实施例的半导体装置的垂直截面图。
图25是第六实施例的半导体装置的垂直截面图。
图26是第六实施例的半导体装置的垂直截面图。
图27是第七实施例的半导体装置的俯视图。
图28是第七实施例的半导体装置的沿图27的A-A’线的垂直截面图。
图29是第七实施例的半导体装置的沿图27的B-B’线的垂直截面图。
图30是第七实施例的半导体装置的表面电荷对击穿电压的依赖性的模拟结果图。
图31是第七实施例的半导体装置处于截止状态中的电势分布图。
图32是第七实施例的半导体装置处于截止状态中的电势分布图。
图33是第七实施例的半导体装置处于截止状态中的电势分布图。
图34是第八实施例的半导体装置的俯视图。
图35是第八实施例的半导体装置的沿图34的A-A’线的垂直截面图。
图36是第八实施例的半导体装置的沿图34的B-B’线的垂直截面图。
图37是第九实施例的半导体装置的俯视图。
图38是第九实施例的半导体装置的平行pn层的水平截面图。
图39是第九实施例的半导体装置的沿图38的A-A’线的垂直截面图。
图40是第九实施例的半导体装置处于截止状态中的电势分布图。
图41是第九实施例的半导体装置处于截止状态中的电势分布图。
图42是第九实施例的半导体装置处于截止状态中的电势分布图。
图43是第十一实施例的半导体装置的俯视图。
图44是第十二实施例的半导体装置的俯视图。
图45是第十三实施例的半导体装置的俯视图。
图46是第十四实施例的半导体装置的平面图。
图47是第十四实施例的半导体装置的平面图。
图48是第十五实施例的半导体装置的平面图。
图49是第十五实施例的半导体装置的平面图。
图50是第十六实施例的半导体装置的平面图。
图51是第十六实施例的半导体装置的平面图。
图52是第十七实施例的半导体装置的平面图。
图53是第十七实施例的半导体装置的平面图。
图54是常规半导体装置的表面电荷对击穿电压的依赖性的模拟结果图。
图55是常规半导体装置处于截止状态中的电势分布图。
图56是常规半导体装置处于截止状态中的电势分布图。
图57是常规半导体装置处于截止状态中的电势分布图。
具体实施方式
在本发明和相应附图中，伴随有n或p的层和区域表示其中电子或正空穴作为多数载流子的层或区域。跟在n或p之后的+或-分别意味着高杂质浓度或低杂质浓度，表示伴随有+或-的层或区域相比没有伴随+或-的层或区域在杂质浓度上更高或更低。在以下实施例和附图的描述中，多个实施例公共的构成元件将在每一个实施例中用相同的参考标记来表示，并且将省略重复的描述。
(第一实施例)
图1是第一实施例的半导体装置的俯视图。图2是第一实施例的半导体装置的水平截面图。图3是第一实施例的半导体装置的沿图1的A-A’线的垂直截面图。图4是第一实施例的半导体装置的沿图1的B-B’线的垂直截面图。图1和2示出半导体装置的四分之一(图5、6、13、14、27、34、37、38以及43到53所示相同)。图1示出平行pn层、n沟道终止区域、位于有源区域最外面位置的p基极区域以及位于第一主表面处的p保护环区域各自的形状(图5和13所示相同)。图2示出沿着有源区域和外围区域上与平行pn层相交的截面的形状，例如，沿着有源区域的平行pn层的一半深度的截面的形状(图6、14以及46到43所示相同)。
如图1到4中所示，半导体装置包括第一主表面侧的有源区域1和第二主表面侧的n+漏区2(低电阻层)。在有源区域1之外，设置外围区域3来围绕有源区域1。有源区域1包括在第一主表面侧形成为元件表面结构的n+源区4、p基极区域5、p+接触区6、源电极7、层间绝缘膜8、栅绝缘膜9和栅电极10。漏电极11设置在第二主表面上。
在有源区域1和n+漏区2之间设置有第一平行pn层12。第一平行pn层12由第一n区域(具有第一电导率的第一区域)13和第一p区(具有第二导电率的第一区域)14以重复排列交替构成。第一n区域13和第一p区域14各自具有带条纹的平面形状。外围区域3具有由第二n区域(具有第一电导率的第二区域)16和第二p区(具有第二导电率的第二区域)17以重复排列交替构成。第二n区域16和第二p区域17各自具有带条纹的平面形状。第二平行pn层15的条纹的方向与第一平行pn层的条纹的方向相同。第二n区域16和第二p区域17的重复节距P2窄于第一n区域13和第一p区域14之间的重复节距P1。较窄的重复节距容许耗尽层容易地向着平行pn层中的外周边扩展，从而便于更高的初始击穿电压。第二p区域17以与保护环相同的方式工作，直到耗尽了载流子，从而减弱第二n区域16中的电场，并由此便于更高的击穿电压。
在第二平行pn层15和第一主表面之间设置n-表面区域(具有第一导电率的第三区域)18。n-表面区域18的杂质浓度低于第一n区域13的杂质浓度，且其厚度是第一平行pn层12的厚度的一半或小于一半。n-表面区域18向上延伸到有源区域1的与外围区域3相邻的一部分。在第一实施例中，第二平行pn层15与n-表面区域18一起向上延伸到有源区域1之下的位置。第一平行pn层12和第二平行pn层15之间的边界与n-表面区域18和第一平行pn层12之间的结重合。在n-表面区域18和第一pn层12之间的结处，电荷是不平衡的，这可引入击穿电压的下降。因此，合乎需要的是，对于n-表面区域18和第一平行pn层12之间的结的厚度T是第一平行pn层的厚度的一半或小于一半。
在n-表面区域18中的第一主表面侧，形成彼此间隔开的多个p保护环区域(具有第二导电率的第三区域)19、20和21。P保护环区域19、20和21的杂质浓度高于n-表面区域18的杂质浓度。例如，更接近外围区域3端接处的相邻的p保护环区域19、20和21分隔开的间隔的宽度大于较远的相邻的p保护环区域19、20和21分隔开的间隔。这是由于电场从最外面的有源区域1到外围区域3的端接处逐渐降低。n-表面区域18覆盖有绝缘膜22，在其上设置有彼此间隔开的场板电极(第一导电层)23和沟道终止电极(第二导电层)24。场板电极23电连接至最外面的p保护环区域19。在外围区域3中，形成n沟道终止区域25。在n沟道终止区域25的第一主表面侧，在外围区域26的端接处形成p区域。沟道终止电极24电连接至最外面的p区域26。P保护环区域的数量可以是两个或三个或更多个。场板电极可电连接至p保护环区域的一部分或全部，而不是最外面的p保护环区域。
尽管没有具体地限制于此，例如，第一个实施例的半导体装置是垂直600VMOSFET，组成元件的尺寸和杂质浓度如下。漂移区域的厚度(第一平行pn层12的厚度)是44.0微米，第一n区域13和第一p区域14的宽度是7.0微米(具有14微米的重复节距P1)，且第一n区域13和第一p区域14的杂质浓度是3.0*1015cm-3。第二n区域16和第二p区域17的宽度是3.5微米(具有7.0微米的重复节距P2)，且第二n区域16和第二p区域17的杂质浓度是1.0*1015cm-3。n-表面区域18的杂质浓度是1.0*1014cm-3，且其深度是15微米。P保护环区域19、20和21的扩散深度是3.0微米，且其表面杂质浓度是3.0*1017cm-3。P基极区域5的扩散深度是3.0微米，且其表面杂质浓度是3.0*1017cm-3。n+源区域4的扩散深度是0.5微米，且其表面杂质浓度是3.0*1020cm-3。表面n漂移区域的扩散深度(在图3和4中的p基极区域5之间虚线以上的n区域)是2.5微米，且其表面杂质浓度是2.0*1016cm-3。n+漏区2的厚度是300微米，且其杂质浓度是2.0*1018cm-3。n+沟道终止区域25的宽度是30.0微米，且其杂质浓度是5.0*1015cm-3。最外面的p区域26的杂质浓度是3.0*1017cm-3。
根据第一实施例，因为设置了p保护环区域19、20和21，所以当在外围区域的氧化物膜上出现正电荷(正离子)时，弛豫靠近最外面的有源区域1的高电场。这抑制了由正电荷导致的击穿电压的波动。由于设置了沟道终止电极24，因此当在外围区域的氧化物膜上出现负电荷(负离子)时，防止耗尽层扩展到达外围区域3的n沟道终止区域25，从而抑制了由负电荷引起的击穿电压的降低。由于设置了第二平行pn层15，因此耗尽层在外围区域3中容易地扩展，从而容易地获得高击穿电压。由于n-表面区域18的杂质浓度低于第一n区域13的杂质浓度，因此耗尽层更容易地扩展到外围区域3中。因此更容易地获得高击穿电压。如果n-表面区域18的厚度是第一平行pn层12的厚度的一半或者小于一半，则n-表面区域18和第一平行pn层12之间的结的厚度小，从而抑制了击穿电压的下降。由于p保护环区域19、20和21的杂质浓度高于n-表面区域18的杂质浓度，因此当对其施加电压时，在p保护环区域19、20和21中保持中性区域，从而固定了p保护环区域19、20和21的电势。因此，当在外围区域的氧化物膜上出现电荷(离子)时，抑制了表面电势的波动，从而改进了对击穿电压的抗电荷鲁棒性。当彼此相邻的p保护环区域19、20和21之间的间隔随着间隔变得更接近外围区域3的端接处而变宽时，减弱靠近最外面的有源区域1的对电荷(离子)敏感的高电场，藉此改进对击穿电压的抗电荷鲁棒性。
图5是第二实施例的半导体装置的俯视图。图6是第二实施例的半导体装置的水平截面图。图7是第一实施例的半导体装置的沿图5的A-A’线的垂直截面图。图8是第二实施例的半导体装置的沿图5的B-B’线的垂直截面图。如图5到8中所示，第二实施例在以下两个方面不同于第一实施例。一个方面是平行pn层的节距过渡，也就是，第一平行pn层12和第二平行pn层15之间的边界位于n-表面区域18之下。另一个方面是p保护环区域19、20和21分别电连接至场板电极23、27和28。场板电极23、27和28被形成为分别经由每一个p保护环区域19、20和21延伸到n-表面区域18。这意味着每一个场板电极23、27和28从在每一个场板电极电连接至的每一个保护环区域19、20和21和n-表面区域18之间的第一主表面处的结向内周边或外周边悬伸。P保护环区域的数量可以是两个或三个或更多个。任一个P保护环区域(最外面的P保护环区域除外)可电连接至场板电极。在其他可配置的方面中，第二实施例基本与第一实施例相同。
图9是第二实施例的半导体装置的表面电荷对击穿电压的依赖性的模拟结果图。这些模拟结果是从对于将四个p保护环区域电连接至场板电极的配置的模拟而获得的。如图9所示，即使在外围区域的氧化物膜上出现正电荷(正离子)或负电荷(负离子)，击穿电压也几乎没有波动。这表示获得了高击穿电压，且在第二实施例中改进了对击穿电压的抗电荷鲁棒性。
图10到12示出了第二个实施例的半导体装置处于截止状态的电势分布。图10示出在外围区域的氧化物膜上的表面电荷量为-1.0*1012cm-2的情况下的电势分布。图11示出在表面电荷量为0.0cm-2的情况下的电势分布。图12示出在表面电荷量为+1.0*1012cm-2的情况下的电势分布。这些附图揭示，当表面电荷是负电荷(负离子)时，击穿电压主要被保持在场板电极和沟道终止电极之间，而当表面电荷是正电荷(正离子)时，击穿电压主要由p保护环区域和场板电极所保持。第二个实施例提供了与第一个实施例相同的效果。在平行pn层的节距过渡处，由于电荷不平衡引起的击穿电压下降容易发生。如果平行pn层的节距过渡是在n-表面区域18之下，则耗尽层容易在n-表面区域18的下侧扩展，这抑制了击穿电压的下降。由于p保护环区域19、20和21分别电连接至场板电极23、27和28，因此迁移到外围区域3的电荷和离子由场板电极23、27和28收集。因此，减少了电荷(离子)对击穿电压的影响。如果每一个场板电极23、27和28被形成为在每一个p保护环区域19、20和21与n-表面区域18上延伸，在向着外周边和内周边两个方向延伸的场板电极23、27和28的每一个被连接至每一个p保护环区域19、20和21。因此，当外围区域的氧化物膜上出现正电荷时，弛豫在p保护环区域19、20和21的弯曲部分上的电场集中，且当外围区域的氧化物膜上出现负电荷时防止耗尽层的扩展。因此稳定了击穿电压。
(第三实施例)
图13是根据第三实施例的半导体装置的俯视图。图14是根据第三实施例的半导体装置的水平截面图。图15是根据第三实施例的半导体装置的沿图13的A-A’线的垂直截面图。图16是根据第三实施例的半导体装置的沿图13的B-B’线的垂直截面图。如图13到16中所示，第三实施例不同于第二实施例之处在于，第二平行pn层15的条纹的方向不同于第一平行pn层12的条纹的方向。例如，第二平行pn层15的条纹的方向与第一平行pn层12的条纹的方向垂直。在其他可配置方面中，第三实施例基本与第二实施例相同。
第三实施例提供了与第二实施例相同的效果。即使第一平行pn层12与第二平行pn层15在条纹方向上不同，只要外围区域3的结构和第二实施例中的结构相同，也可获得与第二实施例中的对击穿电压的抗电荷鲁棒性相同的效果。
(第四实施例)
图17和18是第四实施例的半导体装置的垂直剖面图。第四实施例的半导体装置的俯视图与图1的俯视图基本相同。在第四实施例的俯视图中，平行pn层31、n区域32和p区域33分别等效于第一平行pn层12、第一n区域13和第一p区域14。图17等效于沿图1的A-A′线的垂直剖视图；图18等效于沿图1的B-B′线的垂直剖视图。如图17和18中所示，第四实施例与第一实施例的不同之处在于，由交替排列的n区域(具有第一导电率的第四区域)32和p区域(具有第二导电率的第四区域)33构成的平行pn层31形成在第一主表面和n+漏区2之间。这意味着平行pn层31的节距保持与有源区域1和外围区域3中的相同。n-层区域18的杂质浓度低于平行pn层31的n区域32的杂质浓度，且其厚度是在有源区域1之下的平行pn层31的厚度的一半或小于一半。在n-表面区域18和在有源区域1之下的pn层31之间的结处，电荷是不平衡的，这可引入击穿电压的下降。因此，合乎需要的是，n-表面区域18和有源区域1之下的pn层31之间的结的厚度T是在有源区域1之下的pn层31的厚度的一半或小于一半。在其他可配置方面中，第四实施例基本与第一实施例相同。
尽管没有具体地限制于此，例如，第四实施例的半导体装置是垂直600VMOSFET，其组成元件的尺寸和杂质浓度如下。漂移区域的厚度(有源区域1中的平行pn层31的厚度)是44.0微米，第一n区域32和第一p区域33的宽度是7.0微米(具有14微米的重复节距)，且n区域32和p区域33的杂质浓度是3.0*1015cm-3。n-表面区域18的杂质浓度是1.0*1014cm-3。p保护环区域19、20和21的扩散深度是3.0微米，且其表面杂质浓度是3.0*1017cm-3。P基极区域5的扩散深度是3.0微米，且其表面杂质浓度是3.0*1017cm-3。n+源区域4的扩散深度是1.0微米，且其表面杂质浓度是3.0*1020cm-3。表面n漂移区域(在图17和18中位于p基区域5之间虚线之上的n区域)的扩散深度是2.5微米，且其表面杂质浓度是2.0*1016cm-3。n+漏区2的厚度是300微米，且其杂质浓度是2.0*1018cm-3。n+沟道终止区域25的宽度是30.0微米，且其杂质浓度是5.0*1015cm-3。最外面的外围p区域26的杂质浓度是3.0*1017cm-3。
图19是第四实施例的半导体装置的表面电荷对击穿电压的依赖性的模拟结果图。这些模拟结果是对于将四个p保护环区域电连接至场板电极的配置的模拟而获得的。如图19中所示，即使在外围区域的氧化物膜上出现正电荷(正离子)或负电荷(负离子)，击穿电压也几乎没有波动。这表示获得了高击穿电压，且在第二实施例中改进了对击穿电压的抗电荷鲁棒性。
图20到22示出了第四个实施例的半导体装置处于截止状态的电势分布。图20示出在外围区域的氧化物膜上的表面电荷量为-1.0*1012cm-2的情况下的电势分布。图21示出在表面电荷量为0.0cm-2的情况下的电势分布。图22示出在表面电荷量为+1.0*1012cm-2的情况下的电势分布。这些附图揭示，当表面电荷是负电荷(负离子)时，击穿电压主要被保持在场板电极和沟道终止电极之间，而当表面电荷是正电荷(正离子)时，击穿电压主要由p保护环区域和场板电极所保持。根据第四实施例，获得了与第一实施例相同的效果。
(第五实施例)
图23和24是第五实施例的半导体装置的垂直剖面图。第五实施例的半导体装置的俯视图与图1的俯视图基本相同。在第五实施例的俯视图中，平行pn层31、n区域32和p区域33分别等效于第一平行pn层12、第一n区域13和第一p区域14。图23等效于沿图1的A-A′线的垂直剖视图；而图24等效于沿图1的B-B′线的垂直剖视图。如图23和24中所示，第五实施例与第四实施例的不同之处在于使不同于最里面的p保护环21的p保护环区域19和20分别电连接至场板电极23和27。最里面的p保护环区域21没有电连接至场板电极。场板电极23和27彼此独立。P保护环区域的数量可以是两个或四个或更多个。在其他可配置方面中，第五实施例基本与第四实施例相同。
第五个实施例提供了与第四个实施例相同的效果。由于p保护环区域19、20分别电连接至场板电极23和27，因此迁移到外围区域3的电荷和离子由场板电极23和27收集。因此，减少了电荷(离子)对击穿电压的影响。
(第六实施例)
图25和26是第六实施例的半导体装置的垂直剖面图。第六实施例的半导体装置的俯视图基本与图1的俯视图相同。在第六实施例的俯视图中，平行pn层31、n区域32和p区域33分别等效于第一平行pn层12、第一n区域13和第一p区域14。图25等效于沿图1的A-A′线的垂直剖视图；而图26等效于沿图1的B-B′线的垂直剖视图。如图25和26中所示，第六实施例与第四实施例的不同之处在于，所有p保护环区域19、20和21都电连接至场板电极23、27和28。场板电极23、27和28彼此独立。在其他可配置方面中，第六实施例基本与第四实施例相同。
第六个实施例提供了与第四个实施例相同的效果。由于p保护环区域19、20分别电连接至场板电极23、27和28，因此迁移到外围区域3的电荷和离子由场板电极23和27收集。因此，减少了电荷(离子)对击穿电压的影响。
(第七实施例)
图27是根据第七实施例的半导体装置的俯视图。图28是第七实施例的半导体装置的沿图27的A-A’线的垂直截面图。图29是根据第七实施例的半导体装置的沿图27的B-B’线的垂直截面图。图27示出平行pn层、n沟道终止区域、位于有源区域最外面位置处的p基区、n-表面区域、位于第一主表面的p-表面区域的形状(图34所示相同)。如图27到29中所示，第七实施例和第四实施例的不同之处在于n-表面区域18和p-表面区域(具有第二导电率的第五区域)41形成在平行pn层31和第一主表面之间，且在n-表面区域18中没有形成p保护环区域。
p-表面区域41接合至n-表面区域18，并设置在n-表面区域18和有源区域1之间。n-表面区域18和p-表面区域41之间的结位于场板电极和沟道终止电极之间。场板电极23隔着绝缘膜22覆盖p-表面区域41的更接近有源区域1的那部分。沟道终止电极24隔着绝缘膜22覆盖n-表面区域18的更接近端接部的那部分。n-表面区域18的杂质浓度比平行pn层31的n区域32的杂质浓度低。p-表面区域41的杂质浓度比平行pn层31的p区域33的杂质浓度低。
n-表面区域18和p-表面区域41的厚度，即p-表面区域41和有源区域1之下的平行pn层31之间的结的厚度T是有源区域1之下的平行pn层31的厚度的三分之一或更小。p-表面区域41和有源区域1之下的平行pn层31之间的结的厚度T越大，外围区域3中平行pn层31的厚度越小。这导致击穿电压的下降。如果n-表面区域18的厚度是在有源区域1之下的平行pn层31的厚度的三分之一或更小，则外围区域3中平行pn层31的厚度大，这抑制了击穿电压的下降。因此，合乎需要的是n-表面区域18和p-表面区域41的厚度是有源区域1之下的平行pn层31的厚度的三分之一或更小。在其他可配置的方面中，第七实施例基本与第四实施例相同。
尽管没有具体地限制于此，例如，第七实施例的半导体装置是垂直600VMOSFET，其组成元件的尺寸和杂质浓度如下。漂移区域的厚度(有源区域1中的平行pn层31的厚度)是44.0微米，n区域32和p区域33的宽度是7.0微米(具有14微米的重复节距P1)，且n区域32和p区域33的杂质浓度是3.0*1015cm-3。p-表面区域41的杂质浓度是2.0*1015cm-3。n-表面区域18的杂质浓度是2.0*1014cm-3。P基极区域5的扩散深度是3.0微米，且其表面杂质浓度是3.0*1017cm-3。n+源区域4的扩散深度是1.0微米，且其表面杂质浓度是3.0*1020cm-3。表面n漂移区域(在图28和29中位于p基区域5之间的在虚线之上的n区域)的扩散深度是2.5微米，且其表面杂质浓度是2.0*1016cm-3。n+漏区2的扩散深度是300微米，且其表面杂质浓度是2.0*1018cm-3。n沟道终止区域25的宽度的30.0微米，且其杂质浓度是6.0*1015cm-3。最外面的外围p区域26的杂质浓度是3.0*1017cm-3。
图30是第七实施例的半导体装置中表面电荷对击穿电压的依赖性的模拟结果图。如图30中所示，即使在外围区域的氧化物膜上出现正电荷(正离子)或负电荷(负离子)，击穿电压也几乎没有波动。这表示获得了高击穿电压，且在第七实施例中改进了对击穿电压的抗电荷鲁棒性。
图31到33示出了第七实施例的半导体装置处于截止状态的电势分布。图31示出在外围区域的氧化物膜上的表面电荷量为-1.0*1012cm-2的情况下的电势分布。图32示出在表面电荷量为0.0cm-2的情况下的电势分布。图33示出在表面电荷量为+1.0*1012cm-2的情况下的电势分布。这些附图揭示，当表面电荷是正电荷(正离子)时，击穿电压主要被保持在场板电极和沟道终止电极之间的p-表面区域41中，而当表面电荷是负电荷(负离子)时，击穿电压主要被保持在场板电极和沟道终止电极之间的n-表面区域18中。
根据第七实施例，当在外围区域的氧化物膜上出现正电荷(正离子)时，耗尽p-表面区域41的载流子来弛豫表面电场。因此，击穿电压得以保持。当在外围区域的氧化物膜上出现负电荷(负离子)时，n-表面区域18被耗尽载流子。因此，击穿电压得以保持。因此，即使在外围区域的氧化物膜上出现正电荷(正离子)或负电荷(负离子)，也可抑制击穿电压的下降。因此，改进了对击穿电压的抗电荷鲁棒性。如果n-表面区域18的杂质浓度低于平行pn层31的n区域32的杂质浓度，则n-表面区域18易于耗尽载流子，这便于固定初始击穿电压。如果p-表面区域41的杂质浓度低于平行pn层31的n区域33的杂质浓度，则p-表面区域41易于耗尽载流子。这便于固定初始击穿电压。
(第八实施例)
图34是第八实施例的半导体装置的俯视图。图35是根据第八实施例的半导体装置的沿图34的A-A’线的垂直截面图。图36是根据第八实施例的半导体装置的沿图34的B-B’线的垂直截面图。如图34到36中所示，第八实施例与第七实施例的不同之处在于p-表面区域41包括杂质浓度彼此不同的多个子区域42和43。包括在p-表面区域41中的子区域42和43的杂质浓度可随着子区域从有源区域1接近外围区域3的端接处而降低。换言之，p-表面区域41可具有杂质浓度梯度，其随着p-表面区域41从有源区域1接近外围区域3的端接处而降低。例如，在包括在p-表面区域41中的子区域42和43中，更接近有源区域1的p-表面子区域42可具有杂质浓度为2.0*1015cm-3，而更接近外围区域3的端接处的p-表面子区域43可具有杂质浓度为1.0*1015cm-3。p-表面区域41可具有杂质浓度彼此不同的三个或更多个子区域。p-表面区域41的杂质浓度可从其更接近有源区域1的端部到更接近外围区域3的端接处的端部连续地降低。在其他可配置的方面中，第八实施例基本与第四实施例相同。
第八实施例提供了与第七实施例相同的效果。由于p-表面区域41的杂质浓度具有梯度，因此当外围区域的氧化物膜上出现正电荷(正离子)时，可根据正电荷(正离子)的量而控制耗尽层向外周边的扩展。换言之，可控制p-表面区域41中的电场分布。因此抑制了由正电荷导致的击穿电压的波动。
(第九实施例)
图37是第九实施例的半导体装置的俯视图。图38是第九实施例的半导体装置的水平截面图。图39是第九实施例的半导体装置的沿图38的A-A’线的垂直截面图。图37示出场板电极、沟道终止电极、位于外围区域中的富N区域(实质上用作为n区域)和位于外围区域中的富P区域(实质上用作为p区域)(图43到45所示相同)。图38示出平行pn层和位于第一主表面层的n沟道终止区域的形状。在第九实施例中，如图37到39中所示，第七实施例的n-表面区域和p-表面区域被分别替换为富N区域51和富P区域52。具有重复节距P1的第一平行pn层12被设置为延伸穿过有源区域1并进一步向上延伸到场板电极23的最上面的台阶(最接近外围区域23的端接处的台阶)的中间。具有重复节距P2的第二平行pn层15被设置为从场板电极23的最上面台阶的中间向上延伸到外围区域3的端接处。重复节距P2窄于重复节距P1。
其中设置有第一平行pn层12的区域主要用作电荷平衡区域53。相邻于这个电荷平衡区域53，设置富P区域52。富P区域52和富N区域51之间的区域主要用作电荷平衡区域54。富P区域51和富N区域25之间的区域主要用作电荷平衡区域55。在图37到39中，参考标号61表示接近于沟道终止电极24的场板电极23的端接处，且参考标号62、63和64表示场板电极23的级差。参考标号65表示接近于场板电极23的沟道终止电极24的端接处，且参考标号66、67和68表示沟道终止电极24的级差。富N区域51从沟道终止电极和场板电极23之间的位置延伸到沟道终止电极24之下的位置。富P区域52从沟道终止电极和场板电极23之间的位置延伸到例如场板电极23的最上面台阶的中间之下的位置。
在富N区域51中，在第二平行pn层15的第一主表面侧，每一个第二n区域16的宽度大于每一个第二p区域17的宽度。因此，富N区域51实质上作为n区域。在富N区域51中，第二n区域16的宽度保持为常数，且第二p区域17的宽度也保持为常数。在富P区域52中，在第二平行pn层15的第一主表面侧，每一个第二p区域17的宽度大于每一个第二n区域16的宽度。因此，富P区域52实质上作为p区域。在富P区域52中，第二n区域16的宽度保持为常数，且第二p区域17的宽度也保持为常数。当第二平行的pn层15的重复节距为常数时，增大第二n区域16的宽度导致第二p区域17的宽度下降了对应于增幅的降幅，而增大第二p区域17的宽度导致第二n区域16的宽度下降了对应于增幅的降幅。当第二平行pn层15的重复节距是常数、且在富N区域51和富P区域52中第二n区域16和第二p区域17的宽度是常数时，在富N区域51和富P区域52中第二p区域17与第二n区域16的比值是常数。
以下列方式来形成富N区域51和富P区域52。例如，重复在衬底上外延生长的过程、将n杂质离子注射到整个外延层表面的过程以及选择性地将p杂质离子注射到外延层中的过程。在p杂质注射的最后过程中，使用掩模执行离子注射，该掩模的图案为具有窄开口作为形成到富N区域51中的一部分，且具有宽开口作为形成到富P区域52中的一部分。所注射的杂质根据热预算扩散。
图40到42是第九实施例的半导体装置处于截止状态中的电势分布图。图40示出在外围区域的氧化物膜上的表面电荷量为零的情况下的电势分布。图41示出在表面电荷量为正的情况下的电势分布。图42示出在表面电荷量为负的情况下的电势分布。
在这些附图中，虚线代表电势线。这些附图揭示，当表面电荷是正电荷(正离子)时，击穿电压主要被保持在场板电极和沟道终止电极之间的富P区域52中，而当表面电荷是负电荷(负离子)时，击穿电压主要被保持在场板电极和沟道终止电极之间的富N区域51中。
根据第九实施例，由于富P区域52的出现，当在外围区域的氧化物膜上出现正电荷(正离子)时，减弱表面电场来改进击穿电压。由于富N区域51的出现，当在外围区域的氧化物膜上出现负电荷(负离子)时，改进了击穿电压。因此改进了对击穿电压的抗电荷鲁棒性。
(第十实施例)
在第九实施例中，富N区域51中的第二n区域16的宽度和富P区域中第二p区域17的宽度在每一个条纹都可变化、或者可逐渐变化、或者在第二n区域16和第二p区域17的延伸方向(图38中的y方向)上逐步变化。在第十实施例中，第九实施例的富N区域51中的第二n区域16的宽度和富P区域52中第二p区域17的宽度在每一个条纹都变化、或者逐渐变化、或者在第二n区域16和第二p区域17的延伸方向(图38中的y方向)上逐步变化。在这个情况下，优选的是随着第二n区域16远离富N区域51中的沟道终止电极24，第二n区域16的宽度变得越来越小，从而使富N区域51更接近电荷平衡状态，并且随着第二p区域17远离富P区域52中的场板电极23，第二p区域17的宽度变得越来越小，从而使富P区域52更接近电荷平衡状态。这容许耗尽层更容易扩展，这使得高击穿电压得以保持。
在第十实施例(示例10)中，即使在外围区域的氧化物膜上出现正电荷(正离子)或负电荷(负离子)，击穿电压也几乎没有波动。在第十实施例(示例10)中，初始击穿电压更高。因此第十实施例提供了与第九实施例相同的效果。
(第十一实施例)
在第九实施例中，可将富N区域51和富P区域52形成为更接近彼此来将富N区域51和富P区域52之间的电荷平衡区域54减小为尽可能地小。然而，在富N区域51和富P区域52之间，电荷平衡区域54被形成为宽度至少等于第二平行pn层15的节距的一半。富N区域51和富P区域52之间的电荷平衡区域54的宽度可大于这样的宽度。电荷平衡区域54的宽度越大，耗尽层越容易扩展，这改进了击穿电压。如果电荷平衡区域54的宽度是场板电极23和沟道终止电极24之间距离的三分之一或更少，则外围区域3的长度不会过长，这是优选的。图43是半导体装置的平面图，其中富N区域51和富P区域52之间的电荷平衡区域54的宽度被做得更大。第十一实施例提供了与第九实施例相同的效果。
(第十二实施例)
图44是第十二实施例的半导体装置的平面图。如图44中所示，第十二实施例与第九实施例的不同之处在于电荷平衡区域没有在富N区域51之外形成。在图44的示例中，在第九实施例中用作电荷平衡区域55的区域被形成在富N区域51中。第十二个实施例提供了与第九实施例相同的效果。
(第十三实施例)
图45是第十三实施例的半导体装置的平面图。如图45中所示，第十三实施例与第九实施例的不同之处在于第一平行pn层12和第二平行pn层15之间的边界与有源区域1和外围区域3之间的边界重合。在这个情况下，导致平行pn层的节距在靠近第一平行pn层12和第二平行pn层15之间的边界处逐渐地改变。如果平行pn层的节距在靠近第一平行pn层12和第二平行pn层15之间的边界处突变，则例如在制造过程中用于杂质离子注射的掩模的不规则开口宽度、不规则的离子注射量等影响击穿电压，从而导致击穿电压容易波动或下降到电荷平衡之下的水平。使得平行pn层的节距在靠近第一平行pn层12和第二平行pn层15之间的边界处逐渐地变化可防止击穿电压的波动或下降。第十三实施例提供了与第九实施例相同的效果。
(第十四实施例)
图46和47是第十四实施例的半导体装置的平面图。如图46中所示，在第一到第十三实施例中，可设置具有n区域72的平行pn层71，在n区域72中排列有圆形平面形状的p区域73。可在有源区域1和外围区域3中以这样的方式设置平行pn层71(图46中所示的图案)、或者仅在有源区域1中设置(图47中所示的图案)、或者仅在外围区域3中设置(未示出)。根据图47的图案，在外围区域中设置第二平行pn层75，该第二平行pn层75通过将以小节距交替排列的第二n区域(具有第一导电率的第二区域)76和第二p区域(具有第二导电率的第二区域)77的条纹重复地接合来形成。第二n区域76和第二p区域77的重复节距可与有源区域1中平行pn层71的重复节距相同。平行pn层71可具有p区域73，在该p区域73中排列有圆形平面形状的n区域72。第十四实施例提供了与第一到十三个实施例相同的效果。
(第十五实施例)
图48和49是第十五实施例的半导体装置的平面图。如图48中所示，在第一到第十三实施例中，可提供具有n区域72的平行pn层71，在n区域72中排列有正方形平面形状的p区域73。可在有源区域1和外围区域3中以这样的方式设置平行pn层71(图48中所示的图案)、或者仅在有源区域1中设置(图49中所示的图案)、或者仅在外围区域3中设置(未示出)。平行pn层71可具有p区域73，在该p区域73中排列有正方形平面形状的n区域72。第十五个实施例提供了与第一到十三个实施例相同的效果。
(第十六实施例)
图50和51是第十六实施例的半导体装置的平面图。如图50中所示，在第一到第十三实施例中，可提供具有n区域72的平行pn层71，在该n区域72中排列有多边形(如，八边形)平面形状的p区域73。可在有源区域1和外围区域3中以这样的方式设置平行pn层71(图50中所示的图案)、或者仅在有源区域1中设置(图51中所示的图案)、或者仅在外围区域3中设置(未示出)。平行pn层71可具有p区域73，在该p区域73中排列有多边形(如，八边形)平面形状的n区域72。第十六个实施例提供了与第一到十三个实施例相同的效果。
(第十七实施例)
图52和53是第十七实施例的半导体装置的平面图。如图52中所示，在第一到第十三实施例中，可提供具有n区域72的平行pn层71，在该n区域72中排列有多边形(如，六边形)平面形状的p区域73。可在有源区域1和外围区域3中以这样的方式设置平行pn层71(图52中所示的图案)、或者仅在有源区域1中设置(图53中所示的图案)、或者仅在外围区域3中设置(未示出)。平行pn层71可具有p区域73，在该p区域73中排列有多边形(如，八边形)平面形状的n区域72。第十七个实施例提供了与第一到十三个实施例相同的效果。
在第十四到十七实施例中，在有源区域1和在外围区域3中以相同的间隔排列p区域73。有源区域1和外围区域3中的排列间隔可彼此相同或彼此不同。
本发明并不限于上述实施例，本发明的各种变型是可能的。例如，实施例中所描述的尺寸和浓度表示为示例，且这些尺寸和浓度的值并不限制本发明。尽管在实施例中第一导电类型被定义为n型且第二导电类型被定义为p型，但即使第一导电类型被定义为p型且第二导电类型被定义为n型，本发明可提供与实施例中所描述相同的效果。本发明不仅应用于MOSFET、还可应用于IGBT、双极晶体管、FWD(超高速续流二极管)、肖特基二极管等。
[工业实用性]
如上所述，本发明的半导体装置作为大功耗的半导体装置是有用的，且具体地可作为既能获得高击穿电压又能获得高电流容量的半导体装置应用于在漂移层中具有平行pn结构的MOSFET、IGBT、双极晶体管、FWD(超高速续流二极管)、肖特基二极管等。
[附图标记列表]
1有源区域
2低电阻层
3外围区域
12第一平行pn层
13具有第一导电率的第一区域
14具有第二导电率的第一区域
15第二平行pn层
16具有第一导电率的第二区域
17具有第二导电率的第二区域
18具有第一导电率的第三区域
19、20、21具有第二导电率的第三区域
22绝缘膜
23、27、28第一导电层
24第二导电层
31平行pn层
32具有第一导电率的第四区域
33具有第二导电率的第四区域
41、42、43具有第二导电率的第五区域

Claims (34)

1.一种半导体装置，包括：
在第一主表面侧形成的有源区域；
在第二主表面侧形成的低电阻层；
在所述有源区域和所述低电阻层之间形成的第一平行pn层，且所述pn层由具有第一导电率的第一区域和具有第二导电率的第一区域交替构成；
在围绕所述有源区域的外围区域中形成的第二平行pn层，所述第二平行pn层由具有第一导电率的第二区域和具有第二导电率的第二区域交替构成，其重复节距比具有第一导电率的第一区域和具有第二导电率的第一区域的重复节距窄；
在所述第二平行pn层和所述第一主表面之间形成的具有第一电导率的第三区域；
在具有所述第一电导率的第三区域的所述第一主表面侧上形成为彼此间隔开的多个具有所述第二电导率的第三区域；
电连接至具有所述第二电导率的所述第三区域中的最外面的具有所述第二电导率的所述第三区域的第一导电层；以及
电连接至所述外围区域的端接处的第二导电层。
2.如权利要求1所述的半导体装置，其特征在于，
具有所述第一导电率的所述第三区域的杂质浓度低于具有所述第一导电率的所述第一区域的杂质浓度。
3.如权利要求1所述的半导体装置，其特征在于，
具有所述第一导电率的所述第三区域的厚度是所述第一平行pn层的厚度的一半或小于一半。
4.如权利要求1所述的半导体装置，其特征在于，
所述第一平行pn层和所述第二平行pn层之间的边界位于具有所述第一导电率的所述第三区域之下。
5.如权利要求1所述的半导体装置，其特征在于，
具有所述第二导电率的所述第三区域的杂质浓度高于具有所述第一导电率的所述第三区域的杂质浓度。
6.如权利要求1所述的半导体装置，其特征在于，
具有所述第二导电率的所述第三区域中的一部分或者全部分别电连接至导电层。
7.如权利要求1所述的半导体装置，其特征在于，
电连接至具有所述第二导电率的所述第三区域的导电层形成为越过具有所述第二导电率的所述第三区域一直延伸到具有所述第一导电率的所述第三区域。
8.如权利要求1所述的半导体装置，其特征在于，
更接近所述外围区域端接处的相邻的具有所述第二导电率的所述第三区域分隔开的间隔的宽度大于较远的相邻的具有所述第二导电率的所述第三区域分隔开的间隔。
9.如权利要求1到8中任一项所述的半导体装置，其特征在于，
具有所述第一导电率的所述第一区域和具有所述第二导电率的所述第一区域分别具有条纹平面形状，或者具有所述第一导电率的所述第一区域或具有所述第二导电率的所述第一区域具有正方形或多边形平面形状，且具有所述第一导电率的所述第二区域和具有所述第二导电率的所述第二区域分别具有条纹平面形状，或者具有所述第一导电率的所述第二区域或具有所述第二导电率的所述第二区域分别具有正方形或多边形平面形状。
10.一种半导体装置，包括：
在第一主表面侧形成的有源区域；
在第二主表面侧形成的低电阻层；
在所述第一主表面和所述低电阻层之间形成的第一平行pn层，且所述pn层由具有第一导电率的第四区域和具有第二导电率的第四区域交替构成；
在所述第一主表面与围绕所述有源区域的外围区域内的所述平行pn层之间形成的具有所述第一导电率的第三区域；
在具有所述第一电导率的第三区域的所述第一主表面侧上的形成为彼此间隔开的多个具有所述第二电导率的第三区域；
电连接至具有所述第二电导率的所述第三区域中的最外面的具有所述第二电导率的所述第三区域的第一导电层；以及
电连接至所述外围区域的端接处的第二导电层。
11.如权利要求10所述的半导体装置，其特征在于，
具有所述第一导电率的所述第三区域的杂质浓度低于具有所述第一导电率的所述第四区域的杂质浓度。
12.如权利要求10所述的半导体装置，其特征在于，
具有所述第一导电率的所述第三区域的厚度是在所述有源区域之下的所述平行pn层的厚度的一半或小于一半。
13.如权利要求10所述的半导体装置，其特征在于，
具有所述第二导电率的所述第三区域的杂质浓度高于具有所述第一导电率的所述第三区域的杂质浓度。
14.如权利要求10所述的半导体装置，其特征在于，
具有所述第二导电率的所述第三区域的一部分或者全部分别电连接至导电层。
15.如权利要求10所述的半导体装置，其特征在于，
更接近所述外围区域端接处的相邻的具有所述第二导电率的所述第三区域分隔开的间隔的宽度大于较远的相邻的具有所述第二导电率的所述第三区域分隔开的间隔。
16.一种半导体装置，包括：
在第一主表面侧形成的有源区域；
在第二主表面侧形成的低电阻层；
在所述第一主表面和所述低电阻层之间形成的第一平行pn层，且所述pn层由具有第一导电率的第四区域和具有第二导电率的第四区域交替构成；
在所述第一主表面和围绕所述有源区域的外围区域内的所述平行pn层之间形成的具有所述第一导电率的第三区域；
在外围区域内的所述平行pn层和所述第一主表面之间形成的与具有所述第一导电率的第三区域相邻的具有所述第二导电率的第五区域；
隔着绝缘层覆盖具有所述第一导电率的第三区域的一部分的第一导电层；以及
第二导电层，所述第二导电层电连接至所述外围区域的端接处且隔着所述绝缘层覆盖具有第二导电率的所述第五区域的一部分。
17.如权利要求16所述的半导体装置，其特征在于，
在具有所述第一导电率的第三区域和具有所述第二导电率的第五区域之间的结处于所述第一导电层和所述第二导电层之间。
18.如权利要求16所述的半导体装置，其特征在于，
具有所述第一导电率的所述第三区域的杂质浓度低于具有所述第一导电率的所述第四区域的杂质浓度。
19.如权利要求16所述的半导体装置，其特征在于，
具有所述第二导电率的所述第五区域的杂质浓度低于具有所述第二导电率的所述第四区域的杂质浓度。
20.如权利要求16所述的半导体装置，其特征在于，
具有所述第二导电率的所述第五区域包括杂质浓度彼此不同的多个子区域。
21.如权利要求20所述的半导体装置，其特征在于，
在具有所述第二导电率的所述第五区域中，杂质浓度彼此不同的所述子区域的所述杂质浓度随着所述子区域从所述有源区域更接近所述外围区域的端接处而降低。
22.如权利要求16所述的半导体装置，其特征在于，
具有所述第一导电率的所述第三区域的厚度和具有所述第二导电率的所述第五区域的厚度是在所述有源区域之下的所述平行pn层的厚度的三分之一或更小。
23.如权利要求10到22中任一项所述的半导体装置，其特征在于，
具有所述第一导电率的所述第四区域和具有所述第二导电率的所述第四区域分别具有条纹平面形状，或者具有所述第一导电率的所述第四区域或具有所述第二导电率的所述第四区域具有正方形或多边形平面形状。
24.一种半导体装置，包括：
在第一主表面侧形成的有源区域；
在第二主表面侧形成的低电阻层；
在所述第一主表面和所述低电阻层之间形成的第一平行pn层，且所述pn层由第一导电区域和第二导电区域交替构成；
覆盖围绕所述有源区域的外围区域内的所述平行pn层的绝缘层；
第一导电层，其隔着所述绝缘层覆盖所述外围区域内所述平行pn层的靠近所述有源区域的部分；以及
第二导电层，所述第二导电层电连接至所述外围区域的端接处，其隔着所述绝缘层覆盖所述外围区域内的所述平行pn层的靠近所述端接处的部分，其中
所述外围区域中的所述平行pn层的位于所述第一主表面侧且接近所述有源区域的区域实质上用作为所述第二导电区域，而所述外围区域中的所述平行pn层的位于所述第一主表面侧且接近所述端接处的区域实质上用作为所述第一导电区域，以及
实质上用作为所述第二导电区域的所述区域从相比所述第一导电层更接近所述端接处的位置延伸到所述第一导电层下的位置，而实质上用作为所述第一导电区域的所述区域从相比所述第二导电层更接近所述有源区域的位置延伸到所述第二导电层下的位置。
25.如权利要求24所述的半导体装置，其特征在于，
在实质上用作为所述第二导电区域的所述区域中，所述第二导电区域与所述第一导电区域的比值是常数。
26.如权利要求24所述的半导体装置，其特征在于，
在实质上用作为所述第一导电区域的所述区域中，所述第二导电区域与所述第一导电区域的比值是常数。
27.如权利要求24所述的半导体装置，其特征在于，
在实质上用作为所述第二导电区域的所述区域中，随着实质上用作为所述第二导电区域的区域变得更接近所述外围区域中的端接处，所述第二导电区域与所述第一导电区域的比值下降而接近1。
28.如权利要求24所述的半导体装置，其特征在于，
在实质上用作为所述第一导电区域的所述区域中，随着实质上用作为所述第一导电区域的区域变得更接近所述有源区域，所述第二导电区域与所述第一导电区域的比值下降而接近1。
29.如权利要求24所述的半导体装置，其特征在于，
实质上用作为电荷平衡区域的区域存在于实质上用作为所述第二导电区域的所述区域和实质上用作为所述第一导电区域的所述区域之间。
30.如权利要求29所述的半导体装置，其特征在于，
实质上用作为所述电荷平衡区域的所述区域的宽度是所述第一导电层和所述第二导电层之间的距离的三分之一或更少。
31.如权利要求24所述的半导体装置，其特征在于，
所述第一导电层或所述第二导电层被形成为具有一个级差的台阶状。
32.如权利要求24所述的半导体装置，其特征在于，
所述第一导电层或所述第二导电层被形成为具有两个级差的台阶状。
33.如权利要求24所述的半导体装置，其特征在于，
所述第一导电层或所述第二导电层被形成为具有三个或更多个级差的台阶状。
34.如权利要求24到33中任一项所述的半导体装置，其特征在于，
所述第一导电区域和所述第二导电区域分别具有条纹平面形状，或者所述第一导电区域或所述第二导电区域具有正方形或多边形平面形状。
CN201080026398.6A 2009-07-31 2010-07-29 半导体装置 Active CN102473721B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009180131 2009-07-31
JP2009-180131 2009-07-31
PCT/JP2010/004825 WO2011013379A1 (en) 2009-07-31 2010-07-29 Semiconductor apparatus

Publications (2)

Publication Number Publication Date
CN102473721A true CN102473721A (zh) 2012-05-23
CN102473721B CN102473721B (zh) 2015-05-06

Family

ID=43529049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080026398.6A Active CN102473721B (zh) 2009-07-31 2010-07-29 半导体装置

Country Status (4)

Country Link
US (1) US9577087B2 (zh)
JP (1) JP5741567B2 (zh)
CN (1) CN102473721B (zh)
WO (1) WO2011013379A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105900245A (zh) * 2014-07-04 2016-08-24 富士电机株式会社 半导体装置
CN106549044A (zh) * 2015-09-18 2017-03-29 三垦电气株式会社 半导体装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074441A (ja) * 2010-09-28 2012-04-12 Toshiba Corp 電力用半導体装置
CN102420240B (zh) * 2011-07-05 2013-09-11 上海华虹Nec电子有限公司 超级结器件的终端保护结构及制造方法
JP2013038329A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置
WO2013046908A1 (ja) * 2011-09-28 2013-04-04 三菱電機株式会社 半導体装置
JP5915076B2 (ja) * 2011-10-21 2016-05-11 富士電機株式会社 超接合半導体装置
JP2013149761A (ja) * 2012-01-18 2013-08-01 Fuji Electric Co Ltd 半導体装置
JP2013179251A (ja) * 2012-02-09 2013-09-09 Renesas Electronics Corp 半導体装置
JP6107156B2 (ja) * 2012-05-21 2017-04-05 富士電機株式会社 半導体装置
KR20140022518A (ko) * 2012-08-13 2014-02-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20150088887A (ko) 2012-11-26 2015-08-03 디3 세미컨덕터 엘엘씨 수직 전계 효과 디바이스들의 개선된 패킹을 위한 디바이스 아키텍쳐 및 방법
CN104969359B (zh) * 2013-03-21 2017-10-17 富士电机株式会社 半导体装置
JP6277623B2 (ja) * 2013-08-01 2018-02-14 住友電気工業株式会社 ワイドバンドギャップ半導体装置
JP6576926B2 (ja) * 2013-12-16 2019-09-18 アーベーベー・シュヴァイツ・アクチエンゲゼルシャフト 半導体装置のエッジ終端および対応する製造方法
US9293528B2 (en) 2013-12-31 2016-03-22 Infineon Technologies Austria Ag Field-effect semiconductor device and manufacturing therefor
WO2015107742A1 (ja) * 2014-01-16 2015-07-23 富士電機株式会社 半導体装置
JP6369173B2 (ja) * 2014-04-17 2018-08-08 富士電機株式会社 縦型半導体装置およびその製造方法
US10468479B2 (en) 2014-05-14 2019-11-05 Infineon Technologies Austria Ag VDMOS having a drift zone with a compensation structure
JP6477174B2 (ja) * 2015-04-02 2019-03-06 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6293380B1 (ja) * 2016-04-21 2018-03-14 三菱電機株式会社 半導体装置
JP6730078B2 (ja) 2016-04-27 2020-07-29 ローム株式会社 半導体装置
DE102016108125B4 (de) * 2016-05-02 2023-11-23 Infineon Technologies Ag Halbleitervorrichtung und Herstellung davon
CN108475704B (zh) * 2016-07-15 2021-10-22 富士电机株式会社 碳化硅半导体装置
CN106571394B (zh) * 2016-11-01 2018-05-11 杭州士兰微电子股份有限公司 功率器件及其制造方法
JP6336165B2 (ja) * 2017-03-14 2018-06-06 三菱電機株式会社 半導体装置
DE102017105548A1 (de) 2017-03-15 2018-09-20 Infineon Technologies Dresden Gmbh Halbleitervorrichtung, die eine gatekontaktstruktur enthält
EP3490006A1 (en) * 2017-11-24 2019-05-29 Nexperia B.V. Semiconductor device with edge termination structure and method of manufacture
CN111092123A (zh) * 2019-12-10 2020-05-01 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
JP2024044679A (ja) * 2022-09-21 2024-04-02 株式会社東芝 半導体装置およびその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629552A (en) * 1995-01-17 1997-05-13 Ixys Corporation Stable high voltage semiconductor device structure
JP2000208768A (ja) * 1994-09-20 2000-07-28 Hitachi Ltd 半導体装置及びそれを使った電力変換装置
JP2002184987A (ja) * 2000-12-15 2002-06-28 Nec Kansai Ltd 半導体装置
JP2003115589A (ja) * 2001-10-03 2003-04-18 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP2003204065A (ja) * 2002-01-08 2003-07-18 Fuji Electric Co Ltd 半導体装置
CN1734782A (zh) * 2004-08-04 2006-02-15 富士电机电子设备技术株式会社 半导体元件
JP2006332217A (ja) * 2005-05-25 2006-12-07 Hitachi Ltd 高耐圧ｐ型ＭＯＳＦＥＴ及びそれを用いた電力変換装置
JP2007157799A (ja) * 2005-11-30 2007-06-21 Toyota Central Res & Dev Lab Inc 半導体装置
JP2008227236A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2585331B2 (ja) * 1986-12-26 1997-02-26 株式会社東芝 高耐圧プレーナ素子
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
JPH09266311A (ja) 1996-01-22 1997-10-07 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP4774580B2 (ja) 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP4483001B2 (ja) 2000-02-17 2010-06-16 富士電機システムズ株式会社 半導体素子
JP4126915B2 (ja) 2002-01-30 2008-07-30 富士電機デバイステクノロジー株式会社 半導体装置
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP3634830B2 (ja) 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
US7169634B2 (en) * 2003-01-15 2007-01-30 Advanced Power Technology, Inc. Design and fabrication of rugged FRED
JP4253558B2 (ja) 2003-10-10 2009-04-15 株式会社豊田中央研究所 半導体装置
JP4867131B2 (ja) * 2004-01-15 2012-02-01 富士電機株式会社 半導体装置およびその製造方法
JP4904673B2 (ja) * 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
JP4967236B2 (ja) * 2004-08-04 2012-07-04 富士電機株式会社 半導体素子
JP4940546B2 (ja) 2004-12-13 2012-05-30 株式会社デンソー 半導体装置
JP4930894B2 (ja) * 2005-05-13 2012-05-16 サンケン電気株式会社 半導体装置
JP4865260B2 (ja) 2005-06-23 2012-02-01 株式会社豊田中央研究所 半導体装置
JP5188037B2 (ja) 2006-06-20 2013-04-24 株式会社東芝 半導体装置
JP5124999B2 (ja) 2006-06-15 2013-01-23 富士電機株式会社 半導体装置およびその製造方法
JP2008078282A (ja) * 2006-09-20 2008-04-03 Toshiba Corp 半導体装置及びその製造方法
JP5196766B2 (ja) * 2006-11-20 2013-05-15 株式会社東芝 半導体装置
JP2008187125A (ja) 2007-01-31 2008-08-14 Toshiba Corp 半導体装置
JP2008294028A (ja) 2007-05-22 2008-12-04 Toshiba Corp 半導体装置
JP4621708B2 (ja) 2007-05-24 2011-01-26 株式会社東芝 半導体装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208768A (ja) * 1994-09-20 2000-07-28 Hitachi Ltd 半導体装置及びそれを使った電力変換装置
US5629552A (en) * 1995-01-17 1997-05-13 Ixys Corporation Stable high voltage semiconductor device structure
JP2002184987A (ja) * 2000-12-15 2002-06-28 Nec Kansai Ltd 半導体装置
JP2003115589A (ja) * 2001-10-03 2003-04-18 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP2003204065A (ja) * 2002-01-08 2003-07-18 Fuji Electric Co Ltd 半導体装置
CN1734782A (zh) * 2004-08-04 2006-02-15 富士电机电子设备技术株式会社 半导体元件
JP2006332217A (ja) * 2005-05-25 2006-12-07 Hitachi Ltd 高耐圧ｐ型ＭＯＳＦＥＴ及びそれを用いた電力変換装置
JP2007157799A (ja) * 2005-11-30 2007-06-21 Toyota Central Res & Dev Lab Inc 半導体装置
JP2008227236A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105900245A (zh) * 2014-07-04 2016-08-24 富士电机株式会社 半导体装置
US10276654B2 (en) 2014-07-04 2019-04-30 Fuji Electric Co., Ltd. Semiconductor device with parallel PN structures
CN105900245B (zh) * 2014-07-04 2019-08-06 富士电机株式会社 半导体装置
CN106549044A (zh) * 2015-09-18 2017-03-29 三垦电气株式会社 半导体装置

Also Published As

Publication number Publication date
US20120126315A1 (en) 2012-05-24
US9577087B2 (en) 2017-02-21
JP5741567B2 (ja) 2015-07-01
CN102473721B (zh) 2015-05-06
WO2011013379A1 (en) 2011-02-03
JP2012533167A (ja) 2012-12-20

Similar Documents

Publication Publication Date Title
CN102473721A (zh) 半导体装置
NL2014502B1 (en) Semiconductor device.
US6825565B2 (en) Semiconductor device
US8957502B2 (en) Semiconductor device
KR101106535B1 (ko) 전력용 반도체 소자 및 그 제조방법
US6621132B2 (en) Semiconductor device
CN102194882B (zh) 半导体器件
JP5482886B2 (ja) 半導体装置
US8536647B2 (en) Semiconductor device
CN105580139A (zh) 半导体装置
CN105047712A (zh) 纵向型半导体装置及其制造方法
TW201438241A (zh) 半導體元件
CN102456716A (zh) 半导体器件
CN103493207A (zh) 高击穿电压半导体器件
CN104051540A (zh) 超级结器件及其制造方法
CN105745758A (zh) 绝缘栅双极晶体管
CN106165101A (zh) 半导体装置
CN101266976A (zh) 半导体器件
CN102403358A (zh) 半导体装置
US20110291181A1 (en) Semiconductor device and method for manufacturing same
CN110010694B (zh) 一种高压多次外延型超结mosfet的结构及制造方法
CN103022127A (zh) 功率用半导体装置
US20140284715A1 (en) Method of manufacturing semiconductor device
US8030706B2 (en) Power semiconductor device
US20160079350A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant