JP4865260B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4865260B2
JP4865260B2 JP2005182905A JP2005182905A JP4865260B2 JP 4865260 B2 JP4865260 B2 JP 4865260B2 JP 2005182905 A JP2005182905 A JP 2005182905A JP 2005182905 A JP2005182905 A JP 2005182905A JP 4865260 B2 JP4865260 B2 JP 4865260B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
termination
cell region
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005182905A
Other languages
English (en)
Other versions
JP2007005516A (ja
Inventor
誠 桑原
佳晋 服部
庄一 山内
友厚 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2005182905A priority Critical patent/JP4865260B2/ja
Priority to US11/472,547 priority patent/US7342422B2/en
Publication of JP2007005516A publication Critical patent/JP2007005516A/ja
Application granted granted Critical
Publication of JP4865260B2 publication Critical patent/JP4865260B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、縦型の半導体スイッチングセル群が形成されているセル領域とそのセル領域の周辺に位置している終端領域を備えている半導体装置に関する。より詳しくは、ｎ型の不純物を含むｎ型コラム（第１部分領域の一例）とｐ型の不純物を含むｐ型コラム（第２部分領域の一例）の組合せが繰返して形成されているスーパージャンクション構造（以下ではＳＪ構造と略記する）を、セル領域及び終端領域の両者に備えている半導体装置に関する。本発明は特に、セル領域の耐圧よりも終端領域の耐圧の方が高く調整された半導体装置に関する。
半導体装置の高耐圧化と低オン抵抗化（又は低オン電圧化）の要求に応えるために、ＳＪ構造を備えた半導体装置の開発が進められており、とりわけＳＪ構造をセル領域及び終端領域の両者に備えている半導体装置の開発が活発である。セル領域のみならず終端領域にもＳＪ構造を備えることによって、終端領域の広い範囲に空乏化領域（半導体装置がオフしたときに空乏層が広がる範囲をいう）を形成することができ、セル領域と終端領域の両者の耐圧を向上させることができる。
この種の半導体装置は、半導体下層と半導体中間層が積層された半導体積層を利用して形成されていることが多い。半導体中間層にはＳＪ構造が形成されている。また半導体積層を平面視したときに、半導体積層の中心側には縦型の半導体スイッチングセル群が作り込まれたセル領域が設けられており、そのセル領域の周辺を一巡する終端領域が設けられていることが多い。
セル領域には複数の縦型の半導体スイッチングセルが形成されている。例えば、縦型半導体スイッチングセルがＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の場合は、半導体下層がドレイン層等と呼ばれ、そのドレイン層にドレイン電極が接続している。縦型半導体スイッチングセルがＩＧＢＴ（Insulated Gate Bipolar Transistor）の場合は、半導体下層の裏面に反対導電型のコレクタ層が設けられており、そのコレクタ層にコレクタ電極が接続している。また、縦型半導体スイッチングセルのゲート構造がプレーナ型の場合は、ＳＪ構造の上方領域に、ボディ領域が形成され、そのボディ領域に対向してプレーナ型ゲート電極が形成されている。あるいは縦型半導体スイッチングセルのゲート構造がトレンチ型の場合は、ＳＪ構造の表面上に半導体下層と反対導電型の半導体上層が形成され、この半導体上層を貫通するトレンチ型ゲート電極が形成されている。
半導体装置のアバランシェ耐量検査は、Ｌ負荷サージ耐量試験等によって実施されることが多い。Ｌ負荷サージ耐量試験では、半導体装置に対して過大なエネルギーを供給し、強制的にブレークダウンを起こさせる。ブレークダウンは臨界電界強度を超えた領域で発生する。セル領域と終端領域の面積比を考慮すると、面積の大きいセル領域側でブレークダウンを発生させることによって、面積の小さい終端領域側でブレークダウンが発生する場合に比して、単位面積当たりのアバランシェエネルギーを低下させることができる。このため、セル領域側でブレークダウンを発生させれば、過大なアバランシェエネルギーを局所的に消費してしまうことを抑制することができ、ひいては半導体装置が破壊されるという事態の発生を抑制することができる。上記現象を得るためには、セル領域の耐圧よりも終端領域の耐圧を高くし、セル領域において優先的にブレークダウンが発生するようにしなければならない。
特許文献１では、終端領域のＳＪ構造の表面上に絶縁層とフィールドプレートが設けられた半導体装置を提案している。さらに、絶縁層の厚みがセル領域側から反セル領域側に向けて段階的に増加する構造を提案している。
特開２００３−２７３３５５号公報
絶縁層とフィールドプレートを組合せた構造を終端領域に設けると、終端領域の上方領域の電界を緩和することができる。特許文献１では次の作用効果を詳細には説明していないが、厚みが段階的に増加する絶縁層を採用すると、電界集中が起き易いセル領域と終端領域の境界近傍の電界を緩和することができる。本発明者らの研究によって、薄く調整された絶縁層をセル領域側に形成することによって、セル領域と終端領域の境界近傍の電界を緩和する効果が顕著に得られることが明らかになってきた。これにより、局所的な電界集中による半導体装置の破壊を回避することができる。
しかしながら、前記したように、この種の半導体装置では、終端領域とセル領域の耐圧に関して、「終端領域＞セル領域」の関係を備えていることが重要である。終端領域とセル領域の耐圧は、局所的な電界集中による破壊がなければ、各領域に形成される空乏化領域の厚み方向の高さによって主として決定される。特許文献１の半導体装置では、セル領域と終端領域の両者に形成される空乏化領域の厚み方向の高さは、両者に形成されているＳＪ構造の厚み方向の高さとなる。特許文献１では、セル領域と終端領域のＳＪ構造の厚み方向の高さは等しい。したがって、特許文献１の半導体装置では、終端領域の耐圧をセル領域の耐圧と同等にするのが限界であり、セル領域の耐圧よりも高くすることができない。
本発明の目的は、ＳＪ構造がセル領域と終端領域の両者に形成されている半導体装置において、セル領域の耐圧よりも終端領域の耐圧の方が高く調整された半導体装置を提供することを目的としている。
本発明は、縦型半導体スイッチングセル群が形成されているセル領域とそのセル領域の周辺に位置している終端領域を備えている半導体装置に具現化される。
本発明で創作された一つの半導体装置は、第１導電型の不純物を含む半導体下層と、半導体下層の表面上に形成されている半導体中間層と、終端領域の半導体中間層の表面上に形成されているとともに第２導電型の不純物を低濃度に含む終端半導体上層を備えている。半導体中間層には、厚み方向に伸びるとともに第１導電型の不純物を含む第１部分領域と厚み方向に伸びるとともに第２導電型の不純物を含む第２部分領域の組合せが前記厚み方向に対して直交する面内において繰返されているスーパージャンクション構造が形成されている。
本発明の半導体装置はさらに、終端半導体上層のセル領域側の表面に形成されており、第２導電型の不純物を高濃度に含む終端コンタクト半導体領域を備えている。その他に、絶縁層と導電層を組合せた構造を備えている。絶縁層は、終端コンタクト半導体領域より反セル領域側の終端半導体上層の表面上に形成されており、セル領域側で厚みが薄く反セル領域側で厚みが厚く調整されている。導電層は、終端コンタクト半導体領域の表面上から薄く調整された絶縁層を越えて厚く調整された絶縁層の表面上にまで伸びている。
第１部分領域と第２部分領域は、例えば薄板状、四角柱状、あるいは六角柱状である。あるいは厚み方向に対して直交する面内において広く広がる第１部分領域内に、柱状の第２部分領域が分散配置されていてもよい。要は、厚み方向に直交する面内において、第１部分領域と第２部分領域の組合せが少なくとも一方方向へ繰返されていればよい。
セル領域に形成されている縦型半導体スイッチングセルの種類は特に限定されない。例えば、ＭＯＳＦＥＴ、ＩＧＢＴ、ＳＩＴ（Static Induction Transistor）、あるいはＳＢＴ（Shottky Barrier Diode）等の縦型半導体スイッチングセルを挙げることができる。縦型半導体スイッチングセルに備えられているゲート電極構造は、トレンチ型、プレーナ型、あるいはその他の構造を採用することができる。
本発明の１つの態様の半導体装置では、終端コンタクト半導体領域の反セル領域側の端部から薄く調整された絶縁層の反セル領域側の端部までの長さが、終端コンタクト半導体領域の反セル領域側の端部から導電層の反セル領域側の端部までの長さに対して０．１３〜０．６１倍の範囲内にあることを特徴とする。
また、本発明の他の１つの態様の半導体装置では、終端コンタクト半導体領域の反セル領域側の端部から薄く調整された絶縁層の反セル領域側の端部までの長さが、終端コンタクト半導体領域の反セル領域側の端部から終端領域のスーパンジャンクション構造の反セル領域側の端部までの長さに対して０．０８〜０．３９倍の範囲内にあることを特徴とする。なお、「終端領域のスーパンジャンクション構造の反セル領域側の端部」とは、スーパンジャンクション構造を構成する部分領域のうち、最外周に位置する部分領域の反セル領域側の端部のことをいう。
上記態様の半導体装置では、終端領域の半導体中間層の表面上に終端半導体上層が設けられている。終端半導体上層の不純物濃度は低濃度に調整されているので、半導体装置がオフすると、終端半導体上層に対しても空乏層が広がる。このため、終端領域の空乏化領域は、終端半導体上層の厚みに応じてセル領域の空乏化領域よりも厚み方向の高さが大きくなる。セル領域の半導体スイッチング素子の構造にもよるが、終端半導体上層の厚みを調整することによって、終端領域の空乏化領域をセル領域の空乏化領域よりも厚み方向に高くすることができる。したがって、終端領域の耐圧がセル領域の耐圧よりも高くなる。さらに、終端半導体上層の表面上に設けられている絶縁層の厚みが終端コンタクト半導体領域側で薄く調整されている。さらに、その薄い絶縁層の表面上に導電層が設けられている。このため、終端コンタクト半導体領域の近傍において局所的な電界の集中が緩和されている。
これにより、終端コンタクト半導体領域の近傍の局所的な電界集中を緩和するとともに、終端領域の空乏化領域の厚み方向の高さをセル領域よりも高くすることができる。上記態様の半導体装置では、終端領域の耐圧がセル領域よりも高くなるのである。
終端コンタクト半導体領域の反セル領域側の端部から導電層の反セル領域側の端部までの長さが、終端コンタクト半導体領域の反セル領域側の端部から終端領域のスーパージャンクション構造の反セル領域側の端部までの長さに対して０．４１〜０．９倍の範囲内にあることが好ましい。
導電層が上記の数値範囲を持って形成されていると、終端領域の耐圧がセル領域よりも高くなることが本発明者らの研究によって検証されている。
終端コンタクト半導体領域に接しており、終端コンタクト半導体領域の不純物濃度よりも薄く、終端半導体上層の不純物濃度よりも濃く調整された第２導電型の不純物を含む半導体領域が形成されていることが好ましい。
セル領域と終端領域の境界近傍は、局所的な電界集中が起き易い箇所である。したがって、この箇所に対応して上記の濃度範囲に調整された半導体領域を設けると、局所的な電界の集中を顕著に緩和することができる。これにより、局所的な電界集中に基づく半導体装置の破壊を回避することができるので、終端領域とセル領域の耐圧は両者に形成される空乏化領域の厚み方向の高さによって主として決定される。本発明では、終端領域の半導体中間層の表面上に終端半導体上層を設けることによって終端領域の空乏化領域の方が大きくなる構造が採用されている。したがって、終端領域の耐圧がセル領域よりも高いことがより確実に保証される。
本発明によると、終端領域とセル領域の境界近傍の局所的な電界集中を緩和するのと同時に、終端領域の空乏化領域の厚み方向の高さをセル領域の空乏化領域の厚み方向の高さよりも高くすることができ、「終端領域の耐圧＞セル領域の耐圧」の関係を備えた半導体装置を提供することが可能となる。破壊しづらい半導体装置を実現することができる。
実施例の主要な特徴を列記する。
（第１形態） セル領域の半導体スイッチング素子のゲート構造はトレンチ型であるのが好ましい。この場合、終端領域にリサーフ層を設けることによって、終端領域の空乏化領域の厚み方向の高さをセル領域の空乏化領域よりも顕著に高くすることができる。
（第２形態） 終端領域のリサーフ層の表面上に形成される厚い絶縁層は、熱酸化法を利用して形成するのが好ましい。熱酸化法を利用すると、形成される絶縁層の一部はリサーフ層の上方領域内に侵入する。これにより、薄い絶縁層の直下に位置するリサーフ層の厚み方向の高さは、厚い絶縁層の直下に位置するリサーフ層の厚み方向の高さよりも厚くなる。これにより、薄い絶縁層の直下において局所的な電界集中が顕著に緩和される。
（第３形態） 終端領域のリサーフ層の表面上に形成される厚い絶縁層は、２つの絶縁層の組合せであるのが好ましい。薄い絶縁層と厚い絶縁層の厚みの差を調整し易い。
図面を参照して以下に実施例を詳細に説明する。以下で説明する実施例の半導体装置は、半導体材料としてシリコン系材料を用いた例を示しているが、この例に限らず、例えばガリウムヒ素（GaN）系材料、炭化シリコン（SiC）系材料、又は窒化ガリウム（ＧａＮ）系材料等の他の半導体材料あるいはそれらの組合せを用いてもよい。
図１に、半導体装置１０のセル領域１４と終端領域１６の境界近傍の要部縦断面図を示す。
図１に示すように、半導体装置１０は、縦型の半導体スイッチングセル（この例ではSJ−MOSFETである）群が形成されているセル領域１４と、そのセル領域１４の周辺に位置している終端領域１６を備えている。実際には、セル領域１４の縦型半導体スイッチングセルは、紙面左に向けて繰返し形成されている。図１には、セル領域１４と終端領域１６の境界近傍に存在する一部の縦型半導体スイッチングセルが図示されている。セル領域１４の平面パターンは矩形状である。終端領域１６の平面パターンは、矩形状のセル領域１４を一巡して形成されている。
半導体装置１０は、セル領域１４から終端領域１６まで連続して形成されているｎ＋型のドレイン層２４（半導体下層の一例）を備えている。ドレイン層２４の裏面には、アルミニウムからなるドレイン電極２２が蒸着して形成されている。ドレイン層２４の表面上には、半導体中間層２６が形成されている。半導体中間層２６には、厚み方向（図１の紙面上下方向）に伸びるとともにｎ型不純物を含むｎ型コラム２５（第１部分領域の一例）と厚み方向に伸びるとともにｐ型不純物を含むｐ型コラム２３（第２部分領域の一例）が形成されている。ｎ型コラム２５とｐ型コラム２３の組合せは、厚み方向に対して直交する面内において繰返して形成されている。この繰返し構造を一般的にスーパージャンクション構造という。ｎ型コラム２５とｐ型コラム２３を平面視すると、ｎ型コラム２５とｐ型コラム２３は、紙面奥行き方向に伸びるストライプ状に形成されている。ｎ型コラム２５とｐ型コラム２３は実質的に薄板状の形状である。薄板状のｎ型コラム２５と薄板状のｐ型コラム２３の組合せが、紙面左右方向に繰返して形成されており、その繰返しがセル領域１４から終端領域１６まで連続している。終端領域１６の周縁側には、ｎ型の周縁領域２１が形成されている。周縁領域２１には、例えば、図示しない絶縁分離用トレンチ、チャネルストッパ領域等が形成されている。なお、半導体装置１０では、ｎ型コラム２５の幅（厚み方向に対して直交する面内での繰返し方向の幅をいう）とｐ型コラム２３の幅（同上）は、セル領域１４と終端領域１６の両者において同一である。なお、ｎ型コラム２５の幅とｐ型コラム２３の幅は、必要に応じて、セル領域１４と終端領域１６において異なっていてもよい。
半導体中間層２６の表面上にはｐ−型の半導体上層２８が形成されている。半導体上層２８のうち終端領域１６に形成されている半導体上層をリサーフ層２９（終端半導体上層の一例）という。セル領域１４の半導体上層２８には、ｐ型のボディ領域４４が形成されている。ボディ領域４４の不純物濃度は、ゲート閾値が所望の値となるように調整されている。リサーフ層２９の厚みＬ５は、終端領域１６の全範囲に亘って一様に形成されている。リサーフ層２９の不純物濃度は、ボディ層４４及びｐ型コラム２３の不純物濃度よりも薄く形成されている。リサーフ層２９のセル領域１４側の表面にｐ＋型の終端コンタクト半導体領域４８が形成されている。終端コンタクト半導体領域４８は、セル領域１４と終端領域１６の境界近傍に形成されている。終端コンタクト半導体領域４８は、セル領域１４に形成されているボディコンタクト領域４５（後に説明する）のうち最外周に位置するものと評価することもできる。
酸化シリコンからなるフィールド酸化膜３６（絶縁層の一例）が、リサーフ層２９の表面上に形成されている。フィールド酸化膜３６は、終端コンタクト半導体領域４８より反セル領域側のリサーフ層２９の表面上に形成されている。フィールド酸化膜３６は、セル領域１４側で厚みが薄く調整された薄層フィールド酸化膜３２と、反セル領域側で厚みが厚く調整された厚層フィールド酸化膜３４を備えている。薄層フィールド酸化膜３２の一部は、終端コンタクト半導体領域４８の表面上に形成されている。厚層フィールド酸化膜３４は熱酸化法を利用して形成されているので、その一部はリサーフ層２９の上方領域に侵入している。厚層フィールド酸化膜３４の表面上には、終端側層間絶縁膜３８が形成されている。厚層フィールド酸化膜３４と終端側層間絶縁膜３８を合わせることによって、絶縁層が厚く形成されている。終端側層間絶縁膜３８を設けることによって、薄層フィールド酸化膜３２の厚みに対して、厚層フィールド酸化膜３４及び終端側層間絶縁膜３８を合せた厚みを大きくすることができる。薄層フィールド酸化膜３２の厚みと、厚層フィールド酸化膜３４及び終端側層間絶縁膜３８の厚みの間に大きな差を容易に設けることができる。
薄層フィールド酸化膜３２の表面上と一部の終端側層間絶縁膜３８の表面上に、フィールドプレート５３（導電層の一例）が形成されている。フィールドプレート５３は、セル領域１４から反セル領域側に向けて終端領域１６上を伸びているソース電極５２のことをいう。フィールドプレート５３は、終端コンタクト半導体領域４８の表面上から薄層フィールド酸化膜３２を越えて一部の終端側層間絶縁膜３８の表面上にまで伸びている。
次に、セル領域１４の構造を説明する。ボディ領域４４の表面に、ｎ＋型のソース領域４６とｐ＋型のボディコンタクト領域４５が選択的に形成されている。ソース領域４６とｎ型コラム２５を隔てているボディ領域４４及び半導体上層２８を貫通してポリシリコンからなるトレンチゲート電極４３が形成されている。トレンチゲート電極４３は、酸化シリコンからなるゲート絶縁膜４２で被覆されている。トレンチゲート電極４３は、ｎ型コラム２５の長手方向に沿って形成されており、平面パターンはストレイプ状である。ソース領域４６、ボディコンタクト領域４５、及び終端コンタクト半導体領域４８は、ソース電極５２に電気的に接続している。ソース電極５２とトレンチゲート電極４３は、酸化シリコンからなる層間絶縁膜４７によって電気的に隔てられている。
なお、本実施例におけるセル領域１４と終端領域１６の境界は、最外周のトレンチゲート電極４３に接するｎ型コラム２５と、それに隣接するｐ型コラム２３の接合面としている。
次に、半導体装置１０がオフしたときの動作を説明する。
半導体装置１０では、終端領域１６の半導体中間層２６の表面上にリサーフ層２９が設けられている。リサーフ層２９は不純物濃度が薄く調整されているので、半導体装置１０がオフすると、終端コンタクト半導体領域４８及びｐ型コラム２３からリサーフ層２９に対して空乏層が広がる。このとき、フィールドプレート５３が設けられていることによって、リサーフ層２９の空乏層は反セル領域側に向けて広く伸びることができる。これにより、リサーフ層２９の上方領域の電位線分布はセル領域１４側から反セル領域側に向けて等間隔に形成される。さらに、薄層フィールド酸化膜３２が設けられていることによって、電位線分布が密になり易いセル領域１４と終端領域１６の境界近傍においても、電位線分布を比較的に疎にすることができ、局所的な電界集中を緩和することができる。薄層フィールド酸化膜３２と厚層フィールド酸化膜３４を設ける利点は、次のように説明することもできる。仮に、薄層フィールド酸化膜３２がリサーフ層２９の表面上に一様に形成されていると、フィールドプレート５３の反セル領域側の端部の直下において電位線分布が密になり、過度の電界が集中してしまう。薄層フィールド酸化膜３２が設けられていないと、セル領域１４と終端領域１６の境界近傍において電位線分布が密になり、過度の電界が集中してしまう。薄層フィールド酸化膜３２と厚層フィールド酸化膜３４を組合せることによって、リサーフ層２９の広い範囲に亘って局所的な電界の集中を緩和することができるのである。さらに、厚層フィールド酸化膜３４が熱酸化法を利用して形成されているので、その一部がリサーフ層２９の上方領域に侵入している。これにより、薄層フィールド酸化膜３２の直下に位置するリサーフ層２９の厚み方向の高さが、厚層フィールド酸化膜３４の直下に位置するリサーフ層２９の厚み方向の高さよりも高くなっている。これにより、薄層フィールド酸化膜３２の直下において、局所的な電界集中がより顕著に緩和されるのである。
局所的な電界集中が改善されれば、セル領域１４の耐圧と終端領域１６の耐圧は、各領域に形成される空乏化領域の厚み方向の高さによって主として決定される。セル領域１４の空乏化領域の厚みはトレンチゲート電極４３の底面からドレイン層２４までの高さＬ４である。終端領域１６の空乏化領域の厚みは、リサーフ層２９の厚みＬ５に半導体中間層２６の厚みＬ６を加えた大きさになる。終端領域１６の空乏化領域の厚みはセル領域１４の空乏化領域よりも大きくなる。したがって、終端領域１６の耐圧は、セル領域１４の耐圧よりも高くなる。
これにより、終端コンタクト半導体領域４８の近傍の局所的な電界集中を緩和するとともに、終端領域１６の空乏化領域の厚み方向の高さをセル領域１４の空乏化領域の厚み方向の高さよりも高くすることによって、終端領域１６の耐圧がセル領域１４の耐圧よりも高くなるのである。
図２〜図４は、薄層フィールド酸化膜３２の長さＬ１、フィールドプレート５３の長さＬ２、及び終端領域１６のＳＪ構造の長さＬ３を調整したときの終端領域１６の耐圧変動を示す。
ここで、図１に示すように、薄層フィールド酸化膜３２の長さＬ１とは、終端コンタクト半導体領域４８の反セル領域側の端部から薄層フィールド酸化膜３２の反セル領域側の端部までの長さをいう。フィールドプレート５３の長さＬ２とは、終端コンタクト半導体領域４８の反セル領域側の端部からフィールドプレート５３の反セル領域側の端部までの長さをいう。終端領域１６のＳＪ構造の長さＬ３とは、終端コンタクト半導体領域４８の反セル領域側の端部から終端領域１６に設けられているスーパンジャンクション構造を構成するコラムのうち最外周に位置するｐ型コラム２３の反セル領域側の端部までの長さをいう。上記の各長さＬ１、Ｌ２、Ｌ３は、厚み方向に直交する方向で測定された長さをいう。なお、耐圧２００Ｖの場合、終端領域１６のＳＪ構造の長さＬ３は略５０μｍであり、半導体中間層２６の厚みＬ４は略１２μｍであり、リサーフ層２９の厚みＬ５は略３μｍである。
図２は、終端領域１６のＳＪ構造の長さＬ３に対する薄層フィールド酸化膜３２の長さＬ１の割合を変えたときの、終端領域１６の耐圧変動を示す。横軸はＬ１／Ｌ３を示しており、縦軸は終端領域１６の耐圧からセル領域１４の耐圧を引いた増減量を示す。△ＢＶが正であれば、終端領域１６がセル領域１４よりも耐圧が高いことを意味する。なお、この結果は、フィールドプレート５３の長さＬ２を終端領域１６のＳＪ構造の長さＬ３に対して０．６４に固定したときの結果であるが、この固定値以外の場合であっても同様の結果が得られる。
図２に示すように、薄層フィールド酸化膜３２の長さＬ１が終端領域１６のＳＪ構造の長さＬ３に対して０．０８〜０．３９の範囲にあるときに、終端領域１６の耐圧がセル領域１４の耐圧よりも高い状態が得られている。より好ましくは、Ｌ１／Ｌ３が０．１５〜０．２３の範囲にあるときである。この場合、終端領域１６の耐圧がセル領域１４の耐圧に対して１０Ｖ以上高くなる。アバランシェ耐量検査を実施した場合に、終端領域１６よりもセル領域１４において優先的にブレークダウンを発生させることができる。
図３は、終端領域１６のＳＪ構造の長さＬ３に対するフィールドプレート５３の長さＬ２の割合を変えたときの、終端領域１６の耐圧変動を示す。横軸はＬ２／Ｌ３を示しており、縦軸は終端領域１６の耐圧からセル領域１４の耐圧を引いた増減量を示す。なお、この結果は、薄層フィールド酸化膜３２の長さＬ１を終端領域１６のＳＪ構造の長さＬ３に対して０．２に固定したときの結果であるが、この固定値意外の場合であっても同様の結果が得られる。
図３に示すように、フィールドプレート５３の長さＬ２が終端領域１６のＳＪ構造の長さＬ３に対して０．４１〜０．９の範囲にあるときに、終端領域１６の耐圧がセル領域１４の耐圧よりも大きい状態が得られている。より好ましくは、Ｌ２／Ｌ３が０．５５〜０．９の範囲にあるときである。この場合、終端領域１６の耐圧がセル領域１４の耐圧に対して１０Ｖ以上高くなる。アバランシェ耐量検査を実施した場合に、終端領域１６よりもセル領域１４において優先的にブレークダウンを発生させることができる。
図４は、フィールドプレート５３の長さＬ２に対する薄層フィールド酸化膜３２の長さＬ１の割合を変えたときの、終端領域１６の耐圧変動を示す。横軸はＬ１／Ｌ２を示しており、縦軸は終端領域１６の耐圧からセル領域１４の耐圧を引いた増減量を示す。なお、この結果は、フィールドプレート５３の長さＬ２を終端領域１６のＳＪ構造の長さＬ３に対して０．６４に固定したときの結果であるが、この固定値以外の場合であっても同様の結果が得られる。
図４に示すように、薄層フィールド酸化膜３２の長さＬ１が終端領域１６のフィールドプレート５３の長さＬ２に対して０．１３〜０．６１の範囲にあるときに、終端領域１６の耐圧がセル領域１４の耐圧よりも大きい状態が得られている。より好ましくは、Ｌ１／Ｌ２が０．２５〜０．３５の範囲にあるときである。この場合、終端領域１６の耐圧がセル領域１４の耐圧に対して１０Ｖ以上高くなる。アバランシェ耐量検査を実施した場合に、終端領域１６よりもセル領域１４において優先的にブレークダウンを発生させることができる。
次に、図５〜図１４を参照して、半導体装置１０の製造方法を説明する。
まず、図５に示すように、ドレイン層２４と半導体中間層２６と半導体上層２８が積層した半導体積層を用意する。半導体中間層２６のＳＪ構造は、例えば、ｎ型の半導体層に、ＲＩＥ（Reactive Ion Etching）等の異方性のドライエッチングを利用してトレンチ群を形成した後に、ｐ型コラム２３を埋め込みエピタキシャル成長させることによって得ることができる。トレンチ群を作成したときの残部がｎ型コラム２５になる。埋込みエピタキシャル成長に代えて、例えば、マルチエピタキシャル法、斜めイオン注入法を利用してもよく、またこれらを組合せることによってＳＪ構造を形成してもよい。
半導体上層２８は、ＳＪ構造が形成された半導体中間層２６の表面上に、エピタキシャル成長法を利用して作製することができる。
次に、図６に示すように、半導体上層２８の表面上に、シリコン酸化膜６２とシリコン窒化膜６４を形成した後に、出来上がりのセル領域１４及び薄層フィールド酸化膜３２に対応する部分のシリコン窒化膜６４の表面上にレジスト６６を形成し、残部のシリコン酸化膜６２及びシリコン窒化膜６４を除去する。シリコン酸化膜６２及びシリコン窒化膜６４の除去が完了した後にレジスト６６を除去する。
次に、図７に示すように、熱酸化法を利用して露出している半導体上層２８の表面上に厚層フィールド酸化膜３４を形成する。
次に、図８に示すように、エッチング技術を利用して、シリコン酸化膜６２及びシリコン窒化膜６４を除去する。
次に、図９に示すように、半導体スイッチングセル群をセル領域１４に作成する。具体的には、イオン注入技術を利用して、ボディ領域４４、ソース領域４６、ボディコンタクト領域４５、及び終端ボディコンタクト半導体領域４８を形成する。次に、ＲＩＥ法等を利用して、ソース領域４６、ボディ領域４４、及び半導体上層２８を貫通してｎ型コラム２５にまで達するトレンチを形成する。トレンチの内壁をシリコン酸化膜からなるゲート絶縁膜４２で被覆した後に、トレンチ内にポリシリコンからなるトレンチゲート電極４３を充填する。
次に、ＣＶＤ（Chemical Vapor Deposition）法又は熱酸化法を利用して、セル領域１４に対応する半導体上層２８の表面上に第１の層間絶縁膜４７を形成する。さらに、図１０に示すように、CVD法を利用して、第１の層間絶縁膜４７及び厚層フィールド酸化膜３４の表面上に第２の層間絶縁膜３８、３９を形成する。第２の層間絶縁膜３８、３９の表面上にレジスト７２を形成した後に、出来上がりの薄層フィールド酸化膜３２に対応する部分の層間絶縁膜４７及び第２の層間絶縁膜３８、３９を選択的に除去する。なお、セル領域１４側の第２の層間絶縁膜を符号３９で示し、終端領域１６側の層間絶縁膜を符号３８で示す。
次に、図１１に示すように、レジスト７２を除去した後に、ＣＶＤ法を利用して、露出する半導体上層２８の表面上に薄層フィールド酸化膜３２を形成する。これにより、セル領域１４側で薄く調整された薄層フィールド酸化膜３２と反セル領域側で厚く調整された厚層フィールド酸化膜３４を備えたフィールド酸化膜３６が形成される。
次に、図１２に示すように、レジスト７４を利用して層間絶縁膜４７及び第２の層間絶縁膜３９の一部を除去することによって、ソース領域４６、ボディコンタクト領域４５、及び終端コンタクト半導体領域４８を露出させる。
次に、図１３に示すように、レジスト７４を除去した後に、セル領域１４の表面上にアルミニウムからなるソース電極５２を形成し、ソース領域４６、ボディコンタクト領域４５、及び終端コンタクト半導体領域４８に電気的に接続させる。ソース電極５２は、セル領域１４側から反セル領域側に向けて、薄層フィールド酸化膜３２及び一部の第２の層間絶縁膜３８の表面上にも形成する。
最後に、図１４に示すように、ドレイン層２４の裏面にアルミニウムを蒸着することによってドレイン電極２２を形成する。これらの工程を経て、図１に示す半導体装置１０を得ることができる。
図１５に、第１実施例の一つの変形例である半導体装置１００の要部断面図を示す。実質的に同一の構成要素に関しては同一符号を付し、その説明を省略する。
半導体装置１００は、半導体装置１０の構成要素に加えて、薄層フィールド酸化膜３２の直下の半導体上層２８に、ｐ型の半導体領域４９が設けられている。半導体領域４９は、終端コンタクト半導体領域４８に接している。半導体領域４９の不純物濃度は、終端コンタクト半導体領域４８の不純物濃度よりも薄く、且つ半導体上層２８の不純物濃度よりも濃く調整されている。
半導体領域４９は、セル領域１４と終端領域１６の境界近傍において、集中する電界を効果的に緩和することができる。終端コンタクト半導体領域４８の不純物濃度と半導体上層２８の不純物濃度の中間の濃度の半導体領域４９を設けることによって、とりわけ終端コンタクト半導体領域４８の端面のうち曲率の大きい箇所に集中し易い電界を緩和することができる。半導体領域４９とフィールドプレート５３の相乗効果によって、終端コンタクト半導体領域４８の曲率の大きい端面において密になる電位線分布を反セル領域側に広げることができる。半導体装置１００ではさらに、薄層フィールド酸化膜３２が組合されているので、セル領域１４と終端領域１６の境界近傍の電界を緩和する効果が極めて大きい。
なお、薄層フィールド酸化膜３２と半導体領域４９は、電界を緩和するという点では等価な作用効果を有している。したがって、いずれか一方の構造が設けられていれば、局所的な電界の集中を緩和する効果を得ることができる。
半導体領域４９は、終端コンタクト半導体領域４８の曲率の大きい端面に接して形成されているのが好ましい。局所的な電界集中を緩和する現象を効果的に得ることができる。例えば、半導体領域４９は、終端コンタクト半導体領域４８の一部の端面に接して形成されていてもよく、終端コンタクト半導体領域４８を囲繞して形成されていてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
第１実施例の半導体装置の要部縦断面図を示す。 終端領域の長さに対する薄層フィール酸化膜の長さの比と終端領域の耐圧との関係を示す。 終端領域の長さに対するフィールドプレートの長さの比と終端領域の耐圧との関係を示す。 フィールドプレートの長さに対する薄層フィールド酸化膜の長さの比と終端領域との耐圧との関係を示す。 第１製造方法の製造過程を示す（１）。 第１製造方法の製造過程を示す（２）。 第１製造方法の製造過程を示す（３）。 第１製造方法の製造過程を示す（４）。 第１製造方法の製造過程を示す（５）。 第１製造方法の製造過程を示す（６）。 第１製造方法の製造過程を示す（７）。 第１製造方法の製造過程を示す（８）。 第１製造方法の製造過程を示す（９）。 第１製造方法の製造過程を示す（１０）。 第１実施例の変形例の半導体装置の要部縦断面図を示す。
符号の説明
１４：セル領域
１６：終端領域
２１：周縁領域
２２：ドレイン電極
２３：ｐ型コラム
２４：ドレイン層
２５：ｎ型コラム
２６：半導体中間層
２８：半導体上層
２９：リサーフ層
３２：薄層フィールド酸化膜
３４：厚層フィールド酸化膜
３６：フィールド酸化膜
３８：終端側層間絶縁膜
４２：ゲート絶縁膜
４３：トレンチゲート電極
４４：ボディ領域
４５：ボディコンタクト領域
４６：ソース領域
４７：層間絶縁膜
４８：終端ボディコンタクト半導体領域
４９：半導体領域
５２：ソース電極
５４：フィールドプレート

Claims (5)

  1. 縦型半導体スイッチングセル群が形成されているセル領域とそのセル領域の周辺に位置している終端領域を備えている半導体装置であって、
    第１導電型の不純物を含む半導体下層と、
    半導体下層の表面上に形成されており、厚み方向に伸びるとともに第１導電型の不純物を含む第１部分領域と厚み方向に伸びるとともに第２導電型の不純物を含む第２部分領域の組合せが前記厚み方向に対して直交する面内において繰返されているスーパージャンクション構造を有する半導体中間層と、
    終端領域の半導体中間層の表面上に形成されており、第２導電型の不純物を低濃度に含む終端半導体上層と、
    終端半導体上層のセル領域側の表面に形成されており、第２導電型の不純物を高濃度に含む終端コンタクト半導体領域と、
    終端コンタクト半導体領域より反セル領域側の終端半導体上層の表面上に形成されており、セル領域側で厚みが薄く反セル領域側で厚みが厚く調整された絶縁層と、
    終端コンタクト半導体領域の表面上から薄く調整された絶縁層を越えて厚く調整された絶縁層の表面上にまで伸びている導電層と、を備えており、
    終端コンタクト半導体領域の反セル領域側の端部から薄く調整された絶縁層の反セル領域側の端部までの長さが、終端コンタクト半導体領域の反セル領域側の端部から導電層の反セル領域側の端部までの長さに対して０．１３〜０．６１倍の範囲内にあることを特徴とする半導体装置。
  2. 縦型半導体スイッチングセル群が形成されているセル領域とそのセル領域の周辺に位置している終端領域を備えている半導体装置であって、
    第１導電型の不純物を含む半導体下層と、
    半導体下層の表面上に形成されており、厚み方向に伸びるとともに第１導電型の不純物を含む第１部分領域と厚み方向に伸びるとともに第２導電型の不純物を含む第２部分領域の組合せが前記厚み方向に対して直交する面内において繰返されているスーパージャンクション構造を有する半導体中間層と、
    終端領域の半導体中間層の表面上に形成されており、第２導電型の不純物を低濃度に含む終端半導体上層と、
    終端半導体上層のセル領域側の表面に形成されており、第２導電型の不純物を高濃度に含む終端コンタクト半導体領域と、
    終端コンタクト半導体領域より反セル領域側の終端半導体上層の表面上に形成されており、セル領域側で厚みが薄く反セル領域側で厚みが厚く調整された絶縁層と、
    終端コンタクト半導体領域の表面上から薄く調整された絶縁層を越えて厚く調整された絶縁層の表面上にまで伸びている導電層と、を備えており、
    終端コンタクト半導体領域の反セル領域側の端部から薄く調整された絶縁層の反セル領域側の端部までの長さが、終端コンタクト半導体領域の反セル領域側の端部から終端領域のスーパンジャンクション構造の反セル領域側の端部までの長さに対して０．０８〜０．３９倍の範囲内にあることを特徴とする半導体装置。
  3. 終端コンタクト半導体領域の反セル領域側の端部から薄く調整された絶縁層の反セル領域側の端部までの長さが、終端コンタクト半導体領域の反セル領域側の端部から導電層の反セル領域側の端部までの長さに対して０．１３〜０．６１倍の範囲内にあることを特徴とする請求項２の半導体装置。
  4. 終端コンタクト半導体領域の反セル領域側の端部から導電層の反セル領域側の端部までの長さが、終端コンタクト半導体領域の反セル領域側の端部から終端領域のスーパージャンクション構造の反セル領域側の端部までの長さに対して０．４１〜０．９倍の範囲内にあることを特徴とする請求項１〜３のいずれかの半導体装置。
  5. 終端コンタクト半導体領域に接しており、終端コンタクト半導体領域の不純物濃度よりも薄く、且つ終端半導体上層の不純物濃度よりも濃く調整された第２導電型の不純物を含む半導体領域が形成されていることを特徴とする請求項１〜４のいずれかの半導体装置。
JP2005182905A 2005-06-23 2005-06-23 半導体装置 Active JP4865260B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005182905A JP4865260B2 (ja) 2005-06-23 2005-06-23 半導体装置
US11/472,547 US7342422B2 (en) 2005-06-23 2006-06-22 Semiconductor device having super junction structure and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005182905A JP4865260B2 (ja) 2005-06-23 2005-06-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2007005516A JP2007005516A (ja) 2007-01-11
JP4865260B2 true JP4865260B2 (ja) 2012-02-01

Family

ID=37661102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005182905A Active JP4865260B2 (ja) 2005-06-23 2005-06-23 半導体装置

Country Status (2)

Country Link
US (1) US7342422B2 (ja)
JP (1) JP4865260B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7986144B2 (en) * 2007-07-26 2011-07-26 Schlumberger Technology Corporation Sensor and insulation layer structure for well logging instruments
JP4599379B2 (ja) * 2007-08-31 2010-12-15 株式会社東芝 トレンチゲート型半導体装置
JP5198030B2 (ja) 2007-10-22 2013-05-15 株式会社東芝 半導体素子
US9508805B2 (en) 2008-12-31 2016-11-29 Alpha And Omega Semiconductor Incorporated Termination design for nanotube MOSFET
US7943989B2 (en) 2008-12-31 2011-05-17 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
JP5367429B2 (ja) * 2009-03-25 2013-12-11 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
US8299494B2 (en) 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
JP2011018764A (ja) * 2009-07-08 2011-01-27 Toshiba Corp 半導体装置
JP5741567B2 (ja) 2009-07-31 2015-07-01 富士電機株式会社 半導体装置
JP5650561B2 (ja) * 2011-02-24 2015-01-07 株式会社豊田中央研究所 半導体装置
JP6164636B2 (ja) 2013-03-05 2017-07-19 ローム株式会社 半導体装置
JP6164604B2 (ja) 2013-03-05 2017-07-19 ローム株式会社 半導体装置
JP6485034B2 (ja) * 2014-06-16 2019-03-20 富士電機株式会社 半導体装置の製造方法
WO2017212773A1 (ja) 2016-06-10 2017-12-14 三菱電機株式会社 半導体装置および半導体装置の製造方法
US10263070B2 (en) * 2017-06-12 2019-04-16 Alpha And Omega Semiconductor (Cayman) Ltd. Method of manufacturing LV/MV super junction trench power MOSFETs
CN109411529B (zh) * 2018-10-30 2021-09-21 南京多基观测技术研究院有限公司 一种具有超结结构的功率器件及其制作方法
JP7524527B2 (ja) * 2019-04-12 2024-07-30 富士電機株式会社 超接合半導体装置および超接合半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3899231B2 (ja) * 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
JP4126910B2 (ja) * 2002-01-08 2008-07-30 富士電機デバイステクノロジー株式会社 半導体装置
JP4126915B2 (ja) * 2002-01-30 2008-07-30 富士電機デバイステクノロジー株式会社 半導体装置
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP4253558B2 (ja) * 2003-10-10 2009-04-15 株式会社豊田中央研究所 半導体装置
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
JP4967236B2 (ja) * 2004-08-04 2012-07-04 富士電機株式会社 半導体素子
JP4825424B2 (ja) * 2005-01-18 2011-11-30 株式会社東芝 電力用半導体装置

Also Published As

Publication number Publication date
US20070013412A1 (en) 2007-01-18
US7342422B2 (en) 2008-03-11
JP2007005516A (ja) 2007-01-11

Similar Documents

Publication Publication Date Title
JP4865260B2 (ja) 半導体装置
JP6622343B2 (ja) 炭化ケイ素半導体デバイス及びその製造方法
JP7067021B2 (ja) 絶縁ゲート型半導体装置及びその製造方法
JP7563526B2 (ja) 絶縁ゲート型半導体装置の製造方法
JP4840738B2 (ja) 半導体装置とその製造方法
JP6219704B2 (ja) 半導体装置
JP4940546B2 (ja) 半導体装置
JP5995435B2 (ja) 半導体装置およびその製造方法
US8541834B2 (en) Semiconductor device and method for manufacturing same
US20120056262A1 (en) Semiconductor device
JP2015128180A (ja) 炭化珪素半導体装置およびその製造方法
JP6214680B2 (ja) 炭化珪素半導体装置
US10600897B2 (en) Semiconductor device
JP2008124346A (ja) 電力用半導体素子
JP7139596B2 (ja) 半導体装置及びその製造方法
JP6284565B2 (ja) 半導体装置およびその製造方法
JP4488935B2 (ja) 高耐圧半導体装置
JP2007258742A (ja) 高耐電圧半導体装置
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
JP3998454B2 (ja) 電力用半導体装置
JP7284721B2 (ja) ダイオード
JP2006186108A (ja) 半導体装置
JP2009212529A (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
JP2006324432A (ja) 半導体装置およびその製造方法
JP7555420B2 (ja) 縦型電界効果トランジスタ、それを製造するための方法、および縦型電界効果トランジスタを有するデバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4865260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250