JP5650561B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5650561B2 JP5650561B2 JP2011038421A JP2011038421A JP5650561B2 JP 5650561 B2 JP5650561 B2 JP 5650561B2 JP 2011038421 A JP2011038421 A JP 2011038421A JP 2011038421 A JP2011038421 A JP 2011038421A JP 5650561 B2 JP5650561 B2 JP 5650561B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- semiconductor device
- semiconductor substrate
- transistor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
(第1特徴) 本明細書で開示される半導体装置の駆動方法は、ダイオード構造を介して還流電流が流れているときに、絶縁ゲート構造のゲート電極にゲート電圧を印加するゲート電圧印加工程を備えているのが望ましい。前記ゲート電圧は、第1電圧未満に設定されているのが望ましい。その第1電圧は、ダイオード構造に逆方向電圧が印加されているときの絶縁ゲート構造の閾値電圧であるのが望ましい。
(第2特徴) 第1特徴のゲート電圧印加工程で印加されるゲート電圧は、第2電圧以上に設定されているのが望ましい。その第2電圧は、ダイオード構造に順方向電圧が印加されているときの絶縁ゲート構造の閾値電圧であるのが望ましい。
(第3特徴) 第1及び2特徴のゲート電圧は、ダイオード構造の還流電流が遮断された後に逆回復電流が流れているときも印加されるのが望ましい。
(第4特徴) 本明細書で開示される半導体装置の駆動方法は、ダイオード構造を介して還流電流が流れているときに、絶縁ゲート構造のゲート電極にゲート電圧を印加するゲート電圧印加工程を備えているのが望ましい。そのゲート電圧は、絶縁ゲート構造を介した電流とダイオード構造を介した電流の双方が流れるように設定されているのが望ましい。
(第5特徴)本明細書で開示される電力変換装置は、電源の一方の極性に接続される第1配線と電源の他方の極性に接続される第2配線の間に接続されている。電力変換装置は、絶縁ゲート構造とダイオード構造が半導体基板に混在している半導体装置と、絶縁ゲート構造のゲート電極にゲート電圧を印加するゲート電圧印加装置とを備えているのが望ましい。ゲート電圧印加装置は、ダイオード構造を介して還流電流が流れているときに、ダイオード構造に逆方向電圧が印加されているときの絶縁ゲート構造の閾値電圧未満に設定されているゲート電圧を絶縁ゲート構造のゲート電極に印加するように構成されているのが望ましい。
(第6特徴) 本明細書で開示される電力変換装置は、電源の一方の極性に接続される第1配線と電源の他方の極性に接続される第2配線の間に接続されている。電力変換装置は、絶縁ゲート構造とダイオード構造が半導体基板に混在している半導体装置と、絶縁ゲート構造のゲート電極にゲート電圧を印加するゲート電圧印加装置とを備えているのが望ましい。ゲート電圧印加装置は、ダイオード構造を介して還流電流が流れているときに、絶縁ゲート構造を介した電流とダイオード構造を介した電流の双方が流れるように設定されているゲート電圧を絶縁ゲート構造のゲート電極に印加するように構成されている。
(第7特徴) 電源の一方の極性に接続される第1配線と電源の他方の極性に接続される第2配線の間に接続されている電力変換装置であって、第1半導体装置と第2半導体装置が直列に接続されている直列回路を備えている。第1半導体装置と第2半導体装置の接続点が負荷に接続されている。第1半導体装置は、絶縁ゲート構造とダイオード構造が半導体基板に混在した混在型半導体装置である。第2半導体装置も絶縁ゲート構造とダイオード構造が半導体基板に混在した混在型半導体装置である。電力変換装置は、第1半導体装置の絶縁ゲート構造と第2半導体装置の絶縁ゲート構造にゲート電圧を印加するゲート電圧印加装置を備えている。ゲート電圧印加装置は、第1状態、第2状態及び第3状態を形成する。第1状態は、第1半導体装置の絶縁ゲート構造がオンであり、第2半導体装置の絶縁ゲート構造がオフであり、第1半導体装置の絶縁ゲート構造を介して負荷に電流を供給する。第2状態は、第1半導体装置の絶縁ゲート構造がオフであり、第2半導体装置の絶縁ゲート構造がオフであり、第2半導体装置のダイオード構造を介して還流電流が流れる。第2状態は、第1状態に続いて形成される。第3状態は、第1半導体装置の絶縁ゲート構造がオンであり、第2半導体装置の絶縁ゲート構造がオフであり、第1半導体装置の絶縁ゲート構造を介して負荷に電流を供給する。第3状態は、第2状態に続いて形成される。ゲート電圧印加装置は、第2状態において、第2半導体装置の絶縁ゲート構造にゲート電圧を印加する。そのゲート電圧は、第1電圧未満に設定されている。第1電圧は、第2半導体装置のダイオード構造に逆方向電圧が印加されているときの第2半導体装置の絶縁ゲート構造の閾値電圧である。
(第8特徴) 第7特徴において、ゲート電圧印加装置が第2状態で印加するゲート電圧が、第1電圧未満であり、且つ第2電圧以上であるのが望ましい。第2電圧は、第2半導体装置のダイオード構造に順方向電圧が印加されているときの第2半導体装置の絶縁ゲート構造の閾値電圧である。
(第9特徴) 第7特徴において、第1半導体装置は高圧側配線に接続されており、第2半導体装置は低圧側配線に接続されている。
(第10特徴) 第7特徴において、第1半導体装置は絶縁ゲート構造を有するMOSFET又はIGBTであり、第2半導体装置も絶縁ゲート構造を有するMOSFET又はIGBTである。
(第11特徴) 第7特徴において、電力変換装置は、2相インバータ回路又は3相インバータ回路を備えている。
上記実施例では、2相インバータ回路を備えた電力変換装置を例示した。本明細書で開示される技術は、3相インバータ回路を備えた電力変換装置にも有用である。
上記実施例では、半導体材料としてシリコン系材料を用いた例を示しているが、この例に限らず、例えばガリウムヒ素(GaN)系材料、炭化シリコン(SiC)系材料、又は窒化ガリウム(GaN)系材料等の他の半導体材料あるいはそれらの組合せを用いてもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
12:直流電源
12H:高圧側配線
12L:低圧側配線
14a,14b,16a,16b:半導体装置
18:交流モータ
20:ゲート電圧印加回路
Tr1,Tr2,Tr3,Tr4:トランジスタ
D1,D2,D3,D4:ダイオード
VH:第1電圧
VL:第2電圧
30:シリコン基板
31:ドレイン層
35:スーパージャンクション層
36:p−型半導体層
36a:ボディ層
36b:リサーフ層
37a:最外周ボディコンタクト領域
42:薄肉酸化膜
44:厚肉酸化膜
46:酸化膜
56:ソース電極
56a:フィールドプレート電極
62,64:凸型構造
Claims (7)
- 素子部とその素子部の周囲に位置する終端部とを有する半導体基板を備えており、
前記半導体基板の前記素子部には、内蔵ダイオード構造を含むトランジスタ構造が形成されており、
前記半導体基板の前記終端部には、前記トランジスタ構造がオフしたときに、インパクトイオンを発生させるインパクトイオン発生構造が形成されており、
前記インパクトイオン発生構造は、前記半導体基板の表面から裏面方向に向けて伸びている凸型構造であり、前記トランジスタ構造がオフしたときに、電位分布を密集させており、
前記半導体基板は、前記素子部と前記終端部に連続して形成されているスーパージャンクション層を有しており、
前記半導体基板は、前記スーパージャンクション層上に形成されているとともに、前記素子部と前記終端部に連続して形成されているp型半導体層を有しており、
前記凸型構造が、前記p型半導体層内に設けられており、前記スーパージャンクション層に接していない半導体装置。 - 素子部とその素子部の周囲に位置する終端部とを有する半導体基板と、
前記終端部の前記半導体基板上に形成されているLOCOS酸化膜と、を備えており、
前記半導体基板の前記素子部には、内蔵ダイオード構造を含むトランジスタ構造が形成されており、
前記半導体基板の前記終端部には、前記トランジスタ構造がオフしたときに、インパクトイオンを発生させるインパクトイオン発生構造が形成されており、
前記インパクトイオン発生構造が、前記LOCOS酸化膜よりも前記素子部側に設けられている半導体装置。 - 素子部とその素子部の周囲に位置する終端部とを有する半導体基板と、
前記素子部の前記半導体基板上に形成されている主電極と、
前記終端部の前記半導体基板上に形成されているLOCOS酸化膜と、
そのLOCOS酸化膜上に形成されているフィールドプレート電極と、を備えており、
前記半導体基板の前記素子部には、内蔵ダイオード構造を含むトランジスタ構造が形成されており、
前記半導体基板の前記終端部には、前記トランジスタ構造がオフしたときに、インパクトイオンを発生させるインパクトイオン発生構造が形成されており、
前記主電極は、前記トランジスタ構造に接続されており、
前記主電極と前記フィールドプレート電極は、前記素子部と前記終端部の境界において離間している半導体装置。 - 前記インパクトイオン発生構造は、前記半導体基板の表面から裏面方向に向けて伸びている凸型構造であり、前記トランジスタ構造がオフしたときに、電位分布を密集させる請求項2又は3に記載の半導体装置。
- 前記凸型構造が、n型の拡散領域である請求項1又は4に記載の半導体装置。
- 前記凸型構造が、前記半導体基板に対して電気的に絶縁している請求項1又は4に記載の半導体装置。
- 前記凸型構造が、絶縁部とその絶縁部で被覆された導電部を有しており、前記導電部がフローティングである請求項6に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011038421A JP5650561B2 (ja) | 2011-02-24 | 2011-02-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011038421A JP5650561B2 (ja) | 2011-02-24 | 2011-02-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012175047A JP2012175047A (ja) | 2012-09-10 |
JP5650561B2 true JP5650561B2 (ja) | 2015-01-07 |
Family
ID=46977617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011038421A Expired - Fee Related JP5650561B2 (ja) | 2011-02-24 | 2011-02-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5650561B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9590616B2 (en) | 2013-07-10 | 2017-03-07 | Denso Corporation | Drive control device |
JP6925236B2 (ja) * | 2017-10-30 | 2021-08-25 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
CN109860301B (zh) * | 2019-01-21 | 2020-06-30 | 东南大学 | 一种低反向恢复电荷sj-vdmos器件 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03156977A (ja) * | 1989-11-15 | 1991-07-04 | Sanyo Electric Co Ltd | 縦型mosfet |
JPH03180074A (ja) * | 1989-12-08 | 1991-08-06 | Fujitsu Ltd | 半導体装置 |
JP3380171B2 (ja) * | 1998-07-24 | 2003-02-24 | 日本インター株式会社 | 電界効果トランジスタ |
JP4865260B2 (ja) * | 2005-06-23 | 2012-02-01 | 株式会社豊田中央研究所 | 半導体装置 |
JP2007157799A (ja) * | 2005-11-30 | 2007-06-21 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP5044950B2 (ja) * | 2006-03-14 | 2012-10-10 | 株式会社デンソー | 半導体装置 |
JP4492735B2 (ja) * | 2007-06-20 | 2010-06-30 | 株式会社デンソー | 半導体装置及び半導体装置の製造方法 |
JP5298488B2 (ja) * | 2007-09-28 | 2013-09-25 | 富士電機株式会社 | 半導体装置 |
-
2011
- 2011-02-24 JP JP2011038421A patent/JP5650561B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012175047A (ja) | 2012-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6929404B2 (ja) | 炭化珪素半導体装置および電力変換装置 | |
JP4840370B2 (ja) | 半導体装置とその半導体装置を備えている給電装置の駆動方法 | |
US10320309B2 (en) | Switching device | |
JP7055052B2 (ja) | 半導体装置および電力変換装置 | |
WO2010021099A1 (ja) | 電界効果トランジスタ | |
JP5171776B2 (ja) | 半導体装置、及びそれを用いた電力変換装置 | |
CN110678988B (zh) | 半导体装置 | |
JP2009033036A (ja) | 半導体装置及びこれを用いた電気回路装置 | |
JP6820287B2 (ja) | 半導体装置および電力変換装置 | |
JP2019197792A (ja) | 炭化珪素半導体装置、電力変換装置、および炭化珪素半導体装置の製造方法 | |
JP2009159812A (ja) | モータ駆動回路 | |
JP6652802B2 (ja) | 半導体装置、および当該半導体装置を備えるインバータ装置 | |
JP6531026B2 (ja) | 電力変換装置 | |
JP5245157B2 (ja) | 半導体双方向スイッチング装置 | |
WO2018135224A1 (ja) | 半導体装置、及びそれを用いた電力変換装置 | |
JPWO2019123717A1 (ja) | 炭化珪素半導体装置および電力変換装置 | |
JP2011166052A (ja) | 半導体素子とその半導体素子を備えた電力変換装置 | |
JP2012124474A (ja) | 横型素子を有する半導体装置 | |
JP2017139393A (ja) | 半導体装置、その製造方法、及びそれを用いた電力変換装置 | |
US10404250B2 (en) | Transistor device | |
WO2016002057A1 (ja) | 半導体装置、パワーモジュール、電力変換装置、3相モータシステム、自動車、並びに鉄道車両 | |
WO2016042621A1 (ja) | 半導体装置、インバータモジュール、インバータ、鉄道車両、および半導体装置の製造方法 | |
JP5650561B2 (ja) | 半導体装置 | |
JP2011146555A (ja) | 半導体素子の駆動方法及びその半導体素子を備えた電力変換装置 | |
JP5605664B2 (ja) | 半導体双方向スイッチング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140814 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5650561 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |