JP2016058648A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016058648A
JP2016058648A JP2014185571A JP2014185571A JP2016058648A JP 2016058648 A JP2016058648 A JP 2016058648A JP 2014185571 A JP2014185571 A JP 2014185571A JP 2014185571 A JP2014185571 A JP 2014185571A JP 2016058648 A JP2016058648 A JP 2016058648A
Authority
JP
Japan
Prior art keywords
electrode
plane
layer
semiconductor device
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014185571A
Other languages
English (en)
Inventor
安本　恭章
Yasuaki Yasumoto
恭章 安本
直子 梁瀬
Naoko Yanase
直子 梁瀬
阿部　和秀
Kazuhide Abe
和秀 阿部
士 内原
Tsukasa Uchihara
士 内原
泰伸 斉藤
Yasunobu Saito
泰伸 斉藤
藤本　英俊
Hidetoshi Fujimoto
英俊 藤本
大 古川
Masaru Furukawa
大 古川
恭成 八木
Yasunari Yagi
恭成 八木
美樹 湯元
Miki Yumoto
美樹 湯元
飯田　敦子
Atsuko Iida
敦子 飯田
友佳子 村上
Yukako Murakami
友佳子 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014185571A priority Critical patent/JP2016058648A/ja
Priority to US14/637,115 priority patent/US20160079410A1/en
Publication of JP2016058648A publication Critical patent/JP2016058648A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】信頼性の向上が可能な半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、第１電極と、第２電極と、第３電極と、窒化物半導体層と、を含む。前記第１電極は、第１面を含む。前記第２電極は、第２面を含む。前記第２面は、凸部及び凹部の少なくともいずれかが複数設けられる。前記第２電極は、第１方向において前記第１電極と離間して設けられる。前記第３電極は、前記第１方向と交差する第２方向において前記第１電極と離間して設けられる。前記窒化物半導体層は、前記第１面と前記第２面との間、及び、前記第３電極と前記第２面との間に設けられる。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
ＧａＮなどの窒化物半導体により形成された半導体装置は、絶縁破壊強度が高く、電力損失を低減できる。これらの半導体装置は、例えば、パワーエレクトロニクス用半導体装置、及び、高周波パワー半導体装置などに応用される。窒化物半導体により形成された半導体装置において、信頼性の向上が望まれる。
特開２００８−３１１５３３号公報
本発明の実施形態は、信頼性の向上が可能な半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１電極と、第２電極と、第３電極と、窒化物半導体層と、を含む。前記第１電極は、第１面を含む。前記第２電極は、第２面を含む。前記第２面は、凸部及び凹部の少なくともいずれかが複数設けられる。前記第２電極は、第１方向において前記第１電極と離間して設けられる。前記第３電極は、前記第１方向と交差する第２方向において前記第１電極と離間して設けられる。前記窒化物半導体層は、前記第１面と前記第２面との間、及び、前記第３電極と前記第２面との間に設けられる。
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体装置を例示する模式図である。 図１（ａ）のＢ１−Ｂ２断面を例示する模式的断面図である。 第１の実施形態に係る別の半導体装置を例示する模式的断面図である。 第１の実施形態に係る別の半導体装置を例示する模式的断面図である。 ＧａＮ系半導体の結晶構造を例示する模式図である。 ＧａＮ系半導体の特性を例示する図である。 半導体の特性を例示する図である。 図８（ａ）及び図８（ｂ）は、第２の実施形態に係る半導体装置を例示する模式的断面図である。 図９（ａ）及び図９（ｂ）は、第３の実施形態に係る半導体装置を例示する模式図である。 図９（ａ）の一部を例示する模式的斜視図である。 図９（ａ）のＤ１−Ｄ２断面を例示する模式的断面図である。 第４の実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体装置を例示する模式図である。
図１（ａ）は、第１の実施形態に係る半導体装置を例示する模式的平面図である。
図１（ｂ）は、図１（ａ）のＡ１−Ａ２断面を例示する模式的断面図である。
図２は、図１（ａ）のＢ１−Ｂ２断面を例示する模式的断面図である。
図１（ａ）及び図１（ｂ）に表すように、本実施形態の半導体装置１００は、窒化物半導体を用いた縦型トランジスタである。半導体装置１００は、第１電極１０と、第２電極２０と、窒化物半導体層３０と、第３電極４０と、基板６０と、を含む。
基板６０には、例えば、シリコン(Ｓｉ)が用いられる。基板６０には、Ｓｉ以外にも、ＧａＮ、酸化ガリウム（Ｇａ２Ｏ３）、炭化ケイ素（ＳｉＣ）またはサファイアなどを用いてもよい。
窒化物半導体層３０は、基板６０の上に設けられる。窒化物半導体層３０の材料としては、例えば、ＧａＮが用いられる。窒化物半導体層３０の材料として、ＡｌＮ、ＩｎＮなどを用いてもよい。窒化物半導体層３０として、複数の半導体結晶層が積層される。各半導体結晶層は、例えば、エピタキシャル成長法によって形成される。
窒化物半導体層３０は、例えば、ＡｌＮ層３１と、バッファエピタキシャル（バッファ）層３２と、ｎ＋ＧａＮエピタキシャル（ｎ＋ＧａＮ）層３３と、ｎ形のＧａＮエピタキシャル（ｎＧａＮ）層３４と、ｐ形のＧａＮエピタキシャル（ｐＧａＮ）層３５と、ｎ形のイオンインプランテーション（ｎインプランテーション）層３６と、ｐ＋ＧａＮエピタキシャル（ｐ＋ＧａＮ）層３７と、を含む。
ＡｌＮ層３１は、基板６０の上に設けられ、バッファ層として機能する。もう一つのバッファ層３２は、ＡｌＮ層３１の上に設けられる。バッファ層３２としては、例えば、ＧａＮが用いられる。バッファ層３２としては、ＧａＮとＡｌＧａＮ（窒化アルミニウムガリウム）の多層構造を用いてもよい。
ｎ＋ＧａＮ層３３は、バッファ層３２の上に設けられる。ｎＧａＮ層３４は、ｎ＋ＧａＮ層３３の上に設けられる。ｐＧａＮ層３５は、ｎＧａＮ層３４の上に設けられる。ｎインプランテーション層３６は、ｐＧａＮ層３５の上に設けられる。ｐ＋ＧａＮ層３７は、ｎインプランテーション層３６と並び、ｐＧａＮ層３５の上に設けられる。窒化物半導体層３０の各層は、例えば、ＭＯＶＰＥ(Metal Organic Vapor Phase Epitaxy)法を用いて、それぞれエピタキシャル成長により形成される。ｎインプランテーション層３６は、エピタキシャル成長の後にインプランテーションを行うことにより形成される。
ｎ形の不純物元素としては、例えば、リン（Ｐ）、ヒ素（Ａｓ）等が用いられる。ｐ形の不純物元素としては、例えば、ホウ素（Ｂ）等が用いられる。なお、ｎ＋、ｎ、ｎ−及びｐ＋、ｐ、ｐ−の表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、ｎ＋においてはｎよりもｎ形の不純物濃度が相対的に高く、ｎ−においてはｎよりもｎ形の不純物濃度が相対的に低い。また、ｐ＋においてはｐよりもｐ形の不純物濃度が相対的に高く、ｐ−においてはｐよりもｐ形の不純物濃度が相対的に低い。半導体装置１００において、ｐ形とｎ形の導電形を入れ替えてもよい。
基板６０の裏面側には、トレンチ７０が形成される。トレンチ７０は、基板６０、ＡｌＮ層３１及びバッファ層３２を貫通し、ｎ＋ＧａＮ層３３に到達する。トレンチ７０は、例えば、基板６０、ＡｌＮ層３１及びバッファ層３２をエッチングすることで形成される。トレンチ７０を形成することにより、ｎ＋ＧａＮ層３３を露出させる。
第１電極１０は、例えば、ソース電極である。第１電極１０は、窒化物半導体層３０の上に設けられる。第１電極１０は、例えば、ｎインプランテーション層３６及びｐ＋ＧａＮ層３７に接している。第１電極１０は、窒化物半導体層３０とオーミック接触（オーミックコンタクト）していることが望ましい。第１電極１０の材料としては、例えば、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、銅（Ｃｕ）及びチタン（Ｔｉ）の少なくともいずれかの金属が用いられる。
第２電極２０は、第１方向において第１電極１０と離間して設けられる。第１方向は、例えば、Ｚ軸方向である。Ｚ軸方向は、基板６０の表面（または裏面）に対して垂直な１つの方向である。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。第２電極２０は、例えば、ドレイン電極である。第２電極２０は、例えば、トレンチ７０内に設けられ、ｎ＋ＧａＮ層３３に接している。第２電極２０は、第１電極１０と同様に、窒化物半導体層３０とオーミック接触していることが望ましい。第２電極２０の材料としては、例えば、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、銅（Ｃｕ）及びチタン（Ｔｉ）の少なくともいずれかの金属が用いられる。
第３電極４０は、Ｚ軸方向と交差する第２方向において第１電極１０と離間して設けられる。第２方向は、例えば、Ｘ軸方向である。第３電極４０は、例えば、ゲート電極である。この例においては、第３電極４０は、Ｘ軸方向において２つの第１電極１０の間に設けられる。第３電極４０の材料としては、例えば、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、銅（Ｃｕ）及びチタン（Ｔｉ）の少なくともいずれかの金属が用いられる。
半導体装置１００は、さらに、ゲート絶縁層５０を含む。ゲート絶縁層５０は、第３電極４０と窒化物半導体層３０との間に設けられる。ゲート絶縁層５０には、例えば、酸化シリコン（ＳｉＯ２等）などが用いられる。例えば、ＩＣＰ-ＲＩＥ（Inductively Coupled Plasma Reactive Ion Etching）法などを用いて、ｎインプランテーション層３６、ｐＧａＮ層３５及びｎＧａＮ層３４をエッチングし、所定深さのトレンチを形成する。そのトレンチ内に埋め込むようにして、ゲート絶縁層５０と、第３電極４０と、が順に形成される。この例では、第１電極１０と第３電極４０との間にゲート絶縁層５０が延在する。
ここで、Ｘ軸方向と交差する１つの方向を第３方向とする。第３方向は、例えば、Ｙ軸方向である。Ｙ軸方向は、Ｚ軸方向及びＸ軸方向のそれぞれと垂直に交差する。
本例の場合、第１電極１０、第２電極２０及び第３電極４０は、Ｙ軸方向に沿って延在する。２つの第１電極１０と、第３電極４０と、は、窒化物半導体層３０のおもて面側においてストライプ状に形成されている。第２電極２０は、窒化物半導体層３０の裏面側においてトレンチ７０内に形成されている。各電極の配置は、変形が可能である。
上記の窒化物半導体層３０において、第１電極１０と第２電極２０との間（ソース−ドレイン間）に電界が印加されると、第１電極１０から第２電極２０に向けて電子３９が流れる。この電子３９は、例えば、ｃ軸方向８０に沿うＺ軸方向に流れる。ｃ軸方向８０は、窒化物半導体層３０の結晶構造におけるｃ面（極性面）に対して垂直な方向である。
図１（ｂ）及び図２に表したように、第１電極１０は、第１面１１を含む。第２電極２０は、第２面２１を含む。第２面２１は、Ｚ軸方向において第１面１１と離間する。第３電極４０は、第３面４１を含む。窒化物半導体層３０は、第１面１１と第２面２１との間、及び、第３面４１と第２面２１との間に設けられる。第１面１１と第２面２１とは、窒化物半導体層３０と接する。第１面１１と第２面２１とは、窒化物半導体層３０を介して、互いに対向する。第３面４１と第２面２１とは、窒化物半導体層３０と接する。第３面４１と第２面２１とは、窒化物半導体層３０を介して、互いに対向する。
第２電極２０の第２面２１には、凸部及び凹部の少なくともいずれかが複数設けられている。この例では、複数の凸部２２が設けられている。すなわち、第２電極２０は、複数の凸部２２を含む。窒化物半導体層３０は、第１面１１と第２面２１との間、及び、第３面４１と第２面２１との間に設けられる。複数の凸部２２は、第１面１１との間に設けられる。複数の凸部２２は、第３面４１との間に設けられていてもよい。この例において、第２電極２０の第２面２１には、第１電極１０の第１面１１、及び、第３電極４０の第３面４１と対向する複数の凸部２２が設けられている。
第２面２１は、第１面１１との間に設けられた第１部分２１ａと、第３面４１との間に設けられた第２部分２１ｂと、を含む。第２面２１のうちの、第１面１１と対向する第１部分２１ａに、複数の凸部２２を設け、第３面４１と対向する第２部分２１ｂを平面としてもよい。これにより、凸部形成にかかる工数を短縮することができる。また、第２部分２１ｂに、小さな凸部を複数設けるようにしてもよい。例えば、第１部分２１ａに形成された凸部２２よりも小さい凸部を設けることができる。
複数の凸部２２は、少なくとも第２面２１の第１面１１に対向する第１部分２１ａに形成されている。複数の凸部２２のうちのいずれかの断面は、例えば、弧状である。複数の凸部２２は、窒化物半導体層３０（ｎ＋ＧａＮ層３３）に対して凸とされる。また、複数の凸部２２の代わりに、窒化物半導体層３０（ｎ＋ＧａＮ層３３）に対して凹となる複数の凹部を設けてもよい。複数の凹部は、例えば、ディンプル（窪み）状である。また、複数の凹凸部としてもよい。複数の凹凸部は、凸部及び凹部をそれぞれ複数含む。
複数の凸部２２は、例えば、ｎ＋ＧａＮ層３３を所定の形状にエッチングすることで形成される。エッチング方法としては、例えば、ドライエッチング、ウェットエッチングのいずれの方法を用いてもよい。ここで、複数の凸部２２は、例えば、単位面積（例えば、１０マイクロメートル平方（μｍ２））あたり１〜１００個設けられる。
この例では、複数の凸部２２がＸ軸方向及びＹ軸方向に沿って断面弧状に形成されている。複数の凸部２２は、Ｘ軸方向にのみ断面弧状に形成されていてもよい。複数の凸部２２は、Ｙ軸方向にのみ断面弧状に形成されていてもよい。
ここで、窒化物半導体層３０は、おもて面３８を含む。おもて面３８は、第１電極１０が形成される面である。Ｚ軸方向と、窒化物半導体層３０のｍ面、ａ面及びｃ面のいずれかと、の間の角度は、８５度以上９０度以下であることが望ましい。ｍ面、ａ面及びｃ面は窒化物半導体層３０の結晶面である。Ｚ軸方向は、第１電極１０から第２電極２０に向かう方向３８ａと一致する。すなわち、おもて面３８は、ｍ面、ａ面及びｃ面のいずれかの結晶面に対して０度以上５度以下の角度を有することが望ましい。おもて面３８の平坦性等の観点から、おもて面３８は結晶面に対して０度以上１度以下の角度を有することが望ましく、０度以上０．３度以下の角度を有することがより望ましい。
窒化物半導体層３０の結晶構造は、六方晶系とすることが可能である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）が、ｃ面すなわち（０００１）面である。窒化物半導体層３０では、分極方向がｃ軸に沿っている。ｃ面は、極性面である。一方、六角柱の側面（柱面）が、（１−１００）面と等価な面であるｍ面、すなわち｛１−１００｝面である。隣り合わない一対の稜線を通る面が（１１−２０）面と等価な面であるａ面、すなわち｛１１−２０｝面である。ｍ面およびａ面は、非極性面である。
図３は、第１の実施形態に係る別の半導体装置を例示する模式的断面図である。
本例の半導体装置１０１は、第１電極１０と、第２電極２０と、窒化物半導体層３０と、を含む。
図３は、図１（ａ）に例示したＢ１−Ｂ２断面に対応する断面を示す。
図３に表すように、第２電極２０は、複数の凸部２２を含む。複数の凸部２２のうちのいずれかの断面は、例えば、台形状である。
この例では、複数の凸部２２がＸ軸方向及びＹ軸方向に沿って断面台形状に形成されている。複数の凸部２２は、Ｘ軸方向にのみ断面台形状に形成されていてもよい。複数の凸部２２は、Ｙ軸方向にのみ断面台形状に形成されていてもよい。この例においても、窒化物半導体層３０に対して凹となる複数の凹部を設けてもよい。また、複数の凹凸部としてもよい。複数の凹凸部は、凸部及び凹部をそれぞれ複数含む。
図４は、第１の実施形態に係る別の半導体装置を例示する模式的断面図である。
本例の半導体装置１０２は、第１電極１０と、第２電極２０と、窒化物半導体層３０と、を含む。
図４は、図１（ａ）に例示したＢ１−Ｂ２断面に対応する断面を示す。
図４に表すように、第２電極２０は、複数の凸部２２を含む。複数の凸部２２のうちのいずれかの断面は、例えば、三角形状である。
この例では、複数の凸部２２がＸ軸方向及びＹ軸方向に沿って断面三角形状に形成されている。複数の凸部２２は、Ｘ軸方向にのみ断面三角形状に形成されていてもよい。複数の凸部２２は、Ｙ軸方向にのみ断面三角形状に形成されていてもよい。この例においても、窒化物半導体層３０に対して凹となる複数の凹凸を設けてもよい。また、複数の凹凸部としてもよい。複数の凹凸部は、凸部及び凹部をそれぞれ複数含む。
図５は、窒化物半導体の結晶構造を例示する模式図である。
図５に表すように、窒化物半導体の結晶構造は、六方晶系とすることが可能である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）が、ｃ面すなわち（０００１）面である。窒化物半導体では、分極方向がｃ軸に沿っている。ｃ面は、極性面である。
一方、六角柱の側面（柱面）が、（１−１００）面と等価な面であるｍ面、すなわち｛１−１００｝面である。隣り合わない一対の稜線を通る面が（１１−２０）面と等価な面であるａ面、すなわち｛１１−２０｝面である。ｍ面およびａ面は、非極性面である。
以下、窒化物半導体層３０のおもて面３８が極性面であるｃ面の場合を例にして、説明する。ｃ軸方向８０（図１（ｂ）参照）は、ｃ面に垂直な方向、すなわち、Ｚ軸方向に沿う方向となる。なお、おもて面３８が非極性面であるｍ面またはａ面の場合も、以下と同様のことが言える。
図６は、窒化物半導体の特性を例示する図である。
ＧａＮなどの所謂圧電半導体では、超音波束が結晶の一部に局所的に発生して、いわゆる音響ドメインを形成する。横型トランジスタの場合、ｃ面においては、ソース電極が、ドレイン電極に対して平行であれば、どの方向でも、音響ドメインが生じる。ｍ面またはａ面においては、特に、分極方向（ｃ軸方向）に平行な電界が印加されるように、ソース電極、ゲート電極、ドレイン電極が形成されると、音響ドメインを生じる。
窒化物半導体では一般的に電子のドリフト速度は音速よりも高いため、電界の形成されているソース電極とドレイン電極との間に超音波増幅による共振現象が発生する場合がある。共振現象が発生すると、圧電ポテンシャル波の底に電子がトラップされ、電流飽和が発生する。
超音波増幅が生じた場所では電流飽和が起こり、見かけ上この領域の抵抗が高くなる。したがって、結晶に電圧を加えた状態において、この領域に電界が集中することになり、高電界ドメインが生成される。共振現象とともに電界集中が生じ、この状態が続くと最終的には絶縁破壊などにより、結晶そのものが破壊されるおそれがある。
超音波増幅による共振現象は、結晶中の熱雑音超音波が半導体装置内で局所的に増幅されるために起こると考えられる。共振現象は、例えば、以下のように説明される。
図６に表すように、圧電半導体中に超音波を伝搬させると、音波は、圧電性のために伝導帯の底にポテンシャル波ｐｗを作る。電子ｅはこのポテンシャルの谷に捕えられる。超音波の伝搬方向と同じ方向に電界Ｅを加えて電子ｅを加速する。電子ｅのドリフト速度（図中Ｖｄ）がこのポテンシャル波ｐｗの伝搬速度（音速：図中Ｖｓ）を越すと、電子ｅのエネルギーが音波系に流れ、超音波が増幅されてポテンシャルの谷は、さらに深くなる。
ＧａＮの圧電定数を比較すると、｜ｅ３３｜＞｜ｅ１５｜の関係がある。ここで、ｅ３３は、例えば、０．７３であり、ｅ１５は、例えば、０．３３である。したがって、同じ大きさの電界を加えた場合には、自発分極に平行に加えた方が、垂直に加えるよりも、より大きな応力が発生する。また、自発分極に平行に電界を加えた場合には伸縮ひずみが発生し、大きな体積変化を伴う。一方、自発分極に垂直に電界を加えた場合にはすべり歪が発生し、体積変化は比較的小さい。変形ポテンシャルは体積変化に比例する。したがって自発分極に平行に電界を加えた方が、より大きな振幅のポテンシャル変化が発生する。
一方、縦型トランジスタでは、ソース電極とドレイン電極とがＺ軸方向に離間して形成される。縦型トランジスタの場合でも、ｍ面、ａ面及びｃ面のいずれかの結晶面をおもて面とし、ソース電極、ドレイン電極間が平行であれば、どの方向でも、ポテンシャル変化が生じ得る。
縦型トランジスタの場合、ｃ面をおもて面とすると、ソース−ドレイン間に印加される電界の方向は、自発分極の方向（ｃ軸方向）と平行となる。一方、ｍ面またはａ面をおもて面とすると、ソース−ドレイン間に印加される電界の方向は、自発分極の方向と垂直となる。このため、ｃ面のほうが、ｍ面またはａ面よりも、ポテンシャル変化が大きいと言える。しかし、いずれの場合においてもポテンシャル変化は発生するため、超音波増幅による共振現象は起こり得る。但し、ｍ面またはａ面をおもて面とした場合、分極方向（ｃ軸方向）と垂直に電界が印加されるため、ｃ面と比べて、超音波増幅の程度は小さいと考えられる。
谷の深さが電子ｅの熱エネルギーより小さいときは、電子ｅはこの谷から自由にとび出すことができる。したがって、電気伝導は影響を受けずオーミック性は保たれる。しかし、超音波がどんどん増幅されて、谷の深さが熱エネルギーより充分大きくなると、電子ｅはもはやこの谷からとび出すことができなくなって、超音波とともに音速で移動することになる。
このようにして電流飽和が起こる。そして、半導体装置の結晶に何らかの不均一性があって、ある領域が他の部分より超音波増幅が起こりやすくなっているとする。そうすると、電流飽和はこの領域だけで起こり、見かけ上、この領域の電気抵抗を高くする。したがって、半導体装置の結晶に一定電圧を加えた状態では、この領域に電界が集中することになり、高電界ドメインができあがる。すなわち、共振現象とともに電界集中が発生し、この状態が続くと最終的には絶縁破壊などにより、結晶そのものの破壊が発生したりするおそれがある。
図７は、各種半導体における電界と電子のドリフト速度の関係を示すグラフ図である。
図７の縦軸は、電子のドリフト速度Ｖ（×１０７ｃｍ／ｓ）を表す。横軸は、電界Ｅ（×１０５Ｖ／ｃｍ）を表す。
図７に示すように、電界Ｅが０．２×１０５Ｖ／ｃｍ以上のときに、ＧａＮにおける電子のドリフト速度Ｖは、ＳｉＣ、ＳｉまたはＧａＡｓにおけるそれに比べて、高い。
ソースとドレイン間距離が２０マイクロメートル（μｍ）程度のサイズでは、１００ｋＶ／ｃｍ程度の電界となる。このとき、図７に示すように、ＧａＮにおいては、電子のドリフト速度Ｖは、約２×１０７ｃｍ／ｓである。ＧａＮにおける音速は、６．６×１０５ｃｍ／ｓであり、電子のドリフト速度Ｖは音速よりも大きい。このため、上述した超音波増幅による共振現象が、窒化物半導体で発生し得る。
このように、窒化物半導体においては、特に極性面となるｃ面を使用した構造を用いる場合に、圧電半導体としての圧電特性に配慮することが望ましい。この圧電特性に配慮しない構造では、窒化物半導体の優れた特徴を生かすことは難しい。
本実施形態によれば、縦型トランジスタにおいて、ドレイン電極に複数の凸部（または複数の凹部または複数の凹凸部）を設けることにより、電極間（ソース−ドレイン電極間）の間隔が不均等な状態にすることができる。例えば、ソース電極とドレイン電極とは、非平行な状態にされる。これにより、電極間で発生した超音波が同じ方向に反射することを防止できる。このため、超音波増幅が生じにくく、超音波増幅による共振現象は発生し難くなる。これにより、絶縁破壊等を防止でき、信頼性が向上する。つまり、信頼性の向上が可能な半導体装置を提供できる。
なお、複数の凸部２２の形状、個数、配置などはこれらに限定されるものではない。複数の凸部２２は必ずしも規則的に配置されていなくてもよい。例えば、第２電極２０の第２面２１をエッチング等の方法を用いて粗面化し、複数の凸部２２を不規則な方向に形成するようにしてもよい。
（第２の実施形態）
図８（ａ）及び図８（ｂ）は、第２の実施形態に係る半導体装置の要部を例示する模式的断面図である。
図８（ａ）に表すように、半導体装置１０３は、第１電極１０と、第２電極２０と、窒化物半導体層３０と、を含む。
図８（ａ）は、図１（ａ）のＡ１−Ａ２断面に対応する断面を示す。
第１電極１０は、第２電極２０に対向する第１面１１を含む。第２電極２０は、第１面１１に対向する第２面２３を含む。第２面２３は、第１面１１に対して傾斜している。第２面２３は、例えば、Ｘ軸方向において第１面１１に対して傾斜する。第２面２３は、第１電極１０の側の第１上端２３ａと、第３電極４０の側の第２上端２３ｂと、を含む。この例においては、第１上端２３ａが第２上端２３ｂよりも高くなるように傾斜している。これとは逆に、第１上端２３ａが第２上端２３ｂよりも低くなるように傾斜していてもよい。
第２面２３の傾斜は、必ずしも連続していなくともよい。第２面２３は、第１面１１に対して平行な平面と、第１面１１に対して傾斜する傾斜面と、を組み合わせるようにしてもよい。また、第２面２３は断面が階段状に形成されていてもよい。
図８（ｂ）に表すように、半導体装置１０３ａは、第１電極１０と、第２電極２０と、窒化物半導体層３０と、を含む。
図８（ｂ）は、図１（ａ）のＢ１−Ｂ２断面に対応する断面を示す。
第１電極１０は、第２電極２０に対向する第１面１１を含む。第２電極２０は、第１面１１に対向する第２面２４を含む。第２面２４は、第１面１１に対して傾斜している。第１面１１は、第１端１２ａと、第２端１２ｂと、を含む。第２端１２ｂは、Ｙ軸方向において第１端１２ａと離間する。第２面２４は、第３端２５ａと、第４端２５ｂと、を含む。第３端２５ａは、Ｚ軸方向において第１端１２ａと並ぶ。第４端２５ｂは、Ｙ軸方向において第３端２５ａと離間する。第１端１２ａと第３端２５ａとの間の第１距離ｄ１は、第２端１２ｂと第４端２５ｂとの間の第２距離ｄ２よりも長い。なお、これとは逆に、第１距離ｄ１が第２距離ｄ２よりも短くてもよい。
ここで、第１端１２ａと第２端１２ｂとの距離（電極長）Ｗ（マイクロメートル：μｍ）と、第１距離ｄ１（マイクロメートル：μｍ）と、第２距離ｄ２（マイクロメートル：μｍ）と、により、第２面２４と第１面１１との間の傾斜角度θ（度：ｄｅｇ）は、下記の第１式により表される。

θ＝ｔａｎ−１{（ｄ１-ｄ２）／Ｗ} …（１）

実施形態において、θは、例えば、０．１以上８８．１以下である。
傾斜角度θが上記の範囲のときに、共振が効果的に抑制できる。
このように、本実施形態によれば、縦型トランジスタにおいて、ソース電極に対してドレイン電極を傾斜させることにより、電極間（ソース−ドレイン電極間）の間隔が不均等となる。これにより、電極間で発生した超音波が同じ方向に反射することを防止できる。このため、超音波増幅が生じにくく、超音波増幅による共振現象は発生し難くなる。これにより、絶縁破壊等を防止でき、信頼性が向上する。
（第３の実施形態）
図９（ａ）及び図９（ｂ）は、第３の実施形態に係る半導体装置を例示する模式図である。
図９（ａ）は、第３の実施形態に係る半導体装置を例示する模式的平面図である。
図９（ｂ）は、図９（ａ）のＣ１−Ｃ２断面を例示する模式的断面図である。
図１０は、図９（ａ）の一部（Ｅ部）を例示する模式的斜視図である。
図１１は、図９（ａ）のＤ１−Ｄ２断面を例示する模式的断面図である。
図９（ａ）及び図９（ｂ）に表すように、本実施形態の半導体装置１０４は、第１電極１０ａ、１０ｂと、第２電極２０ａ、２０ｂと、窒化物半導体層３０と、第３電極４０と、を含む。第１電極１０ａ、１０ｂは、ソース電極である。第２電極２０ａ、２０ｂは、ドレイン電極である。第３電極４０は、ゲート電極である。
窒化物半導体層３０は、第１面３０ａと、第２面３０ｂと、を含む。第２面３０ｂは、Ｚ軸方向において第１面３０ａと離間する。第２面３０ｂは、第１面３０ａとは反対側の面である。第１電極１０ａ、１０ｂは、第１面３０ａに設けられる。第３電極４０は、第１面３０ａに設けられる。第２電極２０ａ、２０ｂは、第２面３０ｂに設けられる。第２電極２０ａ、２０ｂは、第１面３０ａと第２面３０ｂとを結ぶ方向において第１電極１０ａ、１０ｂと重ならない。ここで、第２電極２０、２０ｂと第１電極１０ａ、１０ｂとが「重ならない」とは、電極の一部のみが重なることを含む。例えば、電極幅の１０％以内が重なっていてもよい。
例えば、図１０に表すように、窒化物半導体層３０は、第１領域ｒ１と、第２領域ｒ２と、第３領域ｒ３と、第４領域ｒ４と、第５領域ｒ５と、第６領域ｒ６と、を含む。第２領域ｒ２は、第１領域ｒ１とＺ軸方向に離間する。第３領域ｒ３は、Ｘ軸方向において第１領域ｒ１と並ぶ。第４領域ｒ４は、Ｙ軸方向において第３領域ｒ３と並ぶ。第５領域ｒ５は、第４領域ｒ４とＺ軸方向に離間する。第６領域ｒ６は、第５領域ｒ５とＸ軸方向に並び第２領域ｒ２とＹ軸方向に並ぶ。すなわち、第１領域ｒ１、第３領域ｒ３及び第４領域ｒ４は、第１面３０ａに設けられる。第２領域ｒ２、第５領域ｒ５及び第６領域ｒ６は、第２面３０ｂに設けられる。
この例においては、第１電極１０ａは、第１領域ｒ１に設けられる。第２電極２０ａは、第５領域ｒ５と第６領域ｒ６とに設けられる。第３電極４０は、第３領域ｒ３と第４領域ｒ４とに設けられる。但し、第２電極２０ａは、第１領域ｒ１と対向する第２領域ｒ２になければよく、この例に限定されない。
図１１に表すように、Ｙ軸方向に沿って、第１電極１０ａ、１０ｂと、第２電極２０ａ、２０ｂと、が互い違いに交互（千鳥状）に並ぶ。すなわち、Ｚ軸方向において、第１電極１０ａ、１０ｂと、第２電極２０ａ、２０ｂと、が重ならない(対向しない)配置となる。なお、第１電極１０と第２電極２０の個数は本例に限定されない。
このように、本実施形態によれば、縦型トランジスタにおいて、ソース電極とドレイン電極とが重ならない配置とすることで、電極間で発生した超音波が同じ方向に反射することを防止できる。このため、超音波増幅が生じにくく、超音波増幅による共振現象は発生し難くなる。これにより、絶縁破壊等を防止でき、信頼性が向上する。
（第４の実施形態）
図１２は、第４の実施形態に係る半導体装置を例示する模式的断面図である。
本実施形態の半導体装置２００は、窒化物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ：Hetrojunction Electron Mobility Transistor）である。
半導体装置２００は、第１電極１１０と、第２電極１２０と、窒化物半導体層１３０と、第３電極１４０と、基板１５０と、を含む。第１電極１１０は、例えば、ソース電極である。第２電極１２０は、例えば、ドレイン電極である。第３電極１４０は、例えば、ゲート電極である。基板１５０には、例えば、ＧａＮが用いられる。窒化物半導体層１３０には、例えば、ＧａＮが用いられる。窒化物半導体層１３０は、ｎ−ＧａＮ層１３１と、ｐ＋ＧａＮ層１３２と、ｎ＋ＧａＮ層１３３と、再成長ＧａＮ層１３４と、再成長ＡｌＧａＮ層１３５と、を含む。再成長ＧａＮ層１３４における再成長ＡｌＧａＮ層１３５との界面付近には、２次元電子ガス(２ＤＥＧ:Two Dimensional Electron Gas)１３６が形成される。窒化物半導体層１３０のおもて面１３７は、例えば、ｃ面である。
すなわち、窒化物半導体層１３０は、再成長ＧａＮ層１３４と、再成長ＡｌＧａＮ層１３５と、を含む。再成長ＡｌＧａＮ層１３５は、再成長ＧａＮ層１３４と第１電極１１０との間、及び、再成長ＧａＮ層１３４と第３電極１４０との間に設けられる。
上記の窒化物半導体層１３０において、第１電極１１０と第２電極１２０との間（ソース−ドレイン間）に電界が印加されると、第１電極１１０から第２電極１２０に向けて電子１３８が流れる。この電子１３８は、ｃ軸方向に沿うＺ軸方向に流れる。
半導体装置２００の製造方法の一例について説明する。
例えば、ｃ面をおもて面とするＧａＮ基板を準備する。ＧａＮ基板は基板１５０の一例である。基板１５０は、ナトリウムフラックス法などの液相成長や、アモノサーマル法などの融液成長法を用いて、バルクＧａＮのインゴットを作製し、このインゴットからｃ面がおもて面となるよう切り出すことで準備される。
基板１５０のｃ面上に、例えば、ＭＯＶＰＥ法を用いて、ｎ−ＧａＮ層１３１、ｐ＋ＧａＮ層１３２、ｎ＋ＧａＮ層１３３を、それぞれエピタキシャル成長により形成する。
ｐ＋ＧａＮ層１３２及びｎ＋ＧａＮ層１３３を、例えば、ＩＣＰ-ＲＩＥ法を用いて、傾斜状にエッチングし、ＡｌＧａＮ／ＧａＮを例えばＭＯＶＰＥ法で再成長させる。これにより、再成長ＧａＮ層１３４と再成長ＡｌＧａＮ層１３５とが形成される。再成長ＧａＮ層１３４と再成長ＡｌＧａＮ層１３５との間の斜面上に２ＤＥＧ層１３６が形成される。
基板１５０には、ＧａＮの他にも、酸化ガリウム、ＳｉＣ、Ｓｉ、サファイア等の基板を用いることが可能である。ＳｉＣ基板またはサファイア基板を用いて、基板１５０の上に、おもて面がｃ面の窒化物半導体層１３０をエピタキシャル成長させる場合、ＳｉＣ基板またはサファイア基板のおもて面の面方位についてもｃ面であることが望ましい。ただし、成長条件によっては必ずしもおもて面がｃ面であることが必須とはならない。
上記のようにして基板１５０の上に窒化物半導体層１３０が形成された後、第１電極１１０、第２電極１２０及び第３電極１４０が形成される。これらの電極は、例えば、電子線蒸着とリフトオフ法を用いて形成される。
具体的には、再成長ＡｌＧａＮ層１３５、再成長ＧａＮ層１３４及びｎ＋ＧａＮ層１３３をエッチングし、ｐ＋ＧａＮ層１３２を露出させる。露出したｐ＋ＧａＮ層１３２の上に、ｐ＋ＧａＮ層１３２の電位固定のため、リセス構造のｐ形オーミック電極１１０ａが形成される。このｐ形オーミック電極１１０ａの上部に第１電極１１０が形成される。これにより短絡及び接地を行っている。その後、基板１５０の裏面全面に渡って第２電極１２０が形成され、合金化アニール処理が実施される。
ここで、第１電極１１０は、第１面１１１を含む。第１面１１１は、第２電極１２０に対向する。第２電極１２０は、第２面１２１を含む。第２面１２１は、第１面１１１に対向する。すなわち、基板１５０及び窒化物半導体層１３０は、第１面１１１と第２面１２１との間に配置される。第２面１２１には、例えば、複数の凸部１２２が設けられている。複数の凸部１２２のうちのいずれかの断面は、例えば、弧状である。複数の凸部１２２は、例えば、基板１５０の裏面を所定の形状にエッチングすることで形成される。エッチングとしては、例えば、ドライエッチング、ウェットエッチングのいずれの方法を用いてもよい。
最後に、２つの第１電極１１０の間に第３電極１４０が形成される。第３電極１４０は、再成長ＡｌＧａＮ層１３５の上に形成される。なお、第３電極１４０の形成に先立ち、必要に応じて第１電極１１０が形成されたおもて面にゲート絶縁膜として、誘電体を形成しても良い。誘電体は、ＳｉＯ２、ＳｉＮ、ＡｌＮなど、所望するゲート電極特性が得られる材料であれば良い。誘電体は、例えば、ＰＥＣＶＤ法（Plasma Enhanced Chemical Vapor Deposition：プラズマ化学気相成長法）、ＬＰＣＶＤ法（Low Pressure Chemical Vapor Deposition：減圧化学気相成長法）、ＥＣＲ（Electron Cyclotron Resonance：電子サイクロトロン共鳴）スパッタ法などにより形成される。
以上の製造方法により、図１２に表す構造の半導体装置２００を製造することができる。
このように、実施形態の構造を縦型ＨＥＭＴに適用した場合においても、ドレイン電極に複数の凸部（または複数の凹部または複数の凹凸部）を設けることにより、電極間（ソース−ドレイン電極間）の間隔が不均等な状態にすることができる。例えば、電極間が非平行な状態とされる。これにより、電極間で発生した超音波が同じ方向に反射することを防止できる。このため、超音波増幅が生じにくく、超音波増幅による共振現象は発生し難くなる。これにより、絶縁破壊等を防止でき、信頼性が向上する。
以上の実施形態では、ｃ面をおもて面とした場合を例示して説明した。実施形態は、ｍ面またはａ面をおもて面とした場合についてもｃ面と同様に適用できる。
また、第１、第４の実施形態では、ドレイン電極に凸部を設け、ソース−ドレイン電極間が非平行となる構造とした。ドレイン電極と窒化物半導体層との間に介在する介在層を含む場合、ドレイン電極ではなく、介在層の窒化物半導体層の側の面に凸部を設けるようにしてもよい。介在層には、例えば、Ｓｉ、ＳｉＣ、サファイヤ、などの半導体基板材料が用いられる。ドレイン電極に傾斜を設ける場合においても同様である。
本願明細書において、窒化物半導体とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、窒化物半導体に含まれるものとする。
実施形態によれば、信頼性の向上が可能な半導体装置が提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、第１電極、第２電極、第３電極及び窒化物半導体層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０、１０ａ、１０ｂ、１１０…第１電極、 １１、１１１…第１面、 １２ａ…第１端、 １２ｂ…第２端、 ２０、２０ａ、２０ｂ、１２０…第２電極、 ２１、２３、２４、１２１…第２面、 ２１ａ…第１部分、 ２１ｂ…第２部分、 ２２、１２２…凸部、 ２３ａ…第１上端、 ２３ｂ…第２上端、 ２５ａ…第３端、 ２５ｂ…第４端、 ３０、１３０…窒化物半導体層、 ３０ａ…第１面、 ３０ｂ…第２面、 ３１…ＡｌＮ層、 ３２…バッファ層、 ３３、１３３…ｎ＋ＧａＮ層、 ３４…ｎＧａＮ層、 ３５…ｐＧａＮ層、 ３６…ｎインプランテーション層、 ３７、１３２…ｐ＋ＧａＮ層、 ３８、１３７…おもて面、 ３８ａ…方向、 ３９、１３８…電子、 ４０…第３電極、 ５０…ゲート絶縁層、 ６０、１５０…基板、 ７０…トレンチ、 ８０…ｃ軸方向、 １００〜１０４、２００…半導体装置、 １１０ａ…ｐ形オーミック電極、 １３１…ｎ−ＧａＮ層、 １３４…再成長ＧａＮ層、 １３５…再成長ＡｌＧａＮ層、 １３６…２ＤＥＧ

Claims (13)

  1. 第１面を含む第１電極と、
    凸部及び凹部の少なくともいずれかが複数設けられた第２面を含む第２電極であって、第１方向において前記第１電極と離間して設けられた第２電極と、
    前記第１方向と交差する第２方向において前記第１電極と離間して設けられた第３電極と、
    前記第１面と前記第２面との間、及び、前記第３電極と前記第２面との間に設けられた窒化物半導体層と、
    を備えた半導体装置。
  2. 前記凸部及び前記凹部のうちのいずれかの断面は、弧状である請求項１記載の半導体装置。
  3. 前記凸部及び前記凹部のうちのいずれかの断面は、台形状である請求項１記載の半導体装置。
  4. 前記凸部及び前記凹部のうちのいずれかの断面は、三角形状である請求項１記載の半導体装置。
  5. 前記第２面は、前記第１面との間に設けられた第１部分と、前記第３電極との間に設けられた第２部分と、を含み、
    前記第１部分は、前記凸部及び前記凹部の少なくともいずれかが複数設けられ、
    前記第２部分は、平面である請求項１〜４のいずれか１つに記載の半導体装置。
  6. 第１面を含む第１電極と、
    前記第１面に対して傾斜した第２面を含む第２電極であって、第１方向において前記第１電極と離間して設けられた第２電極と、
    前記第１方向と交差する第２方向において前記第１電極と離間して設けられた第３電極と、
    前記第１面と前記第２面との間、及び、前記第３電極と前記第２面との間に設けられた窒化物半導体層と、
    を備えた半導体装置。
  7. 前記第１面は、
    第１端と、
    前記第１方向及び前記第２方向と交差する第３方向において前記第１端と離間した第２端と、
    を含み、
    前記第２面は、
    前記第１方向において前記第１端と並ぶ第３端と、
    前記第３方向において前記第３端と離間した第４端と、
    を含み、
    前記第１端と前記第３端との間の第１距離は、前記第２端と前記第４端との間の第２距離よりも長い請求項６記載の半導体装置。
  8. 前記第１端と前記第２端との距離をＷ（マイクロメートル）とし、
    前記第１距離をｄ１（マイクロメートル）とし、
    前記第２距離をｄ２（マイクロメートル）としたとき、
    ｔａｎ−１{（ｄ１-ｄ２）／Ｗ}は、０．１以上８８．１以下である請求項７記載の半導体装置。
  9. 前記窒化物半導体層は、ｍ面、ａ面及びｃ面を含む六方晶系の結晶構造を有し、
    前記第１方向と、前記ｍ面、前記ａ面及び前記ｃ面のいずれかと、の間の角度は、８５度以上９０度以下である請求項１〜８のいずれか１つに記載の半導体装置。
  10. 前記第１電極はソース電極であり、前記第２電極はドレイン電極であり、前記第３電極はゲート電極である請求項１〜９のいずれか１つに記載の半導体装置。
  11. 第１面と、前記第１面とは反対側の第２面と、を有する窒化物半導体層と、
    前記第１面に設けられたソース電極と、
    前記第１面に設けられたゲート電極と、
    前記第２面に設けられ前記第１面と前記第２面とを結ぶ方向において前記ソース電極と重ならないドレイン電極と、
    を備えた半導体装置。
  12. 前記窒化物半導体層は、
    ＧａＮ層と、
    前記ＧａＮ層と前記第１電極との間、及び、前記ＧａＮ層と前記第３電極との間に設けられたＡｌＧａＮ層と、
    を含む請求項１〜１１のいずれか１つに記載の半導体装置。
  13. 前記第１電極と前記窒化物半導体層とはオーミック接触し、
    前記第２電極と前記窒化物半導体層とはオーミック接触する請求項１〜１２のいずれか１つに記載の半導体装置。
JP2014185571A 2014-09-11 2014-09-11 半導体装置 Pending JP2016058648A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014185571A JP2016058648A (ja) 2014-09-11 2014-09-11 半導体装置
US14/637,115 US20160079410A1 (en) 2014-09-11 2015-03-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014185571A JP2016058648A (ja) 2014-09-11 2014-09-11 半導体装置

Publications (1)

Publication Number Publication Date
JP2016058648A true JP2016058648A (ja) 2016-04-21

Family

ID=55455598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014185571A Pending JP2016058648A (ja) 2014-09-11 2014-09-11 半導体装置

Country Status (2)

Country Link
US (1) US20160079410A1 (ja)
JP (1) JP2016058648A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019187789A1 (ja) * 2018-03-27 2019-10-03 パナソニック株式会社 窒化物半導体装置
US11075262B2 (en) 2018-12-10 2021-07-27 Kabushiki Kaisha Toshiba Semiconductor device
US11276774B2 (en) 2019-01-04 2022-03-15 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692039B (zh) * 2019-05-28 2020-04-21 大陸商聚力成半導體(重慶)有限公司 半導體裝置的製作方法
KR20200141335A (ko) * 2019-06-10 2020-12-18 삼성전자주식회사 점진적으로 변화하는 조성을 갖는 채널을 포함하는 전계 효과 트랜지스터
US11848371B2 (en) * 2020-07-02 2023-12-19 Xerox Corporation Polarization controlled transistor
DE102021203271A1 (de) * 2021-03-31 2022-10-06 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikales Halbleiterbauelement und Verfahren zur Erzeugung eines abrupten Endpunktdetektionssignals bei der Herstellung eines derartigen vertikalen Halbleiterbauelements

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019187789A1 (ja) * 2018-03-27 2019-10-03 パナソニック株式会社 窒化物半導体装置
JPWO2019187789A1 (ja) * 2018-03-27 2021-03-25 パナソニック株式会社 窒化物半導体装置
US11515412B2 (en) 2018-03-27 2022-11-29 Panasonic Holdings Corporation Nitride semiconductor device
JP7195306B2 (ja) 2018-03-27 2022-12-23 パナソニックホールディングス株式会社 窒化物半導体装置
US11075262B2 (en) 2018-12-10 2021-07-27 Kabushiki Kaisha Toshiba Semiconductor device
US11276774B2 (en) 2019-01-04 2022-03-15 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator

Also Published As

Publication number Publication date
US20160079410A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
JP2016058648A (ja) 半導体装置
JP5245305B2 (ja) 電界効果半導体装置及びその製造方法
JP5564815B2 (ja) 半導体装置及び半導体装置の製造方法
JP6024579B2 (ja) Ｈｅｍｔを備えた半導体装置
JP4509031B2 (ja) 窒化物半導体装置
JP5037594B2 (ja) 電界効果トランジスタ
JP5487613B2 (ja) 化合物半導体装置及びその製造方法
US9508809B2 (en) III-N device with extended source and drain
JP5302553B2 (ja) 半導体装置とその製造方法
JP5841417B2 (ja) 窒化物半導体ダイオード
JP2008311355A (ja) 窒化物半導体素子
US20150076506A1 (en) Semiconductor device
JP2016021530A (ja) 半導体装置
JP2011060912A (ja) 半導体装置
JP5383059B2 (ja) 電界効果トランジスタ
JP2014078565A (ja) 半導体装置
JP2013098274A (ja) 半導体装置
JP2009099774A (ja) ヘテロ接合電界効果型トランジスタ
JP2015065453A (ja) 半導体装置、電界効果トランジスタおよび電子装置
CN109309130B (zh) 异质结肖特基二极管元件
JP4843651B2 (ja) 半導体装置
JP6470480B1 (ja) 電界効果型トランジスタ
JP2013077638A (ja) 半導体装置
JP2016001651A (ja) 半導体装置およびその製造方法
JP2010062321A (ja) 半導体装置およびその製造方法