CN105448977A - 高电子迁移率晶体管及其制造方法 - Google Patents

高电子迁移率晶体管及其制造方法 Download PDF

Info

Publication number
CN105448977A
CN105448977A CN201511027694.9A CN201511027694A CN105448977A CN 105448977 A CN105448977 A CN 105448977A CN 201511027694 A CN201511027694 A CN 201511027694A CN 105448977 A CN105448977 A CN 105448977A
Authority
CN
China
Prior art keywords
layer
electron mobility
mobility transistor
high electron
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201511027694.9A
Other languages
English (en)
Inventor
陈家诚
姚建可
丁庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Institute of Terahertz Technology and Innovation
China Communication Microelectronics Technology Co Ltd
Original Assignee
China Communication Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Communication Microelectronics Technology Co Ltd filed Critical China Communication Microelectronics Technology Co Ltd
Priority to CN201511027694.9A priority Critical patent/CN105448977A/zh
Publication of CN105448977A publication Critical patent/CN105448977A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种高电子迁移率晶体管,包括:衬底、形成于衬底上缓冲层、包覆所述缓冲层鳍片的氮化铝镓势垒层、分别形成于所述势垒层上的栅极、源极及漏极以及形成于源极与栅极和漏极与栅极之间的钝化层。所述缓冲层为一具有鳍片的三维结构。本发明高电子迁移率晶体管通过将缓冲层的设置为三维结构,并使得冲层与势垒层形成三维结构的异质结接触,提高了输出功率。同时本发明高电子迁移率晶体管可以适当降低漏极电压来消减电流崩塌效应带来的漏电流下降现象。本发明还提供了一种高电子迁移率晶体管的制造方法。

Description

高电子迁移率晶体管及其制造方法
【技术领域】
本发明涉及一种半导体器件领域,具体涉及一种具有三维结构的高电子迁移率晶体管(HighElectronMobilityTransistor,HEMT)及其制造方法。
【背景技术】
半导体材料氮化镓(GaN)由于其拥有较大的禁带宽度、较高的临界击穿电场以及较高的电子饱和速度,被认为是一种制作大功率、高速半导体器件的优良半导体材料。氮化镓基的半导体材料在高频大功率领域主要的应用是高电子迁移率晶体管(HighElectronMobilityTransistor,HEMT)器件。但对于HEMT器件,在漏源电压达到一定程度之后,器件的漏极电流相对于饱和电流会有下降的现象,这就是HEMT普遍存在的电流崩塌(CurrentCollapse)效应,电流崩塌效应会导致器件的性能退化。
【发明内容】
鉴于以上内容,有必要提供一种可以降低漏极电压的高电子迁移率晶体管及其制造方法。
一种高电子迁移率晶体管,包括:
衬底;
形成于衬底上的氮化镓缓冲层,所述缓冲层为一具有鳍片的三维结构;
形成于所述鳍片区域之外的缓冲层上的第一钝化层;
包覆所述缓冲层鳍片的氮化铝镓势垒层;
分别形成于所述势垒层上的栅极、源极及漏极;以及
形成于源极与栅极和漏极与栅极之间的第二钝化层。
一种高电子迁移率晶体管的制造方法,包括:
于一衬底上生长一成核层;
形成一氮化镓缓冲层;
定义一鳍片的区域,刻蚀氮化镓鳍片结构;
去光阻,沉积形成第一钝化层,所述第一钝化层沉积于所述鳍片区域之外的缓冲层上;
在所述鳍片区域沉积一氮化铝镓势垒层;
形成欧姆接触结构的源极及漏极;
形成肖特基接触结构的栅极;
在源极与栅极和漏极与栅极之间形成第二钝化层。
相对于现有技术,本发明高电子迁移率晶体管通过将缓冲层的设置为三维结构,并使得缓冲层与势垒层形成三维结构的异质结接触,从而在同样的器件面积下,获得较平面结构增大电流密度,提高输出功率。同时本发明高电子迁移率晶体管能够在获得满足要求的漏电流条件下,可以适当降低漏极电压来消减电流崩塌效应带来的漏电流下降现象。
【附图说明】
图1为本发明高电子迁移率晶体管的第一实施方式的侧面示意图。
图2为图1中高电子迁移率晶体管沿II-II方向的俯视示意图。
图3为图1中高电子迁移率晶体管的沿III-III方向的剖面示意图。
图4为本发明高电子迁移率晶体管的第二实施方式的侧面示意图。
【具体实施方式】
下面结合附图和实施方式对本发明作进一步说明。
请一并参阅图1、图2及图3,图1为本发明高电子迁移率晶体管100的第一实施方式的侧面示意图,图2为图1中高电子迁移率晶体管100的俯视示意图,图3为图1中高电子迁移率晶体管100的剖面示意图。本实施方式中,所述高电子迁移率晶体管100包括衬底10、依次形成于所述衬底10上的成核层(图未示)、缓冲层20、第一钝化层30、势垒层40、栅极60、源极70、漏极80及第二钝化层35。
本实施方式中,所述衬底10的材料可以是蓝宝石(sapphire)、碳化硅(SiC)、硅(silicon)。所述成核层的材料可以是氮化铝(AlN)、氮化镓(GaN)或氮化铝镓(AlGaN),成核层厚度为100nm~200nm之间。所述缓冲层20为一材料为氮化镓材料的具有鳍片25三维结构。所述缓冲层20的厚度范围为1.5um~3um,所述氮化镓缓冲层20鳍片25的高度范围为0.5um~2um,顶层宽度范围是0.5~2um,所述氮化镓缓冲层20鳍片25的角度范围为80°~90°。所述第一钝化层30的材料为氮化物,如氮化硅(Si3N4),所述第一钝化层30为一保护层,所述第一钝化层30的厚度范围为100nm~500nm。本实施方式中,所述第一钝化层30设置在所述缓冲层20上除鳍片25处。
所述势垒层40为一包覆所述缓冲层鳍片的氮化铝镓层。所述氮化铝镓势垒层40的厚度范围为10nm~40nm,所述氮化铝镓势垒层40的化学式为AlxGa(1-x)N,其中,Al的成分可调,x的值范围为0.15~0.35。所述源极70与所述漏极80为欧姆接触,所述源极70与所述漏极80可以是钛、铝、镍或金(Ti、Al、Ni、Au)的金属堆叠层。所述栅极60为肖特基接触结构,所述栅极60可以是镍或金(Ni、Au)的堆叠层。所述第二钝化层35形成于源极70与栅极60和漏极80与栅极60之间,所述第二钝化层35为一氮化硅(Si3N4)层,用于减小电流崩塌效应。可以理解的是,所述栅极60可以设置在所述源极70及所述漏极80的中间位置,也可以设置在所述源极70及所述漏极80之间靠近所述源极70或所述漏极80一侧的位置。
本实施方式中,所述缓冲层20与所述势垒层30之间直接接触,其他实施方式中,所述缓冲层20与所述势垒层30之间还具有一界面缓冲层,所述界面缓冲层的材料为氮化铝(AlN),所述氮化铝的厚度范围为1nm~2nm。本实施方式中,所述栅极60、源极70及漏极80分别直接形成于所述势垒层30上,其他实施方案中,所述氮化铝镓势垒层30与所述栅极60、源极70及漏极80之间还具有一高介电常数材料层或氮化镓层。
上述高电子迁移率晶体管100的制造步骤包括:
S401:提供一衬底10,在清洗干净的所述衬底10上生长一层成核层,所述衬底10的材料可以是蓝宝石(sapphire)、碳化硅(SiC)、硅(silicon)。所述成核层的材料可以是氮化铝(AlN)、氮化镓(GaN)或氮化铝镓(AlGaN),所述成核层厚度为100nm~200nm之间。
S402:利用分子速外延(MBE)方法或者金属有机气相沉积(MOCVD)方法生长一层氮化镓缓冲层20,所述缓冲层20的厚度范围为1.5um~3um。
S403:利用光阻定义一鳍片25的区域,然后利用反应离子刻蚀(RIE)法刻蚀出氮化镓鳍片25结构。本实施方式中,所述鳍片25的高度范围为0.5um~2um,顶层宽度范围是0.5~2um,所述氮化镓缓冲层20鳍片25的角度范围为80°~90°。其他实施方式中,所述鳍片25的的角度范围可根据所述缓冲层20及所述鳍片25的总厚度以及需要确定。
S404:去光阻,清洗。在现有的结构上,沉积以形成第一钝化层30,所述第一钝化层30的材料为氮化物,如氮化硅(Si3N4),所述第一钝化层30为一保护层。所述第一钝化层30的厚度范围为100nm~500nm。本实施方式中,所述第一钝化层30只在所述鳍片25区域之外的缓冲层20上沉积。
S405:在所述鳍片25区域利用MBE或者MOCVD或者原子层沉积(ALD)方法沉积一层厚度为10nm~40nm的氮化铝镓势垒层40,所述氮化铝镓势垒层40的化学式为AlxGa(1-x)N,其中,Al的成分可调,x的值范围为0.15~0.35。
S406:形成源极70及漏极80,所述源极70与所述漏极80为欧姆接触。具体的,定义出所述源极70及漏极80区域,用RIE方法去除氮化铝镓,然后淀积金属层,在进行快速热退火(RTA),以便形成源极70及漏极80的欧姆接触,便于二维电子气(2DEG)在源极70及漏极80之间的传输。所述源极70与所述漏极80可以是钛、铝、镍或金(Ti、Al、Ni、Au)的金属堆叠层。
S407:形成栅极60,所述栅极60为肖特基接触结构。具体的,定义出栅极60区域,淀积栅极金属层,以便能够控制2DEG的传输。栅极金属层可以是镍或金(Ni、Au)的堆叠层。
S408:在源极70、漏极80及栅极60形成之后,然后在源极70与栅极60和漏极80与栅极60之间形成第二钝化层35,所述第二钝化层35为一氮化硅(Si3N4)层,用于减小电流崩塌效应。
其他实施方式中,步骤S404之后还包括形成一层厚度为1nm~2nm的界面缓冲层,所述界面缓冲层的材料为氮化铝(AlN)。
步骤S405之后还包括淀积一高介电常数的材料层或者氮化镓层。
上述高电子迁移率晶体管100通过将作为缓冲层20的氮化镓设置有鳍片25,使得所述氮化镓缓冲层20与作为势垒层40的氮化铝镓形成三维结构的异质结接触,在同样的器件面积下,获得较平面结构更高浓度的2DEG,增大电流密度,提高输出功率。同时还有利于节省器件面积,能够提高所述栅极60对2DEG的控制性能。另外上述高电子迁移率晶体管100能够在获得满足要求的漏电流条件下,适当降低漏极电压来消减电流崩塌效应带来的漏电流下降现象。
请一并参考图4,图4是本发明高电子迁移率晶体管的第二实施方式的侧面示意图。第二实施方式中的电子迁移率晶体管与第一实施方式中的电子迁移率晶体管100的结构基本相同,为了便于描述,第二实施方式中采用与第一实施方式相同的标号。第二实施方式中的电子迁移率晶体管100与第一实施方式的区别在于:所述氮化铝镓势垒层40包覆所述缓冲层20的鳍片25除对应所述栅极60、源极70及漏极80区域的部分,使得所述栅极60、源极70及漏极80与所述缓冲层20的鳍片25直接接触。
以上所述的仅是本发明的实施方式,在此应当指出,对于本领域的普通技术人员来说,在不脱离本发明创造构思的前提下,还可以做出改进,但这些均属于本发明的保护范围。

Claims (10)

1.一种高电子迁移率晶体管,包括:
衬底;
形成于衬底上的氮化镓缓冲层,所述缓冲层为一具有鳍片的三维结构;
形成于所述鳍片区域之外的缓冲层上的第一钝化层;
包覆所述缓冲层鳍片的氮化铝镓势垒层;
分别形成于所述势垒层上的栅极、源极及漏极;以及
形成于源极与栅极和漏极与栅极之间的第二钝化层。
2.据权利要求1所述的高电子迁移率晶体管,其特征在于:所述衬底的材料为蓝宝石、碳化硅或硅,所述衬底与缓冲成之间还具有一成核层,所述成核层的材料氮化铝、氮化镓或氮化铝镓,所述成核层厚度范围为100nm~200nm。
3.据权利要求1所述的高电子迁移率晶体管,其特征在于:所述氮化镓缓冲层的厚度范围为1.5um~3um,所述氮化镓缓冲层鳍片的高度范围为0.5um~2um,顶层宽度范围是0.5~2um,所述氮化镓缓冲层鳍片的角度范围为80°~90°。
4.据权利要求1所述的高电子迁移率晶体管,其特征在于:所述氮化铝镓势垒层的厚度范围为10nm~40nm,所述氮化铝镓势垒层的化学式为AlxGa(1-x)N,其中,Al的成分可调,x的值范围为0.15~0.35。
5.据权利要求1所述的高电子迁移率晶体管,其特征在于:所述缓冲层与所述势垒层之间还具有一界面缓冲层,所述界面缓冲层的材料为氮化铝,所述氮化铝的厚度范围为1nm~2nm。
6.据权利要求1所述的高电子迁移率晶体管,其特征在于:所述氮化铝镓势垒层与栅极、源极及漏极之间还具有一高介电常数材料层或氮化镓层。
7.据权利要求1所述的高电子迁移率晶体管,其特征在于:所述氮化铝镓势垒层包覆所述缓冲层鳍片除对应所述栅极、源极及漏极的部分。
8.一种高电子迁移率晶体管的制造方法,包括:
于一衬底上生长一成核层;
形成一氮化镓缓冲层;
定义一鳍片的区域,刻蚀氮化镓鳍片结构;
去光阻,沉积形成第一钝化层,所述第一钝化层沉积于所述鳍片区域之外的缓冲层上;
在所述鳍片区域沉积一氮化铝镓势垒层;
形成欧姆接触结构的源极及漏极;
形成肖特基接触结构的栅极;
在源极与栅极和漏极与栅极之间形成第二钝化层。
9.如权利要求8所述飞高电子迁移率晶体管的制造方法,其特征在于:所述步骤去光阻,沉积形成第一钝化层,所述第一钝化层沉积于所述鳍片区域之外的缓冲层上之后还包括步骤一层材料为氮化铝的界面缓冲层。
10.如权利要求8所述飞高电子迁移率晶体管的制造方法,其特征在于:所述步骤在所述鳍片区域沉积一氮化铝镓势垒层后还包括步骤淀积一高介电常数的材料层或者氮化镓层。
CN201511027694.9A 2015-12-31 2015-12-31 高电子迁移率晶体管及其制造方法 Pending CN105448977A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511027694.9A CN105448977A (zh) 2015-12-31 2015-12-31 高电子迁移率晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511027694.9A CN105448977A (zh) 2015-12-31 2015-12-31 高电子迁移率晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN105448977A true CN105448977A (zh) 2016-03-30

Family

ID=55558973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511027694.9A Pending CN105448977A (zh) 2015-12-31 2015-12-31 高电子迁移率晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN105448977A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108461535A (zh) * 2018-04-13 2018-08-28 广东省半导体产业技术研究院 一种微纳晶体管与微纳晶体管制作方法
WO2021175222A1 (zh) * 2019-04-12 2021-09-10 广东致能科技有限公司 一种半导体器件、制造方法及其应用
WO2021258771A1 (zh) * 2020-06-23 2021-12-30 广东致能科技有限公司 一种半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906765A (zh) * 2004-01-16 2007-01-31 克里公司 具有保护层和低损凹槽的氮化物基晶体管及其制造方法
CN104347408A (zh) * 2013-07-31 2015-02-11 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906765A (zh) * 2004-01-16 2007-01-31 克里公司 具有保护层和低损凹槽的氮化物基晶体管及其制造方法
CN104347408A (zh) * 2013-07-31 2015-02-11 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108461535A (zh) * 2018-04-13 2018-08-28 广东省半导体产业技术研究院 一种微纳晶体管与微纳晶体管制作方法
CN108461535B (zh) * 2018-04-13 2024-04-26 广东省半导体产业技术研究院 一种微纳晶体管与微纳晶体管制作方法
WO2021175222A1 (zh) * 2019-04-12 2021-09-10 广东致能科技有限公司 一种半导体器件、制造方法及其应用
WO2021258771A1 (zh) * 2020-06-23 2021-12-30 广东致能科技有限公司 一种半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
CA3087469C (en) Group iii nitride enhancement-mode hemt based on composite barrier layer structure and manufacturing method thereof
US9490356B2 (en) Growth of high-performance III-nitride transistor passivation layer for GaN electronics
CN105914232B (zh) T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
WO2016141762A1 (zh) Iii族氮化物增强型hemt及其制备方法
CN105609552B (zh) 高电子迁移率晶体管及其制造方法
US9252247B1 (en) Apparatus and method for reducing the interface resistance in GaN Heterojunction FETs
CN108461543B (zh) 一种GaN HEMT器件及其制备方法
KR101285598B1 (ko) 질화물계 이종접합 반도체 소자 및 그 제조 방법
JP2004221325A (ja) 化合物半導体装置及びその製造方法
US10700189B1 (en) Semiconductor devices and methods for forming the same
CN109873034B (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
TW201306252A (zh) 氮化物半導體裝置及其製造方法
US20220216333A1 (en) Hemt transistor with adjusted gate-source distance, and manufacturing method thereof
CN102097483A (zh) GaN基异质结构增强型绝缘栅场效应晶体管及制备方法
CN111490100A (zh) 半导体装置及其制造方法
CN111261714A (zh) 一种具有高可靠性的氮化镓功率器件及其制备方法
CN105448977A (zh) 高电子迁移率晶体管及其制造方法
CN117133806B (zh) 一种天然超结GaN HEMT器件及其制备方法
TW201635522A (zh) 半導體單元
CN110444599A (zh) GaN基异质结场效应晶体管及其制造方法
KR20120124101A (ko) 고효율 질화계 이종접합 전계효과 트랜지스터
CN104465403A (zh) 增强型AlGaN/GaN HEMT器件的制备方法
CN113178480A (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN104425585A (zh) 高电子迁移率晶体管
CN111755330A (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Wu Guangsheng

Inventor after: Ding Qing

Inventor after: Huang Yongjiang

Inventor after: Li Xiaocong

Inventor after: Chen Jiacheng

Inventor after: Yao Jianke

Inventor before: Chen Jiacheng

Inventor before: Yao Jianke

Inventor before: Ding Qing

CB03 Change of inventor or designer information
TA01 Transfer of patent application right

Effective date of registration: 20170925

Address after: 518102 Guangdong Province, Baoan District Xixiang street Shenzhen City Tian Yi Lu Chen Tian Bao Industrial District 37 Building 2 floor East

Applicant after: SHENZHEN HUAXUN FANGZHOU MICROELECTRONIC SCIENCE & TECHNOLOGY CO., LTD.

Applicant after: Shenzhen THZ Technology Innovation Research Institute Co., Ltd.

Address before: 518102 Guangdong Province, Baoan District Xixiang street Shenzhen City Tian Yi Lu Chen Tian Bao Industrial District 37 Building 2 floor East

Applicant before: SHENZHEN HUAXUN FANGZHOU MICROELECTRONIC SCIENCE & TECHNOLOGY CO., LTD.

TA01 Transfer of patent application right
CB03 Change of inventor or designer information

Inventor after: Feng Junzheng

Inventor after: Wu Guangsheng

Inventor after: Ding Qing

Inventor after: Huang Yongjiang

Inventor after: Li Xiaocong

Inventor after: Chen Jiacheng

Inventor after: Yao Jianke

Inventor before: Wu Guangsheng

Inventor before: Ding Qing

Inventor before: Huang Yongjiang

Inventor before: Li Xiaocong

Inventor before: Chen Jiacheng

Inventor before: Yao Jianke

CB03 Change of inventor or designer information
RJ01 Rejection of invention patent application after publication

Application publication date: 20160330

RJ01 Rejection of invention patent application after publication