CN108461535A - 一种微纳晶体管与微纳晶体管制作方法 - Google Patents
一种微纳晶体管与微纳晶体管制作方法 Download PDFInfo
- Publication number
- CN108461535A CN108461535A CN201810332029.8A CN201810332029A CN108461535A CN 108461535 A CN108461535 A CN 108461535A CN 201810332029 A CN201810332029 A CN 201810332029A CN 108461535 A CN108461535 A CN 108461535A
- Authority
- CN
- China
- Prior art keywords
- layer
- nano pipe
- fluoride micro
- epitaxial
- micro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 230000004888 barrier function Effects 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000003139 buffering effect Effects 0.000 claims abstract description 5
- 230000012010 growth Effects 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 5
- 229910002704 AlGaN Inorganic materials 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 229910004205 SiNX Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- AIRCTMFFNKZQPN-UHFFFAOYSA-N AlO Inorganic materials [Al]=O AIRCTMFFNKZQPN-UHFFFAOYSA-N 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 230000002269 spontaneous effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000002071 nanotube Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 206010068052 Mosaicism Diseases 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000000265 homogenisation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000034655 secondary growth Effects 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 210000003765 sex chromosome Anatomy 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
本发明实施例提出一种微纳晶体管与微纳晶体管制作方法，涉及微纳晶体管技术领域。所述微纳晶体管包括衬底、缓冲层、外延层、势垒层、栅极介质层、栅极金属层、源极金属层以及漏极金属层，所述缓冲层铺设于所述衬底，所述外延层的端部与所述缓冲层面连接，所述势垒层铺设与所述外延层上，所述栅极介质层铺设于所述势垒层上，所述栅极金属层铺设于所述栅极介质层上，所述源极金属层与所述漏极金属层分别铺设于所述势垒层的靠近两端的位置，且制作所述缓冲层与所述外延层的材料相同。本发明实施例提供的微纳晶体管与微纳晶体管制作方法具有减小了晶格失配与热失配的优点。
Description
技术领域
本发明涉及微纳晶体管技术领域，具体而言，涉及一种微纳晶体管与微纳晶体管制作方法。
背景技术
随着时代的发展，半导体领域也逐渐发展，使得器件尺寸不断变小，从而出现了微纳晶体管，微纳晶体管在尺度和结构上都与传统平面结构晶体管有很大不同，其微纳尺度的特性使其对外界环境变化能够实现快速，实时以及高灵敏度探测，在传感器领域有巨大的潜力。同时得益于优化的材料质量和小尺度结构，微纳晶体管的材料和界面质量能够得到很好的优化，快速开关模式下工作性能优异，非常适合制作高速射频器件，拥有广阔的应用前景。因此，微纳晶体管的制备尤其受到人们的广泛关注。
GaN作为第三代半导体材料的代表，与第一代Ge、Si和第二代GaAs、InP材料相比，具有禁带宽度大、电子饱和漂移速度高、介电常数小、热导性好、临界击穿电场高等优点，在研制高频及新型电子器件方面是一种理想的材料。
但是，由于目前的GaN基微纳晶体管的制备方法还不成熟，所以在实际制备中，制作出GaN基微纳晶体管存在较大的晶格失配与热失配的问题，导致应力大量积累，容易使微纳晶体管出现损坏。
有鉴于此，如何解决上述问题，是本领域技术人员关注的重点。
发明内容
有鉴于此，本发明的目的在于提供一种微纳晶体管，以解决现有技术中微纳晶体管存在较大的晶格失配与热失配的问题。
本发明的另一目的在于提供一种微纳晶体管，以解决现有技术中微纳晶体管存在较大的晶格失配与热失配的问题。
为了实现上述目的，本发明实施例采用的技术方案如下：
第一方面，本发明实施例提出一种微纳晶体管，所述微纳晶体管包括衬底、缓冲层、外延层、势垒层、栅极介质层、栅极金属层、源极金属层以及漏极金属层，所述缓冲层铺设于所述衬底，所述外延层的端部与所述缓冲层面连接，所述势垒层铺设于所述外延层上，所述栅极介质层铺设于所述势垒层上，所述栅极金属层铺设于所述栅极介质层上，所述源极金属层与所述漏极金属层分别铺设于所述势垒层的靠近两端的位置，且制作所述缓冲层与所述外延层的材料相同。
进一步地，所述外延层的截面的形状为三角形或梯形。
进一步地，所述微纳晶体管还包括掩膜层，所述掩膜层铺设于所述缓冲层上，且所述掩膜层设置有生长区，所述外延层沿所述生长区进行外延生长，以使除所述生长区外的所述外延层的形状为三角形或梯形。
进一步地，制作所述掩膜层的材料为耐高温的绝缘材料。
进一步地，所述耐高温的绝缘材料包括SiO2，SiNx，AlO。
进一步地，制作所述缓冲层的材料包括高阻材料。
进一步地，制作所述缓冲层与所述外延层的材料均包括GaN。
进一步地，制作所述势垒层的材料均包括AlGaN、InAlN或 AlN。
第二方面，本发明实施例还提供了一种微纳晶体管制作方法，所述微纳晶体管制作方法包括：
在衬底上外延生长出缓冲层；
在所述缓冲层上再次外延生长出外延层，其中，制作所述缓冲层与所述外延层的材料相同；
在所述外延层上继续生长势垒层；
在所述势垒层上制作栅极介质层；
在所述栅极介质层上制作栅极金属层；
在所述势垒层上的靠近两端的位置分别制作源极金属层与漏极金属层。
进一步地，在所述在所述缓冲层上再次外延生长出外延层的步骤之前，所述微纳晶体管制作方法还包括：
在所述缓冲层上制作掩膜；
在所述掩膜上刻蚀生长区，以使所述外延层沿所述生长区进行外延生长。
相对现有技术，本发明具有以下有益效果：
本发明提供了一种微纳晶体管与微纳晶体管制作方法，该微纳晶体管衬底、缓冲层、外延层、势垒层、栅极介质层、栅极金属层、源极金属层以及漏极金属层，由于本发明提供的微纳晶体管设置有缓冲层，且制作所述缓冲层与所述外延层的材料相同，即在缓冲层上生长出与缓冲层同质的外延层，无需使外延层与异质衬底之间直接连接，从而减小了晶格失配与热失配，进而降低了材料内部的应力积累与缺陷密度，提高了微纳晶体管的工作性能。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示出了本发明的实施例提供的一种微纳晶体管的截面示意图。
图2示出了本发明的实施例提供的一种微纳晶体管的结构示意图。
图3示出了本发明的实施例提供的另一种微纳晶体管的截面示意图。
图4示出了本发明的实施例提供的微纳晶体管制作方法。
图标：100-微纳晶体管；110-衬底；120-缓冲层；130-掩膜层； 140-外延层；150-势垒层；160-栅极介质层；170-栅极金属层；180- 源极金属层；190-漏极金属层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请参照图1，本发明提供了一种微纳晶体管100，该微纳晶体管100包括衬底110、缓冲层120、掩膜层130、外延层140、势垒层150、栅极介质层160、栅极金属层170、源极金属层180以及漏极金属层190，其中，缓冲层120铺设于衬底110，掩膜层130铺设于缓冲层120上，外延层140的端部与缓冲层120面连接，势垒层150铺设与外延层140上，栅极介质层160铺设于势垒层150上，栅极金属层170铺设于栅极介质层160上，源极金属层180与漏极金属层190分别铺设于势垒层150的靠近两端的位置。
由于目前制备微纳晶体管的主要方法可分为“自上而下”以及“自下而上”两种工艺路线。其中，“自上而下”工艺流程主要是通过外延生长在所需的衬底上沉积平面GaN层，再采用干法刻蚀工艺制备出所需的微纳尺度器件结构。其缺点是制备受限于刻蚀工艺的分辨率，同时等离子体刻蚀会带来刻蚀损伤，进而影响器件的工作性能。而“自下而上”的生长技术，主要包括VLS自组装以及异质衬底选择区域外延等方法。VLS自组装生长的纳米线，需要利用超声剥离从原衬底上剥离，再涂覆在另一衬底上并沉积电极，其制备过程复杂，纳米线尺寸随机，排布不均、无序，成品率较低，可重复性差，不适于量产。另一种方法是在硅上刻槽进行异质外延，由于晶格失配和热失配，生长的材料有较高缺陷密度，同时GaN结构下方的硅衬底会形成漏电通道，增加器件损耗。因此，在本实施例中，微纳晶体管100设置有缓冲层120，且制作缓冲层120与外延层140的材料相同，从而使得直接在缓冲层120上生长外延层 140，即在缓冲层120上生长与相同材料的外延层140，由于缓冲层 120与外延层140为同种材料，所以晶格失配与热失配较小，有效降低了材料内部的应力积累。
需要说明的是，在本实施例中，衬底110采用如Si，蓝宝石， SOI等材料制作而成的，并且衬底110可使用平面或PSS衬底110 (PatternedSapphire Substrate,图形化蓝宝石衬底110)，本实施例对此并不做任何限定。
为了减少器件垂直方向的漏电，即减少衬底中电流的流过，使微纳晶体管的质量更好，在本实施例中，作所述缓冲层为高阻材料层。由于GaN材料具有禁带宽度大、热导率高、耐高温、抗辐射、耐酸碱、高强度和高硬度等特性，所以本实施例提供的缓冲层120 与外延层140均为GaN材料制作而成。当然地，在其它的一些实施例中，制作缓冲层的材料也可为其它高阻材料，例如采用AlGaN、 AlN等材料制作缓冲层，本实施例对此并不做任何限定。
为了实现GaN缓冲层120按预设定的需求进行生长，本实施例提供的微纳晶体管100包括掩膜层130，通过在掩膜层130上设置生长区，使GaN在生长区上进行二次生长，从而形成外延层140。
需要说明的是，一方面，目前制备的微纳晶体管存在可控性差及无序性问题，而本实施例提供的微纳晶体管100的掩膜层由于设置有生长区，所以在进行二次生长外延层时，其可控性强，避免了出现无序性的问题。另一方面，通过制备图形化的掩膜层130可以精确定义二次外延层的生长窗口(即生长区)，能够实现尺寸和结构可控的微纳晶体管制备，同时适应大批量均一化的工艺生产要求，有效提高了微纳晶体管100制备的成功率。
需要说明的是，在本实施例中，利用刻蚀的方式在掩膜层130 上设置生长区，且生长区为一槽形结构，外延层140沿生长区进行外延生长。在外延层140的外延生长过程中，横向外延过生长过程可以极大地降低微纳结构GaN材料内部的位错，从而减少所制备的微纳晶体管100的漏电，提高器件寿命，降低器件反向关断的功耗。
作为本实施例实现的一种方式，除生长区外的外延层140的形状为三角形，即通过选择区域外延的方式得到三角形外延层140结构，其侧面是非极性面，从而使自发极化减弱，且微纳晶体管100 的质量更好。
作为本实施例实现的另一种方式，除生长区外的外延层140的形状为梯形，且梯形的侧面也是非极性面，从而使自发极化减弱，且微纳晶体管100的质量更好。
当然地，在其它的一些实施例中，外延层140还可生长为其它形状，本实施例对此并不做任何限定。
并且，需要说明的是，操作人员还可根据实际需求改变掩膜的生长区的大小，即改变生长区的槽的宽度，从而得到不同大小的三角形或梯形的生长区，更符合实际需求。
还需要说明的是，制作掩膜层130的材料为耐高温的绝缘材料，例如包括SiO2，SiNx，AlO等材料，当然的，在其它的一些实施例中，还可采用其它材料，本实施例对此并不做任何限定。
在本实施例中，制作势垒层150的材料均包括AlGaN、InAlN 或AlN，从而使势垒层150与外延层140之间形成异质结。由于压电极化和自发极化的存在，在异质结界面处会形成高浓度二维电子气，从而降低器件的导通电阻。
第二实施例
请参阅图3，本发明实施例还提供了一种微纳晶体管100的制作方法，该微纳晶体管100的制作方法包括：
步骤S101，在衬底110上外延生长出缓冲层120。
步骤S102，在所述缓冲层120上制作掩膜。
步骤S103，在所述掩膜上刻蚀生长区，以使所述外延层140 沿所述生长区进行外延生长。
步骤S104，在缓冲层120上再次外延生长出外延层140，其中，制作缓冲层120与外延层140的材料相同。
步骤S105，在外延层140上继续生长势垒层150。
步骤S106，在势垒层150上制作栅极介质层160。
步骤S107，在栅极介质层160上制作栅极金属层170。
步骤S108，在势垒层150上的靠近两端的位置分别制作源极金属层180与漏极。
需要说明的是，在其它的一些实施例中，微纳晶体管100的制作方法的步骤可能出现调换，对此，本实施对所述微纳晶体管100 的制作方法的步骤不做任何限定，其它实施例所作的任何关于步骤的调换，均应包含在本发明的保护范围之内。
本实施例提供的微纳晶体管100的制作方法简单，在生产时加工方便，从而更容易制备出微纳晶体管100。
综上所述，本发明提供的微纳晶体管、装置及电路，本发明提供了一种微纳晶体管与微纳晶体管制作方法，该微纳晶体管衬底、缓冲层、外延层、势垒层、栅极介质层、栅极金属层、源极金属层以及漏极金属层，由于本发明提供的微纳晶体管设置有缓冲层，且制作所述缓冲层与所述外延层的材料相同，即在缓冲层上生长出与缓冲层同质的外延层，从而无需使外延层与异质衬底之间直接连接，从而减小了晶格失配与热失配，进而降低了材料内部的应力积累与缺陷密度，提高了微纳晶体管的工作性能。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
Claims (10)
1.一种微纳晶体管，其特征在于，所述微纳晶体管包括衬底、缓冲层、外延层、势垒层、栅极介质层、栅极金属层、源极金属层以及漏极金属层，所述缓冲层铺设于所述衬底，所述外延层的端部与所述缓冲层面连接，所述势垒层铺设与所述外延层上，所述栅极介质层铺设于所述势垒层上，所述栅极金属层铺设于所述栅极介质层上，所述源极金属层与所述漏极金属层分别铺设于所述势垒层的靠近两端的位置，且制作所述缓冲层与所述外延层的材料相同。
2.如权利要求1所述的微纳晶体管，其特征在于，所述外延层的截面的形状为三角形或梯形。
3.如权利要求2所述的微纳晶体管，其特征在于，所述微纳晶体管还包括掩膜层，所述掩膜层铺设于所述缓冲层上，且所述掩膜层设置有生长区，所述外延层沿所述生长区进行外延生长，以使除所述生长区外的所述外延层的形状为三角形或梯形。
4.如权利要求3所述的微纳晶体管，其特征在于，制作所述掩膜层的材料包括耐高温的绝缘材料。
5.如权利要求4所述的微纳晶体管，其特征在于，所述耐高温的绝缘材料包括SiO2，SiNx，AlO。
6.如权利要求1所述的微纳晶体管，其特征在于，制作所述缓冲层的材料包括高阻材料。
7.如权利要求6所述的微纳晶体管，其特征在于，制作所述缓冲层与所述外延层的材料均包括GaN。
8.如权利要求7所述的微纳晶体管，其特征在于，制作所述势垒层的材料均包括AlGaN、InAlN或AlN。
9.一种微纳晶体管制作方法，其特征在于，所述微纳晶体管制作方法包括：
在衬底上外延生长出缓冲层；
在所述缓冲层上再次外延生长出外延层，其中，制作所述缓冲层与所述外延层的材料相同；
在所述外延层上继续生长势垒层；
在所述势垒层上制作栅极介质层；
在所述栅极介质层上制作栅极金属层；
在所述势垒层上的靠近两端的位置分别制作源极金属层与漏极金属层。
10.如权利要求9所述的微纳晶体管制作方法，其特征在于，在所述在所述缓冲层上再次外延生长出外延层的步骤之前，所述微纳晶体管制作方法还包括：
在所述缓冲层上制作掩膜层；
在所述掩膜层上刻蚀生长区，以使所述外延层沿所述生长区进行外延生长。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810332029.8A CN108461535B (zh) | 2018-04-13 | 2018-04-13 | 一种微纳晶体管与微纳晶体管制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810332029.8A CN108461535B (zh) | 2018-04-13 | 2018-04-13 | 一种微纳晶体管与微纳晶体管制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108461535A true CN108461535A (zh) | 2018-08-28 |
| CN108461535B CN108461535B (zh) | 2024-04-26 |
Family
ID=63235473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810332029.8A Active CN108461535B (zh) | 2018-04-13 | 2018-04-13 | 一种微纳晶体管与微纳晶体管制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108461535B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574812A (ja) * | 1991-09-17 | 1993-03-26 | Nec Corp | 半導体装置 |
| CN101183697A (zh) * | 2007-12-10 | 2008-05-21 | 厦门大学 | 一种氮化镓基发光二极管外延片结构及其制备方法 |
| US20100213546A1 (en) * | 2007-05-29 | 2010-08-26 | National Institute Of Advanced Industrial Science And Technology | Field-effect transistor and integrated circuit including the same |
| WO2012085219A1 (en) * | 2010-12-23 | 2012-06-28 | Soitec | Strain relaxation using metal materials and related structures |
| US20120228676A1 (en) * | 2011-03-08 | 2012-09-13 | Globalfoundries Singapore PTE, LTD. | CHANNEL SURFACE TECHNIQUE FOR FABRICATION OF FinFET DEVICES |
| CN102709320A (zh) * | 2012-02-15 | 2012-10-03 | 中山大学 | 纵向导通的GaN基MISFET 器件及其制作方法 |
| CN102969419A (zh) * | 2012-12-24 | 2013-03-13 | 厦门大学 | 一种弱极性面上氮化镓基发光二极管外延片及其制备方法 |
| US20140054648A1 (en) * | 2012-08-27 | 2014-02-27 | Toshiba America Electronic Components, Inc. | Needle-shaped profile finfet device |
| CN104810448A (zh) * | 2015-03-27 | 2015-07-29 | 中山大学 | 一种横向导通GaN基发光器件生长及制备方法 |
| CN105448977A (zh) * | 2015-12-31 | 2016-03-30 | 深圳市华讯方舟微电子科技有限公司 | 高电子迁移率晶体管及其制造方法 |
| CN105762078A (zh) * | 2016-05-06 | 2016-07-13 | 西安电子科技大学 | GaN基纳米沟道高电子迁移率晶体管及制作方法 |
| US20170154987A1 (en) * | 2015-11-27 | 2017-06-01 | Huga Optotech Inc. | Normally-off high electron mobility transistors and fabrication methods thereof |
| CN107706241A (zh) * | 2017-10-31 | 2018-02-16 | 中山大学 | 一种高质量MOS界面的常关型GaNMOSFET结构及其制备方法 |
| WO2018063191A1 (en) * | 2016-09-28 | 2018-04-05 | Intel Corporation | Techniques for forming schottky diodes on semipolar planes of group iii-n material structures |
-
2018
- 2018-04-13 CN CN201810332029.8A patent/CN108461535B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574812A (ja) * | 1991-09-17 | 1993-03-26 | Nec Corp | 半導体装置 |
| US20100213546A1 (en) * | 2007-05-29 | 2010-08-26 | National Institute Of Advanced Industrial Science And Technology | Field-effect transistor and integrated circuit including the same |
| CN101183697A (zh) * | 2007-12-10 | 2008-05-21 | 厦门大学 | 一种氮化镓基发光二极管外延片结构及其制备方法 |
| WO2012085219A1 (en) * | 2010-12-23 | 2012-06-28 | Soitec | Strain relaxation using metal materials and related structures |
| US20120228676A1 (en) * | 2011-03-08 | 2012-09-13 | Globalfoundries Singapore PTE, LTD. | CHANNEL SURFACE TECHNIQUE FOR FABRICATION OF FinFET DEVICES |
| CN102709320A (zh) * | 2012-02-15 | 2012-10-03 | 中山大学 | 纵向导通的GaN基MISFET 器件及其制作方法 |
| US20140054648A1 (en) * | 2012-08-27 | 2014-02-27 | Toshiba America Electronic Components, Inc. | Needle-shaped profile finfet device |
| CN102969419A (zh) * | 2012-12-24 | 2013-03-13 | 厦门大学 | 一种弱极性面上氮化镓基发光二极管外延片及其制备方法 |
| CN104810448A (zh) * | 2015-03-27 | 2015-07-29 | 中山大学 | 一种横向导通GaN基发光器件生长及制备方法 |
| US20170154987A1 (en) * | 2015-11-27 | 2017-06-01 | Huga Optotech Inc. | Normally-off high electron mobility transistors and fabrication methods thereof |
| CN105448977A (zh) * | 2015-12-31 | 2016-03-30 | 深圳市华讯方舟微电子科技有限公司 | 高电子迁移率晶体管及其制造方法 |
| CN105762078A (zh) * | 2016-05-06 | 2016-07-13 | 西安电子科技大学 | GaN基纳米沟道高电子迁移率晶体管及制作方法 |
| WO2018063191A1 (en) * | 2016-09-28 | 2018-04-05 | Intel Corporation | Techniques for forming schottky diodes on semipolar planes of group iii-n material structures |
| CN107706241A (zh) * | 2017-10-31 | 2018-02-16 | 中山大学 | 一种高质量MOS界面的常关型GaNMOSFET结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108461535B (zh) | 2024-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9293324B2 (en) | Methods of forming semiconductor devices including an electrically-decoupled fin | |
| CN103515419A (zh) | 用于硅衬底上的iii-v族氮化物层的梯度氮化铝镓和超晶格缓冲层 | |
| US11271109B2 (en) | Silicon metal-oxide-semiconductor field effect transistor (Si MOSFET) with a wide-bandgap III-V compound semiconductor group drain and method for fabricating the same | |
| CN105576020B (zh) | 具有纵向栅极结构的常关型hemt器件及其制备方法 | |
| CN105762078A (zh) | GaN基纳米沟道高电子迁移率晶体管及制作方法 | |
| CN109935630A (zh) | 半导体器件及其制造方法 | |
| US11342179B2 (en) | Semiconductor structure having a Si substrate heterointegrated with GaN and method for fabricating the same | |
| CN102315124A (zh) | 一种双凹槽场板结构氮化物高电子迁移率晶体管制造方法 | |
| CN109560118A (zh) | T栅N面GaN/AlGaN鳍式高电子迁移率晶体管 | |
| Walavalkar et al. | Three-dimensional etching of silicon for the fabrication of low-dimensional and suspended devices | |
| CN109285883A (zh) | T栅N面GaN/AlGaN鳍式高电子迁移率晶体管 | |
| CN109244026A (zh) | 一种半导体器件外延层的转移方法 | |
| CN110571265A (zh) | 一种基于GaN的鳍式场效应晶体管器件及其制造方法 | |
| CN102339748A (zh) | 降低hemt器件栅槽刻蚀损伤的方法 | |
| CN106531789A (zh) | 通过极性控制实现增强型hemt的方法及增强型hemt | |
| Sokolovskij et al. | Precision recess of AlGaN/GaN with controllable etching rate using ICP-RIE oxidation and wet etching | |
| CN108461535A (zh) | 一种微纳晶体管与微纳晶体管制作方法 | |
| CN112216739B (zh) | 低热阻硅基氮化镓微波毫米波器件材料结构及制备方法 | |
| CN208208766U (zh) | 一种微纳晶体管 | |
| KR20180031981A (ko) | Iii-v족 화합물의 면방향 의존성을 이용한 에피택셜 리프트오프에 의한 반도체 소자의 제조 방법 | |
| CN207611772U (zh) | 一种大栅宽的GaN基微波功率器件 | |
| CN110085674A (zh) | 一种垂直功率器件及其制作方法 | |
| Goyal et al. | Multilayer Pt/Al based ohmic contacts for AlGaN/GaN heterostructures stable up to 600° C ambient air | |
| CN110504297A (zh) | 基于二维电子气调控背栅的二维材料晶体管、制法和应用 | |
| KR101556090B1 (ko) | 실리콘(001) 기판 상에 다종의 반도체 에피층 성장방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |