CN109244026A - 一种半导体器件外延层的转移方法 - Google Patents

一种半导体器件外延层的转移方法 Download PDF

Info

Publication number
CN109244026A
CN109244026A CN201810811867.3A CN201810811867A CN109244026A CN 109244026 A CN109244026 A CN 109244026A CN 201810811867 A CN201810811867 A CN 201810811867A CN 109244026 A CN109244026 A CN 109244026A
Authority
CN
China
Prior art keywords
layer
sacrificial layer
substrate
etching
transfer method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810811867.3A
Other languages
English (en)
Other versions
CN109244026B (zh
Inventor
马晓华
张新创
杜佳乐
卢阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201810811867.3A priority Critical patent/CN109244026B/zh
Publication of CN109244026A publication Critical patent/CN109244026A/zh
Application granted granted Critical
Publication of CN109244026B publication Critical patent/CN109244026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种半导体器件外延层的转移方法，包括：S1、在衬底上制作牺牲层；S2、在所述牺牲层上制作器件外延层；S3、在所述器件外延层中制作刻蚀通道；S4、通过所述刻蚀通道刻蚀掉所述牺牲层，以使所述衬底与所述器件外延层分离。本发明实施例分离后的外延层厚度只有几微米，可以被随意弯折而不会被损坏，从而可以被制成柔性器件。

Description

一种半导体器件外延层的转移方法
技术领域
本发明属于半导体技术领域，具体涉及一种半导体器件外延层的转移方法。
背景技术
柔性可穿戴器件近几年来发展迅速，已经应用到人们生活的许多方面，包括电子皮肤、柔性电路、可卷曲显示器、薄膜晶体管、柔性门电路等，这些柔性器件最普遍的特点是可以满足用户对于设备形变的要求。一般电子器件厚度都达到毫米量级，进行物理减薄后厚度也在100微米左右，难以在柔性器件领域应用；而GaN基半导体器件外延层的厚度为几微米，在柔性器件领域具有广阔的发展前景，但是GaN基半导体衬底的厚度却达到了毫米量级，阻碍了GaN基半导体在柔性器件领域的应用，因此外延层与衬底的剥离就至关重要。
现有技术中，外延结构与衬底的剥离通常直接将牺牲层移除掉，不仅会导致牺牲层与外延结构之间受力不均匀，导致外延结构受损，而且需要较长移除时间，效率较低。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种半导体器件外延层的转移方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种半导体器件外延层的转移方法，包括：
S1、在衬底上制作牺牲层；
S2、在所述牺牲层上制作器件外延层；
S3、在所述器件外延层中制作刻蚀通道；
S4、通过所述刻蚀通道刻蚀掉所述牺牲层，以使所述衬底与所述器件外延层分离。
在本发明的一个实施例中，所述衬底材料包括GaN、SiC、蓝宝石、Si或石墨烯中的一种或多种。
在本发明的一个实施例中，步骤S3包括：
S31、利用光刻工艺，在所述器件外延层表面指定区域制作预刻蚀图形；
S32、利用干法刻蚀工艺，在所述预刻蚀图形区域刻蚀所述器件外延层，以在所述器件外延层中形成所述刻蚀通道。
在本发明的一个实施例中，所述牺牲层包括SiO2材料。
在本发明的一个实施例中，步骤S4包括：
利用湿法刻蚀工艺，通过所述刻蚀通道刻蚀掉所述牺牲层，以使所述衬底与所述器件外延层分离。
在本发明的一个实施例中，采用HF溶液作为所述湿法刻蚀工艺中的刻蚀液体；其中，
所述HF溶液的体积分数为8～20％、温度为20～50℃；
刻蚀时间为10～50min。
与现有技术相比，本发明的有益效果：
1、本发明采用先干法刻蚀后湿法刻蚀的方法形成刻蚀通道，刻蚀通道为刻蚀牺牲层提供更多路径，能够大幅度缩短湿法刻蚀时间，从而缩短外延层分离的时间，简单高效地将外延层与衬底分离开；而且通过多路径的湿法刻蚀，使得外延层与衬底之间受力均匀，不会对外延层造成损坏，从而保证半导体器件性能不发生退化。
2、本发明分离后的外延层厚度较薄，可以被随意弯折而不会被损坏，从而可以被制成柔性器件；并且分离后的外延层可以转移到其他性能更好的衬底材料上继续进行后续的制作，应用范围广阔。
附图说明
图1为本发明实施例提供的一种半导体器件外延层转移方法的流程示意图；
图2a-图2f为本发明实施例提供的另一种半导体器件外延层转移方法的示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种半导体器件外延层转移方法的流程示意图，包括步骤：
S1、在衬底上制作牺牲层；
S2、在所述牺牲层上制作器件外延层；
S3、在所述器件外延层中制作刻蚀通道；
S4、通过所述刻蚀通道刻蚀掉所述牺牲层，以使所述衬底与所述器件外延层分离。
进一步的，所述衬底材料包括GaN、SiC、蓝宝石、Si或石墨烯中的一种或多种。
进一步的，在制作器件外延层之前还包括：在牺牲层上制作外延一层Si材料，形成缓冲层，然后在缓冲层上制作外延层。
进一步的，步骤S3包括：
S31、利用光刻工艺，在所述器件外延层表面指定区域制作预刻蚀图形；
S32、利用干法刻蚀工艺，在所述预刻蚀图形区域刻蚀所述器件外延层，以在所述器件外延层中形成所述刻蚀通道。
进一步的，所述牺牲层材料包括SiO2材料；具体的，当所述衬底材料为蓝宝石或者Si时，牺牲层材料优选为SiO2，但是不限于此；当所述衬底材料为GaN、SiC或石墨烯时，可以选用与GaN、SiC或石墨烯晶格匹配的材料作为牺牲层，本发明不做任何限定。
进一步的，步骤S4包括：
利用湿法刻蚀工艺，通过所述刻蚀通道刻蚀掉所述牺牲层，以使所述衬底与所述器件外延层分离。
进一步的，牺牲层材料选用SiO2时，采用HF溶液作为所述湿法刻蚀工艺中的刻蚀液体；其中，
所述HF溶液的体积分数为8～20％、温度为20～50℃；刻蚀时间为10～50min。优选的，HF溶液的体积分数为10％、温度为20℃，刻蚀时间为30min。
本发明实施例的关键步骤有两步：一步是从基片外延层表面到牺牲层自上而下的干法刻蚀技术，另外一步是湿法刻蚀牺牲层的过程；采用先干法刻蚀后湿法刻蚀的方法形成刻蚀通道，刻蚀通道为刻蚀牺牲层提供更多路径，能够大幅度缩短湿法刻蚀时间，从而缩短外延层分离的时间，简单高效地将外延层与衬底分离开；而且通过多路径的湿法刻蚀，使得外延层与衬底之间受力均匀，不会对外延层造成损坏，从而保证半导体器件性能不发生退化。
本发明实施例分离后的外延层厚度较薄，可以被随意弯折而不会被损坏，从而可以被制成柔性器件；并且分离后的外延层可以转移到其他性能更好的衬底材料上继续进行后续的制作，应用范围广阔。
实施例二
在实施例一的基础上，本发明实施例具体提供了一种半导体器件外延层转移方法，请参见图2a-图2f，图2a-图2f为本发明实施例提供的一种半导体器件外延层转移方法的示意图。以剥离转移衬底上生长的异质结外延层为例，该异质结上未生长有源结构，材料生长均通过金属有机化学气相沉积(metal organic chemical vapour deposition,简称MOCVD)设备完成。具体步骤如下：
S1、制作牺牲层202：选用Si或蓝宝石作为衬底201，其厚度为500μm，利用MOCVD设备在Si层上生长2μm厚的SiO2，形成牺牲层202，请参见图2a。
S2、制作外延层，其中，外延层包括缓冲层203、过渡层204、沟道层205，请参见图2a：
S21、制作缓冲层203：在牺牲层202上利用MOCVD设备外延1μm的Si材料，形成缓冲层203，请参见图2a，缓冲层可以缓解晶格失配而诱导的应力，减小材料生长过程中引进的位错和缺陷。
S22、制作过渡层204：在缓冲层203上利用MOCVD设备外延70～100nm的AlN作为过渡层204，请参见图2a，以释放因为晶格失配而诱导的应力，减小材料生长过程中引进的位错和缺陷。本发明实施例AlN的厚度为100nm。
S23、制作沟道层205：在过渡层204上利用MOCVD设备外延1～2μm厚的GaN作为沟道层205，请参见图2a。本发明实施例的GaN厚度为2μm。
S24、制作势垒层206：在沟道层205上利用MOCVD设备生长27nm厚的AlxGa1-xN，形成势垒层206，请参见图2a，势垒层206和沟道层205形成异质结，在异质结的界面处存在高密度和高迁移率的二维电子气(2-DEG)。
进一步的，AlxGa1-xN中的x范围为0.1～0.8，优选的，x值为0.25。
S3、制作刻蚀通道：
S31、制作预刻蚀图形207：利用光刻工艺进行光刻，在基片的势垒层206表面上旋涂光刻胶，按照确定的光刻版图曝光显影光刻胶，得到的光刻图形即为预刻蚀图形207，请参见图2b。
本发明实施例采用光刻胶将半导体的外延层保护起来，在刻蚀的过程中不会对外延层造成损坏，从而保证半导体器件性能不发生退化。
S32、制作刻蚀通道209：利用ICP干法刻蚀工艺进行刻蚀，首先利用氯基刻蚀工艺在刻蚀图形207内刻蚀掉势垒层206、沟道层205和过渡层204，形成第一刻蚀通道208，请参见图2c。氯基刻蚀工艺的刻蚀气体使用BCl3与Cl2的混合气体，具体的刻蚀条件为：压力范围为3～8mTorr，优选为5mTorr；BCl3流量范围为10～30sccm，优选为20sccm；Cl2流量范围为4～12sccm，优选为8sccm；衬片温度范围为10～30℃，优选为20℃，ICP功率范围为20～150W，优选为80W，RF功率范围为5～30W，优选为15W。
然后再利用氟基刻蚀工艺从过渡层204与缓冲层203界面开始刻蚀缓冲层203，刻蚀气体选用SF6与O2的混合气，将缓冲层203刻蚀掉，形成刻蚀通道209，请参见图2d和图2e，图2d为剖视图，图2e为俯视图。刻蚀的具体条件为：压力范围为3～8mTorr，优选为5mTorr；SF6流量范围为30～50sccm，优选为45sccm；O2流量范围为4～12sccm，优选为5sccm；衬片温度范围为10～30℃，优选为20℃；ICP功率范围为150～300，优选为200W；RF功率范围为10～40W，优选为15W。氟基刻蚀工艺刻蚀后，刻蚀区域内的牺牲层202暴露出来，形成刻蚀通道209。
S4、刻蚀牺牲层202：将上述步骤制作好的基片浸泡在体积分数为10％、溶液温度为20℃的HF溶液中，HF溶液同时从刻蚀通道209和牺牲层202的四周进行腐蚀，漂洗30min后，牺牲层202完全被腐蚀掉，缓冲层203与衬底201分离开，外延层转移完成，请参见图2f。
本发明实施例当牺牲层的材料为SiO2时，腐蚀液选用HF溶液，HF溶液为一种无机酸溶液，溶液更容易配制，操作更加简单快捷。
本发明实施例外延层转移之前半导体的厚度为505.127μm，转移之后半导体的厚度仅为5.127μm，半导体的厚度大幅度减小，超薄的半导体器件可以随意被弯折，从而可以应用于柔性器件领域。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (6)

1.一种半导体器件外延层的转移方法，其特征在于，包括：
S1、在衬底上制作牺牲层；
S2、在所述牺牲层上制作器件外延层；
S3、在所述器件外延层中制作刻蚀通道；
S4、通过所述刻蚀通道刻蚀掉所述牺牲层，以使所述衬底与所述器件外延层分离。
2.如权利要求1所述的转移方法，其特征在于，所述衬底材料包括GaN、SiC、蓝宝石、Si或石墨烯中的一种或多种。
3.如权利要求1所述的转移方法，其特征在于，步骤S3包括：
S31、利用光刻工艺，在所述器件外延层表面指定区域制作预刻蚀图形；
S32、利用干法刻蚀工艺，在所述预刻蚀图形区域刻蚀所述器件外延层，以在所述器件外延层中形成所述刻蚀通道。
4.如权利要求1-3所述的转移方法，其特征在于，所述牺牲层材料包括SiO2材料。
5.如权利要求1所述的转移方法，其特征在于，步骤S4包括：
利用湿法刻蚀工艺，通过所述刻蚀通道刻蚀掉所述牺牲层，以使所述衬底与所述器件外延层分离。
6.如权利要求5所述的转移方法，其特征在于，采用HF溶液作为所述湿法刻蚀工艺中的刻蚀液体；其中，
所述HF溶液的体积分数为8～20％、温度为20～50℃；
刻蚀时间为10～50min。
CN201810811867.3A 2018-07-23 2018-07-23 一种半导体器件外延层的转移方法 Active CN109244026B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810811867.3A CN109244026B (zh) 2018-07-23 2018-07-23 一种半导体器件外延层的转移方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810811867.3A CN109244026B (zh) 2018-07-23 2018-07-23 一种半导体器件外延层的转移方法

Publications (2)

Publication Number Publication Date
CN109244026A true CN109244026A (zh) 2019-01-18
CN109244026B CN109244026B (zh) 2022-02-18

Family

ID=65072934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810811867.3A Active CN109244026B (zh) 2018-07-23 2018-07-23 一种半导体器件外延层的转移方法

Country Status (1)

Country Link
CN (1) CN109244026B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111326467A (zh) * 2019-10-16 2020-06-23 中国电子科技集团公司第五十五研究所 一种柔性无机半导体薄膜及其制备方法
CN112786513A (zh) * 2019-11-11 2021-05-11 上海新微技术研发中心有限公司 一种薄膜器件的加工方法及薄膜器件
CN112786515A (zh) * 2019-11-11 2021-05-11 上海新微技术研发中心有限公司 一种薄膜器件的加工方法
CN113451108A (zh) * 2020-03-24 2021-09-28 中国科学院苏州纳米技术与纳米仿生研究所 一种超柔性透明半导体薄膜及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101529605A (zh) * 2006-10-27 2009-09-09 佳能株式会社 半导体构件、半导体物品制造方法以及使用该制造方法的led阵列
CN101866880A (zh) * 2009-04-16 2010-10-20 先进开发光电股份有限公司 分离基板与半导体层的方法
WO2010132552A1 (en) * 2009-05-12 2010-11-18 The Board Of Trustees Of The University Of Illinois Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
CN107093624A (zh) * 2017-03-31 2017-08-25 西安电子科技大学 基于柔性衬底的低In组分InGaAsMOSFET器件及制作方法
CN109103091A (zh) * 2018-07-11 2018-12-28 西安电子科技大学 Ga2O3基MOSFET器件的外延层转移方法
CN109148351A (zh) * 2018-07-11 2019-01-04 西安电子科技大学 （AlxGa1-x）2O3/Ga2O3器件的外延层转移方法
CN109148368A (zh) * 2018-07-11 2019-01-04 西安电子科技大学 AlGaN/GaN HEMT器件的外延层转移方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101529605A (zh) * 2006-10-27 2009-09-09 佳能株式会社 半导体构件、半导体物品制造方法以及使用该制造方法的led阵列
CN101866880A (zh) * 2009-04-16 2010-10-20 先进开发光电股份有限公司 分离基板与半导体层的方法
WO2010132552A1 (en) * 2009-05-12 2010-11-18 The Board Of Trustees Of The University Of Illinois Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
CN107093624A (zh) * 2017-03-31 2017-08-25 西安电子科技大学 基于柔性衬底的低In组分InGaAsMOSFET器件及制作方法
CN109103091A (zh) * 2018-07-11 2018-12-28 西安电子科技大学 Ga2O3基MOSFET器件的外延层转移方法
CN109148351A (zh) * 2018-07-11 2019-01-04 西安电子科技大学 （AlxGa1-x）2O3/Ga2O3器件的外延层转移方法
CN109148368A (zh) * 2018-07-11 2019-01-04 西安电子科技大学 AlGaN/GaN HEMT器件的外延层转移方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘莉等: "Al2O3绝缘栅SiC MIS结构基本特性的研究", 《科学通报》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111326467A (zh) * 2019-10-16 2020-06-23 中国电子科技集团公司第五十五研究所 一种柔性无机半导体薄膜及其制备方法
CN112786513A (zh) * 2019-11-11 2021-05-11 上海新微技术研发中心有限公司 一种薄膜器件的加工方法及薄膜器件
CN112786515A (zh) * 2019-11-11 2021-05-11 上海新微技术研发中心有限公司 一种薄膜器件的加工方法
CN112786513B (zh) * 2019-11-11 2023-06-09 上海新微技术研发中心有限公司 一种薄膜器件的加工方法及薄膜器件
CN113451108A (zh) * 2020-03-24 2021-09-28 中国科学院苏州纳米技术与纳米仿生研究所 一种超柔性透明半导体薄膜及其制备方法

Also Published As

Publication number Publication date
CN109244026B (zh) 2022-02-18

Similar Documents

Publication Publication Date Title
CN109244026A (zh) 一种半导体器件外延层的转移方法
CN109148368B (zh) AlGaN/GaN HEMT器件的外延层转移方法
CN104282542B (zh) 解决超级结产品保护环场氧侧壁多晶硅残留的方法
JP2007234912A (ja) 半導体装置およびその製造方法
CN104282548A (zh) 一种iii-v族化合物半导体材料的刻蚀方法
CN107275196A (zh) 一种利用金属/氧化物双层掩膜结构刻蚀SiC的方法
WO2022166472A1 (zh) 基于金刚石衬底的GaN场效应晶体管的制备方法
CN109103091B (zh) Ga2O3基MOSFET器件的外延层转移方法
CN106952949B (zh) 石墨烯场效应晶体管及其形成方法
CN109148351B (zh) (AlxGa1-x)2O3/Ga2O3器件的外延层转移方法
KR101341824B1 (ko) 중간 에피택셜 구조 및 에피택셜 구조의 제조 방법
CN110047744A (zh) T型栅制备方法
CN102446724B (zh) 一种制作栅极的方法
US20080164577A1 (en) Patterned silicon submicron tubes
CN103258739B (zh) 基于自停止刻蚀的凹槽栅氮化镓基增强型器件的制备方法
TWI493617B (zh) 部分隔離矽基板之三族氮化物半導體裝置之製作方法
CN111223928B (zh) 栅指渐宽式GaN FinFET结构及其制备方法
CN106206281B (zh) InGaP外延层的刻蚀方法
CN101017781A (zh) 异质结双极晶体管t型发射极金属图形制作方法的改进
US9728421B2 (en) High aspect ratio patterning of hard mask materials by organic soft masks
CN112309846A (zh) 一种二维材料场效应晶体管的制备方法
US20130130503A1 (en) Method for fabricating ultra-fine nanowire
CN112466930A (zh) 一种二维半导体材料的金属接触结构及其制备方法
CN101315904A (zh) 不同厚度的栅氧化层的制造方法
US20220254632A1 (en) Preparation Method of GaN Field Effect Transistor Based on Diamond Substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant