CN109148351A - （AlxGa1-x）2O3/Ga2O3器件的外延层转移方法 - Google Patents
（AlxGa1-x）2O3/Ga2O3器件的外延层转移方法 Download PDFInfo
- Publication number
- CN109148351A CN109148351A CN201810755831.8A CN201810755831A CN109148351A CN 109148351 A CN109148351 A CN 109148351A CN 201810755831 A CN201810755831 A CN 201810755831A CN 109148351 A CN109148351 A CN 109148351A
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- epitaxial layer
- transferring
- exposure development
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 230000008569 process Effects 0.000 title claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 171
- 230000004888 barrier function Effects 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000011241 protective layer Substances 0.000 claims abstract description 23
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000001459 lithography Methods 0.000 claims abstract description 9
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 6
- 239000011737 fluorine Substances 0.000 claims abstract description 6
- 125000001309 chloro group Chemical group Cl* 0.000 claims abstract description 5
- 238000005260 corrosion Methods 0.000 claims abstract description 5
- 230000007797 corrosion Effects 0.000 claims abstract description 5
- 239000007788 liquid Substances 0.000 claims abstract description 5
- 239000000126 substance Substances 0.000 claims abstract description 4
- 238000002360 preparation method Methods 0.000 claims abstract description 3
- 239000002184 metal Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 230000017525 heat dissipation Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 10
- 239000000243 solution Substances 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000007522 mineralic acids Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及半导体器件技术领域，提供了一种(AlxGa1‑x)2O3/Ga2O3器件的外延层转移方法，其特征在于，外延层自下而上包括牺牲层、缓冲层、沟道层、势垒层和保护层，所述牺牲层制备在衬底层上方；所述外延层转移方法包括：根据光刻版图对所述外延层的无源区域进行选区曝光显影；在氟基刻蚀条件下刻蚀已曝光显影的无源区域下方的保护层；在氯基刻蚀条件下刻蚀所述已曝光显影的无源区域下方的势垒层、沟道层和缓冲层；以及采用化学腐蚀液蚀刻所述衬底层上方的牺牲层。该外延层转移方法能够减小器件的纵向尺寸，提高器件的散热性能。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种(AlxGa1-x)2O3/Ga2O3器件的外延层转移方法。
背景技术
现有的(AlxGa1-x)2O3/Ga2O3器件的厚度大都在十几微米以内，器件连同衬底材料的纵向尺寸基本在500微米以上，并且衬底材料一般为散热能力较差的蓝宝石或者自支撑Ga2O3材料，使得器件的散热问题非常严重，这大大限制了(AlxGa1-x)2O3/Ga2O3器件的发展。
因此，有必要提供一种能够显著减小器件的纵向尺寸，并提高器件散热效率的工艺方法。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种(AlxGa1-x)2O3/Ga2O3器件的外延层转移方法。本发明要解决的技术问题通过以下技术方案实现：
本申请提供了一种(AlxGa1-x)2O3/Ga2O3器件的外延层转移方法，外延层自下而上包括牺牲层、缓冲层、沟道层、势垒层和保护层，牺牲层制备在衬底层上方；
外延层转移方法包括：
根据光刻版图对外延层的无源区域进行选区曝光显影；
在氟基刻蚀条件下刻蚀已曝光显影的无源区域下方的保护层；
在氯基刻蚀条件下刻蚀已曝光显影的无源区域下方的势垒层、沟道层和缓冲层；以及
采用化学腐蚀液蚀刻衬底层上方的牺牲层。
在一个优选例中，根据光刻版图对无源区域进行选区曝光显影之前，还包括：
在衬底层上方依次制备牺牲层、缓冲层、沟道层和势垒层；
在势垒层上方制备源电极、漏电极和栅电极；
在源电极、漏电极、栅电极和势垒层上方制备保护层；以及
在保护层中蚀刻多个金属互联开孔区，并对多个金属互联开孔区进行金属互联。
在一个优选例中，衬底层为蓝宝石，牺牲层为SiO2，缓冲层为掺Fe的Ga2O3，沟道层为非故意掺杂Ga2O3，势垒层为调制掺杂的(AlxGa1-x)2O3。
在一个优选例中，根据光刻版图对外延层的无源区域进行选区曝光显影的图形为矩形。
在一个优选例中，在势垒层上方制备源电极和漏电极，包括：
对势垒层中的源电极欧姆接触区域和漏电极欧姆接触区域进行施主元素注入掺杂；
在N2氛围中对掺杂的势垒层进行热退火；
刻蚀掺杂的势垒层表层厚度为20～60nm的区域；
通过金属淀积和退火制备源电极和漏电极。
在一个优选例中，在势垒层上方制备栅电极之前，包括：对势垒层和部分沟道层进行刻蚀以形成电隔离区域。
与现有技术相比，本发明的有益效果：
本发明提供了一种(AlxGa1-x)2O3/Ga2O3器件的外延层转移方法，该外延层转移方法能够简单高效地将外延层与衬底分离开来，不会对外延层造成损坏，保持器件完整性的同时，减小了器件的纵向尺寸，为器件的散热创造了新的工程实现条件。
进一步地，本发明采用从外延层表面到牺牲层自上而下的干法刻蚀技术形成刻蚀通道，通过刻蚀通道对牺牲层进行湿法腐蚀，从而实现外延层的转移。该方法使用无机酸HF酸作为腐蚀溶液，采用单层的SiO2材料作为牺牲层，使得操作更加简单快捷，工艺实现更为方便。此外，外延层上旋涂有光刻胶，并且光刻胶的横向范围和纵向厚度足够大，能够保护保护层和钝化层不会被HF溶液破坏，器件有源区不受HF溶液腐蚀，从而保持器件结构的完整性。
可以理解，在本发明范围内中，本发明的上述各技术特征和在下文(如实施方式和例子)中具体描述的各技术特征之间都可以互相组合，从而构成新的或优选的技术方案。限于篇幅，在此不再一一累述。
附图说明
图1为本发明实施方式中一种Ga2O3基MOSFET器件的外延层转移方法的流程示意图；
图2为本发明实施方式中一种外延层转移过程中外延层有源区的结构示意图；
图3为本发明实施方式中一种外延层转移过程中外延层无源区的结构示意图。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
本申请涉及的术语解释：
(AlxGa1-x)2O3/Ga2O3器件：AlxGa1-x)2O3/Ga2O3材料内不存在极化，但是导带之间存在带阶，Ga2O3靠近(AlxGa1-x)2O3一侧导带向下弯曲形成一个类三角形势阱。而(AlxGa1-x)2O3的导带比Ga2O3的高，所以(AlxGa1-x)2O3势垒层中如果通过施主调制掺杂或者δ掺杂之后，施主电离出来的电子会向势阱中转移，因为势阱的限域性，阱内的电子只能在异质结界面的势阱中运动，即形成了二维电子气(2DEG)，这便形成了器件的导电沟道，其中的具体机理与AlGaAs/GaAs异质结类似，这里不再赘述。
ICP工艺：感应耦合等离子刻蚀工艺
RIE工艺；反应离子刻蚀工艺
为使本发明的目的、技术方案和优点更加清楚，下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
本申请的第一实施方式涉及一种(AlxGa1-x)2O3/Ga2O3器件的外延层转移方法。外延层自下而上包括牺牲层、缓冲层、沟道层、势垒层和保护层，牺牲层制备在衬底层上方；一种外延层转移过程中外延层有源区的结构示意图如图2所示，一种外延层转移过程中外延层无源区的结构示意图如图3所示。
优选地，衬底层为蓝宝石衬底，牺牲层为SiO2，缓冲层为掺Fe的Ga2O3，沟道层为非故意掺杂Ga2O3，势垒层为(AlxGa1-x)2O3，保护层为SiO2；优选地，牺牲层的厚度为2μm，缓冲层的厚度为1.2μm，沟道层的厚度为360nm，势垒层的厚度为27nm，保护层的厚度为50nm。其中，x表示Al的含量，x取值范围为0.08～0.7(优选为0.2)；可选地，(AlxGa1-x)2O3势垒层采用δ掺杂，掺杂位置距异质结界面3～5nm(优选为4nm)，掺杂面密度为1x1012～2x1013cm-2(优选为1x1013cm-2)；可选地，(AlxGa1-x)2O3势垒层也可采用体材料调制掺杂，掺杂区域位于距离异质结界面3～5nm(优选为4nm)，纵向厚度3～10nm(优选为5nm)的(AlxGa1-x)2O3区域，掺杂浓度1x1019～2x1020cm-3(优选为3x1019cm-3)。
如图1所示，所述外延层转移方法包括以下步骤：
步骤101：根据光刻版图对所述外延层的无源区域进行选区曝光显影；
优选地，步骤101包括：在外延层上旋涂光刻胶，并按照光刻版图的图形对光刻胶进行选区曝光显影，以暴露出外延层的部分无源区域。
可以理解，曝光显影的区域可以是位于无源区内的任意形状，比如圆形、矩形、多边形或者其它组合形状，原则上曝光显影的区域越大器件表面到达牺牲层表面的通道越宽，越有利于后续的刻蚀操作，但是曝光显影的区域过大可能导致器件的有源区遭到破坏。优选地曝光显影的区域为距离器件有源区较远的矩形区域。
此后进入步骤102：在氟基刻蚀条件下刻蚀已选区曝光显影的无源区域的保护层；
此后进入步骤103：在氯基刻蚀条件下刻蚀所述已选区曝光显影的无源区域的势垒层、沟道层和缓冲层；
优选地，步骤102和步骤103包括：采用ICP工艺或者RIE工艺，在氟基刻蚀条件下刻蚀外延层的部分无源区域的保护层，以及在氯基刻蚀条件下刻蚀缓冲层、沟道层和势垒层，以使刻蚀区域的牺牲层暴露出来。
优选地，氟基ICP刻蚀条件为：腔体压力为3～8mTorr(优选5mTorr)，CF4为30～60sccm(优选45sccm)，O2为4～12sccm(优选5sccm)，衬片温度为10～30℃(优选20℃)，上电极功率为150～300W(优选200W)，下电极功率为10～40W(优选15W)。其中，上电极为ICP刻蚀机的ICP power电极，用于产生等离子体；下电极为ICP刻蚀机的RF power电极，用于给等离子体提供能量。
氯基RIE刻蚀条件为：腔体压力为3～8mTorr(优选5mTorr)，BCl3为10～30sccm(优选20sccm)，Ar为5～20sccm(优选8sccm)，衬片温度为10～30℃(优选20℃)，上电极功率0W，下电极功率为10～200W(优选100W)。
此后进入步骤104：采用化学腐蚀液蚀刻和移除衬底层上方的牺牲层。
优选地，步骤104包括：将所述外延层在HF溶液中漂洗预定的时间，HF溶液通过外延层上的刻蚀通道来蚀刻和剥离衬底层上方的牺牲层，以使外延层与衬底分离。
在一个实施例中，HF溶液质量分数为8～20％，优选为10％；漂洗时间为30分钟；HF溶液温度为20～50℃，优选为20℃。
在一个实施例中，在步骤101之前，还包括：
在衬底上方依次制备牺牲层、缓冲层、沟道层和势垒层；
在势垒层上方制备源电极和漏电极；
在势垒层上方制备栅电极；
在源电极、漏电极和势垒层上方制备保护层；
对保护层进行刻蚀，形成多个金属互联开孔区；
对多个金属互联开孔区进行金属互联。
在一个实施例中，在势垒层上方制备源电极和漏电极，包括以下步骤：
对势垒层进行施主元素掺杂；掺杂方法为离子注入掺杂或再生长技术掺杂，优选地，掺杂方法为离子注入掺杂，掺杂区域为势垒层中与源电极和漏电极欧姆接触的区域，施主元素为Si、Ge或Sn，掺杂浓度为1x1019～5x1020cm-3(优选为9.5x1019cm-3)；
在温度为800～1000℃的N2氛围中退火30min以激活杂质；优选地，退火温度为925℃；
采用ICP工艺或者RIE工艺刻蚀注入区域表层厚度为20～60nm的区域；优选地，刻蚀注入区域的厚度为30nm；
采用金属淀积和退火方法制作源电极和漏电极。
在一个实施例中，在势垒层上方制备栅电极之前，还包括采用ICP工艺或者RIE工艺在势垒层上刻蚀有源区的电隔离区域。
在一个实施例中，在势垒层上方制备栅电极，还包括：
在势垒层上光刻栅图形以形成栅槽区域，在栅槽区域通过电子束蒸发技术进行栅金属淀积。
在一个实施例中，在源电极、漏电极和势垒层上方制备保护层，包括：在整个外延层表面淀积SiO2保护层，刻蚀栅电极上方的SiO2保护层以暴露出栅电极。
在一个实施例中，在保护层中光刻多个金属互联开孔区，并对多个金属互联开孔区进行金属互联，包括：
在保护层上光刻金属互联开孔区，使用ICP工艺或者RIE工艺移除互联开孔区的保护层；
在金属互联开孔区与未开孔刻蚀的保护层上光刻金属互联区域，并使用电子束蒸发技术进行金属互联。
需要说明的是，在本申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (6)
1.一种(AlxGa1-x)2O3/Ga2O3器件的外延层转移方法，其特征在于，外延层自下而上包括牺牲层、缓冲层、沟道层、势垒层和保护层，所述牺牲层制备在衬底层上方；
所述外延层转移方法包括：
根据光刻版图对所述外延层的无源区域进行选区曝光显影；
在氟基刻蚀条件下刻蚀已曝光显影的无源区域下方的保护层；
在氯基刻蚀条件下刻蚀所述已曝光显影的无源区域下方的势垒层、沟道层和缓冲层；以及
采用化学腐蚀液蚀刻所述衬底层上方的牺牲层。
2.根据权利要求1所述的(AlxGa1-x)2O3/Ga2O3器件的外延层转移方法，其特征在于，所述根据光刻版图对无源区域进行选区曝光显影之前，还包括：
在所述衬底层上方依次制备所述牺牲层、所述缓冲层、所述沟道层和所述势垒层；
在所述势垒层上方制备源电极、漏电极和栅电极；
在所述源电极、所述漏电极、所述栅电极和势垒层上方制备所述保护层；以及
在所述保护层中蚀刻多个金属互联开孔区，并对所述多个金属互联开孔区进行金属互联。
3.根据权利要求1所述的(AlxGa1-x)2O3/Ga2O3器件的外延层转移方法，其特征在于，所述衬底层为蓝宝石，所述牺牲层为SiO2，所述缓冲层为掺Fe的Ga2O3，所述沟道层为非故意掺杂Ga2O3，所述势垒层为调制掺杂的(AlxGa1-x)2O3。
4.根据权利要求1所述的(AlxGa1-x)2O3/Ga2O3器件的外延层转移方法，其特征在于，根据光刻版图对所述外延层的无源区域进行选区曝光显影的图形为矩形。
5.根据权利要求2所述的(AlxGa1-x)2O3/Ga2O3器件的外延层转移方法，其特征在于，在所述势垒层上方制备源电极和漏电极，包括：
对所述势垒层中的源电极欧姆接触区域和漏电极欧姆接触区域进行施主元素注入掺杂；
在N2氛围中对掺杂的势垒层进行热退火；
刻蚀所述掺杂的势垒层表层厚度为20～60nm的区域；
通过金属淀积和退火制备所述源电极和所述漏电极。
6.根据权利要求2所述的(AlxGa1-x)2O3/Ga2O3器件的外延层转移方法，其特征在于，在所述势垒层上方制备栅电极之前，包括：对所述势垒层和部分沟道层进行刻蚀以形成电隔离区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810755831.8A CN109148351B (zh) | 2018-07-11 | 2018-07-11 | (AlxGa1-x)2O3/Ga2O3器件的外延层转移方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810755831.8A CN109148351B (zh) | 2018-07-11 | 2018-07-11 | (AlxGa1-x)2O3/Ga2O3器件的外延层转移方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109148351A true CN109148351A (zh) | 2019-01-04 |
| CN109148351B CN109148351B (zh) | 2021-10-26 |
Family
ID=64800003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810755831.8A Active CN109148351B (zh) | 2018-07-11 | 2018-07-11 | (AlxGa1-x)2O3/Ga2O3器件的外延层转移方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109148351B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109244026A (zh) * | 2018-07-23 | 2019-01-18 | 西安电子科技大学 | 一种半导体器件外延层的转移方法 |
| CN112968054A (zh) * | 2019-12-12 | 2021-06-15 | 中国科学院宁波材料技术与工程研究所 | 一种基于Ga2O3/GaN异质结的HEMT器件 |
| KR20220076010A (ko) * | 2020-11-30 | 2022-06-08 | 서울대학교산학협력단 | 알파-산화알루미늄갈륨을 활용한 알파-산화갈륨 박막의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339748A (zh) * | 2011-11-01 | 2012-02-01 | 中国科学院微电子研究所 | 降低hemt器件栅槽刻蚀损伤的方法 |
| CN102386223A (zh) * | 2011-11-01 | 2012-03-21 | 中山大学 | GaN高阈值电压增强型MOSHFET器件及制备方法 |
| US20150255591A1 (en) * | 2012-09-24 | 2015-09-10 | Soitec | Methods of forming iii-v semiconductor structures using multiple substrates, and semiconductor devices fabricated using such methods |
| CN107093624A (zh) * | 2017-03-31 | 2017-08-25 | 西安电子科技大学 | 基于柔性衬底的低In组分InGaAsMOSFET器件及制作方法 |
-
2018
- 2018-07-11 CN CN201810755831.8A patent/CN109148351B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339748A (zh) * | 2011-11-01 | 2012-02-01 | 中国科学院微电子研究所 | 降低hemt器件栅槽刻蚀损伤的方法 |
| CN102386223A (zh) * | 2011-11-01 | 2012-03-21 | 中山大学 | GaN高阈值电压增强型MOSHFET器件及制备方法 |
| US20150255591A1 (en) * | 2012-09-24 | 2015-09-10 | Soitec | Methods of forming iii-v semiconductor structures using multiple substrates, and semiconductor devices fabricated using such methods |
| CN107093624A (zh) * | 2017-03-31 | 2017-08-25 | 西安电子科技大学 | 基于柔性衬底的低In组分InGaAsMOSFET器件及制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 冯艳彬: "蓝宝石衬底上氧化镓薄膜的生长与退火研究", 《中国优秀硕士学位论文全文数据库》 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109244026A (zh) * | 2018-07-23 | 2019-01-18 | 西安电子科技大学 | 一种半导体器件外延层的转移方法 |
| CN109244026B (zh) * | 2018-07-23 | 2022-02-18 | 西安电子科技大学 | 一种半导体器件外延层的转移方法 |
| CN112968054A (zh) * | 2019-12-12 | 2021-06-15 | 中国科学院宁波材料技术与工程研究所 | 一种基于Ga2O3/GaN异质结的HEMT器件 |
| KR20220076010A (ko) * | 2020-11-30 | 2022-06-08 | 서울대학교산학협력단 | 알파-산화알루미늄갈륨을 활용한 알파-산화갈륨 박막의 제조방법 |
| KR102537070B1 (ko) | 2020-11-30 | 2023-05-26 | 서울대학교산학협력단 | 알파-산화알루미늄갈륨을 활용한 알파-산화갈륨 박막의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109148351B (zh) | 2021-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109148368A (zh) | AlGaN/GaN HEMT器件的外延层转移方法 | |
| CN109148351A (zh) | （AlxGa1-x）2O3/Ga2O3器件的外延层转移方法 | |
| CN110459595B (zh) | 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法 | |
| CN106033724A (zh) | Iii族氮化物增强型hemt及其制备方法 | |
| CN109037326B (zh) | 一种具有p型埋层结构的增强型hemt器件及其制备方法 | |
| CN105931999A (zh) | 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法 | |
| CN107958928A (zh) | 一种基于横向沟道调制的增强型场效应晶体管及其制作方法 | |
| CN109103091A (zh) | Ga2O3基MOSFET器件的外延层转移方法 | |
| CN103426740A (zh) | 减小高电子迁移率晶体管源漏区域欧姆接触电阻率的方法 | |
| CN109841676A (zh) | 辅助掺杂实现常关型GaN HEMT器件及其制备方法 | |
| CN106298903A (zh) | 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt | |
| CN103904114B (zh) | 加源场板增强型AlGaN/GaN HEMT器件结构及其制作方法 | |
| CN106898640A (zh) | 一种增强型氮化物场效应晶体管及其制备方法 | |
| CN106952957B (zh) | 一种纵向型氮化镓基半导体器件及制造方法 | |
| WO2022199309A1 (zh) | 具有p-GaN盖帽层的HEMT器件及制备方法 | |
| CN104681618B (zh) | 一种具有双凹陷缓冲层的4H‑SiC金属半导体场效应晶体管 | |
| CN111863953B (zh) | 功率开关器件及其制作方法 | |
| CN102290345B (zh) | 深亚微米栅长AlGaN/GaN HEMT制作方法 | |
| CN107425051A (zh) | 一种半导体器件及其制备方法 | |
| CN107302022A (zh) | 低损伤表面处理高效率器件及其制作方法 | |
| CN110085675A (zh) | 一种hemt增强型器件及其制作方法 | |
| CN103681831B (zh) | 高电子迁移率晶体管及其制造方法 | |
| CN106449406B (zh) | 一种垂直结构GaN基增强型场效应晶体管及其制造方法 | |
| CN112542384B (zh) | 一种氮化镓增强型器件的制造方法 | |
| CN112510089B (zh) | 基于插指状复合金刚石层的GaN HEMT及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |