CN113838929A - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN113838929A
CN113838929A CN202010593852.1A CN202010593852A CN113838929A CN 113838929 A CN113838929 A CN 113838929A CN 202010593852 A CN202010593852 A CN 202010593852A CN 113838929 A CN113838929 A CN 113838929A
Authority
CN
China
Prior art keywords
layer
channel layer
electrode
recess
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010593852.1A
Other languages
English (en)
Inventor
黎子兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Zhineng Technology Co Ltd
Original Assignee
Guangdong Zhineng Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Zhineng Technology Co Ltd filed Critical Guangdong Zhineng Technology Co Ltd
Priority to CN202010593852.1A priority Critical patent/CN113838929A/zh
Priority to JP2022552997A priority patent/JP2023500979A/ja
Priority to KR1020227019319A priority patent/KR20220098199A/ko
Priority to EP21758580.1A priority patent/EP3958329A4/en
Priority to US17/436,058 priority patent/US20230103393A1/en
Priority to PCT/CN2021/078959 priority patent/WO2021258771A1/zh
Priority to TW110123003A priority patent/TWI789797B/zh
Publication of CN113838929A publication Critical patent/CN113838929A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开内容提供一种半导体器件及其制造方法，所述半导体器件包括以一基材，在所述基材上形成的凹槽，受所述凹槽结构限制生长的所述沟道层结构，所述沟道层结构露出所述基材的上表面；覆盖在露出的沟道层结构上的势垒层，在所述沟道层结构的第二面和第一面上分别形成的二维电子气和二维空穴气，以及在所述沟道层结构第一面/第二面上形成的源极、栅极和漏极；在所述沟道层结构第二面/第一面上形成的底电极。所述半导体器件能够减小栅极漏电流，具有高阈值电压、高功率、高可靠性，能够实现低导通电阻和器件的常关状态，能够提供稳定的阈值电压，从而使得半导体器件具有良好的开关特性，在使用中更安全。以及可以有效地降低局部电场强度，提高器件的整体性能与可靠性；所述半导体器件的结构和制备工艺较为简单，能有效减低生产成本。

Description

一种半导体器件及其制造方法
技术领域
本公开内容涉及半导体领域，更具体而言，涉及一种能调节电场分布的半导体器件及其制造方法。
背景技术
III族氮化物半导体是一种重要的新型半导体材料，主要包括AlN、GaN、InN及这些材料的化合物如AlGaN、InGaN、AlInGaN等。利用所述III族氮化物半导体具有直接带隙、宽禁带、高击穿电场强度等优点，通过器件结构与工艺的优化设计，III族氮化物半导体在功率器件和射频器件领域拥有巨大前景。III族氮化物半导体的一个重要器件类型是高电子迁移率和高空穴迁移率晶体管，实现高耐受电压、高功率、低导通电阻和高可靠性等高性能的高电子迁移率和高空穴迁移率晶体管是期望的。
为了利用III族氮化物半导体材料的高临界击穿电场特性，提高器件的耐压，现有技术中进行了许多的研究，例如纵向上增加沟道层的厚度或质量，横向上进行漂移区长度增加，但上述改进可使得器件的面积增加、成本高昂甚至于器件的导通电阻增大、功耗增加以及开关速度随之降低，或者现有技术中采用的方案的耐压效果有限。基于此，本公开内容提供一种新颖的半导体器件结构及其制造方法，旨在克服上述缺陷，提供工艺简单、成本低廉、具有较高高宽比、在单位面积上实现更高的沟道密度，具有高耐受电压、高功率和低导通电阻等高性能的安全、节能的半导体器件。
发明内容
在下文中将给出关于本公开内容的简要概述，以便提供关于本公开内容某些方面的基本理解。应当理解，此概述并不是关于本公开内容的穷举性概述。它并不是意图确定本公开内容的关键或重要部分，也不是意图限定本公开内容的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
根据本公开内容的一方面，提供一种半导体器件的制造方法，包括：
提供一基材；在所述基材上形成一凹槽，所述凹槽的侧表面具有六角对称性的晶格结构；
在所述凹槽中的所述侧表面上形成一单晶种籽层；
以所述单晶种籽层为核心且受所述凹槽限制沿着所述凹槽生长一沟道层结构；
刻蚀所述基材，所述结构凸出所述刻蚀后的基材上表面；
在所述露出的结构上形成势垒层，进而在所述结构的第一面形成二维电子气和不可移动的本底正电荷，和/或在所述结构的第二面上形成二维空穴气和不可移动的本底负电荷；
在所述结构的第一面/第二面上形成源极、栅极、漏极，在所述沟道层第二面/第一面上形成底电极。
进一步的，其中用步骤401替代步骤400，所述步骤401包括以所述单晶种籽层为核心且受所述凹槽限制沿着所述凹槽生长第一沟道层、第一调节层和第二沟道层结构。
进一步的，其中用步骤402替代步骤400，所述步骤402包括以所述单晶种籽层为核心且受所述凹槽限制沿着所述凹槽生长第一沟道层、第二调节层和第二沟道层结构。
进一步的，其中用步骤403替代步骤400，所述步骤403包括以所述单晶种籽层为核心且受所述凹槽限制沿着所述凹槽生长第一沟道层、第一调节层、第二调节层和第二沟道层结构。
进一步的，所述底电极至少与所述第一调节层、第二调节层和所述二维电子气/二维空穴气中的一者连接。
进一步的，当底电极形成在所述沟道层第二面上时所述第一/第二调节层具有P－型掺杂；或者当底电极形成在所述沟道层第一面上时所述第一/第二调节层具有N－型掺杂。
进一步的，其中所述第一调节层掺杂的浓度小于5E18/cm3；第二调节层掺杂的浓度为1E17－5E19/cm3。
进一步的，其中所述源、栅极和漏极共面或不共面设置。
进一步的，其中所述源、漏极在所述沟道层上直接或间接形成，所述栅极在所述势垒层上直接或间接形成。
进一步的，其中在生长所述结构之前，在所述种籽层上沉积一缓冲层。
进一步的，其中所述种籽层在对应于所述源极的位置、对应于所述漏极的位置或者在对应于所述栅极与所述漏极之间的位置处设置。
进一步的，其中所述种籽层设置在对应于所述漏极的位置时，还在所述种籽层上形成电流阻挡层。
进一步的，其中当形成HEMT器件时，对所述源极和漏极区域进行N－型掺杂；当形成HHMT器件时，对所述源极和漏极区域进行P－型掺杂。
进一步的，其中在所述凹槽的侧表面和底表面上形成介质层。
根据本公开内容的另一方面，提供一种半导体器件，包括：
一基材；
所述基材具有六角对称性晶格结构的一侧表面；
一单晶种籽层；
以所述种籽层为核心生长的一沟道层结构；所述结构凸出所述基材上表面；
在所述凸出的结构上形成的势垒层，进而在所述结构的第一面形成的二维电子气和不可移动的本底正电荷，和/或在所述结构的第二面上形成的二维空穴气和不可移动的本底负电荷；
在所述结构的第一面/第二面上形成源极、栅极、漏极，在所述结构的第二面/第一面上形成的底电极，其中当在所述结构的第二面上形成底电极时，形成HEMT器件；当在所述结构的第一面上形成底电极时，形成HHMT器件。
进一步的，其中用第一沟道层、第一调节层和第二沟道层结构替代所述沟道层结构。
进一步的，其中用第一沟道层、第二调节层和第二沟道层结构替代所述沟道层结构。
进一步的，其中用第一沟道层、第一调节层、第二调节层和第二沟道层结构替代所述沟道层结构。
进一步的，所述底电极至少与所述第一调节层、第二调节层和所述二维电子气/二维空穴气中的一者连接，以调节所述器件的分布电场。
进一步的，当所述底电极形成在所述沟道层第二面时所述第一/第二调节层具有P－型掺杂；或者当底电极形成在所述沟道层第一面时所述第一/第二调节层具有N－型掺杂。
进一步的，其中所述第一调节层掺杂的浓度小于5E18/cm3；第二调节层掺杂的浓度为1E17－5E19/cm3。
进一步的，其中所述源、栅极和漏极共面或不共面设置。
进一步的，其中在所述种籽层上还具有一缓冲层。
进一步的，其中所述种籽层设置在对应于所述源极的位置、对应于所述漏极的位置或者在对应于所述栅极与所述漏极之间的位置。
进一步的，其中所述种籽层设置在对应于所述漏极的位置时，在所述种籽层上还形成有电流阻挡层。
进一步的，其中当形成HEMT器件时，对所述源极和漏极区域还具有N－型掺杂；当形成HHMT器件时，对所述源极和漏极区域还具有P－型掺杂。
进一步的，其中在所述凹槽的侧壁和底表面上还具有介质层。
根据本公开内容的另一方面，提供一种互补型半导体器件，包括：前述中任一种HEMT器件和HHMT器件。
根据本公开内容的另一方面，提供一种射频设备，其包括前述中任一种的半导体器件。
根据本公开内容的另一方面，提供一种电力功率设备，其包括前述中任一种的半导体器件。
本公开内容的方案至少能有助于实现如下效果之一：所述半导体器件能够减小栅极漏电流，具有高阈值电压、高功率、高可靠性，能够实现低导通电阻和器件的常关状态，能够提供稳定的阈值电压，从而使得半导体器件具有良好的开关特性，在使用中更安全。
本公开内容的方案还能有助于实现如下效果之一：可以有效地降低局部电场强度，提高器件的整体性能与可靠性；所述半导体器件的结构和制备工艺较为简单，能有效减低生产成本。
附图说明
参照附图下面说明本公开内容的具体内容，这将有助于更加容易地理解本公开内容的以上和其他目的、特点和优点。应理解附图只是为了示出本公开内容的原理，在附图中不必依照比例绘制出单元的尺寸和相对位置。在附图中：
图1－15示出了根据第一实施方案的半导体器件结构及其制造方法的示意图；
图16－19示出了根据第二实施方案的半导体器件结构及其制造方法的示意图；
图20－23示出了根据第三实施方案的半导体器件结构及其制造方法的示意图；
图24－28示出了根据第四实施方案的半导体器件结构及其制造方法的示意图；
图29－31示出了根据第五实施方案的半导体器件结构及其制造方法的示意图；
图32示出了根据第六实施方案的半导体器件结构及其制造方法的示意图；
图33示出了根据第七实施方案的半导体器件结构及其制造方法的示意图；
具体实施方式
在下文中将结合附图对本公开内容的示例性公开内容进行描述。为了清楚和简明起见，在说明书中并未描述实现本公开内容的所有特征。然而，应该了解，在开发任何这种实现本公开内容的过程中可以做出很多特定于本公开内容的决定，以便实现开发人员的具体目标，并且这些决定可能会随着本公开内容的不同而有所改变。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本公开内容，在附图中仅仅示出了与根据本公开内容的方案密切相关的器件结构，而省略了与本公开内容关系不大的其他细节。
应理解的是，本公开内容并不会由于如下参照附图的描述而只限于所描述的实施形式。本公开内容中，在可行的情况下，不同实施方案之间的特征可替换或借用、以及在一个实施方案中可省略一个或多个特征。
在以下具体实施方案中可参照附图，附图形成了本公开内容的一部分并例示了示例性实施方案。此外，应理解的是，在不脱离所请求保护的主题的范围的情况下，可以利用其它实施方案并可以做出结构和/或逻辑改变。还应当指出，方向和参照(例如，上、下、顶部、底部、等等)仅用于帮助对附图中的特征的描述，并非在限制性意义上仅采用以下具体实施方案。
如在本公开内容的说明书和所附权利要求书中所使用的，除非上下文另外明确指示，单数形式“一”、“一个”和“所述”也包括复数形式。还将理解的是，如本文中所使用的术语“和/或”指代并包括相关联的列出的项中的一个或多个的任何和所有可能的组合。
具体地，本公开内容的半导体器件为包含氮化物半导体材料的化合物半导体器件，也称为氮化物半导体器件，其中所述氮化物半导体器件是III族氮化物半导体器件。进一步的，所述III族氮化物半导体器件包括使用纤锌矿(Wurtzite)III族氮化物半导体材料的晶体管。更进一步的，所述晶体管是包含GaN半导体材料的GaN晶体管。特别的，所述GaN晶体管是常闭的晶体管GaN－HEMT和/或GaN－HHMT。
第一实施方案
参照图1－图15来描述根据第一实施方案的半导体器件及其制备方法。
如图1－15所示，在第一实施方案中，所述半导体器件包括基材100，所述基材100的材质可以根据实际需要选取，本公开内容并不限制基材100的具体材料，只要基材材料能够满足形成的垂直其表平面的垂直凹槽的侧表面具有六角对称性的晶格结构的基材材料皆可。示例性的，所述基材100的材料可为Si、Al2O3、SiC、GaN等。
由于硅基材具有价格便宜、可加工性强等优点，所以在本公开中以Si基材为例进行进一步的说明。示例性的，如图1所示，所述单晶硅基材可以是采用(110)或(112)面的硅基材。提供一基材100，所述基材具有第一表面1001；在所述基材100第一表面1001上形成第一介质层101，示例性的，所述第一介质层101为热氧化或气相沉积形成的SiO2层，示例性的所述第一介质层101的厚度约为0.5微米，应注意，本发明中所述的数值范围等仅作为示例而非对本公开内容的限制。所述第一介质层101具有平行于所述基材第一表面1001的第一表面1011。刻蚀部分所述第一介质层101和其下方的所述基材100，形成多个垂直的凹槽，具体而言，所述凹槽是间隔排列的第一凹槽102和第二凹槽102’，所述第一和第二凹槽的结构和尺寸相同。示例性的，所述第一凹槽和第二凹槽的深度约为5微米。在所述凹槽的第一表面1021和第二表面1022的下部分别由所述基材暴露出的第二表面1002和第三表面1003构成，其中所述基材的所述第二表面1002和第三表面1003具有六角对称的晶格结构，例如S i(111)面。可以理解的是，所述基材的所述第二表面和第三表面还可以是Al2O3(0001)、SiC(0001)、或SiC
Figure BDA0002553604450000051
、GaN(0001)、或GaN
Figure BDA0002553604450000052
等面。所述凹槽的第一表面1021和第二表面1022的上部分别由所述第一介质层101的所述第二表面1012和所述第三表面1013构成。在所述凹槽的第三表面1023上形成所述第二介质层103，所述第二介质层103示例性的可以为氧化形成的二氧化硅层，其示例性的厚度为约500nm。在所述凹槽的所述第一表面1021和第二表面1022上形成第四介质层105，示例性的所述第四介质层的厚度为100nm左右，该第四介质层可避免在外延时，所述硅基材与含Ga的前驱体的相互作用，同时更有利于提高外延时的选择性。进一步的，去除部分所述第一凹槽第二表面上的和所述第二凹槽第一表面上的所述第四介质层104、在所述第一凹槽中暴露的所述基材100的第三表面1003和在所述第二凹槽中暴露的所述基材100的第二表面1002上形成单晶种籽层106。示例性的，所述单晶种籽层是ALN层，所述ALN晶体的生长方向是＜0001＞方向，其表面是(0001)面。示例性的，所述单晶种籽层所在的位置对应于后续器件的源极的形成位置处，由于后续形成的器件结构在以源极作为参照点时，所述半导体器件结构能够呈现出对称的结构，且所述源极区域的电压很低，成核区域的晶体质量较差，因此基于所述第一电极区域的电压低的缘故，将成核区域的晶体质量差的影响降低到最小。然后以所述种籽层106为核心选择性生长沟道层201，所述沟道层201可为氮化物，示例性的如本征GaN(i－GaN)或非故意掺杂GaN层。由于所述凹槽102的存在，所述沟道层201从种籽层开始沿着所述凹槽102开始生长，其中所述的生长包括沿着凹槽长度的第一方向的生长，也包括垂直凹槽的第二方向的生长，所述沟道层201还可以在所述凹槽外生长，通过平坦化或蚀刻技术去除所述凹槽外的沟道层201。
对所述沟道层两侧进行刻蚀，去除所述第一绝缘层101以及部分的所述基材100，使得所述沟道层201凸出刻蚀后的所述基材100的第四表面1004，所述沟道层201具有自发和压电极化效应的第一面2013和与其相对的具有自发和压电极化效应第二面2014，当所述沟道层为GaN时，所述第一面2013为(0001)面，所述第二面2014为
Figure BDA0002553604450000053
面。在所述刻蚀后的基材100上形成一第三介质层107，以隔离暴露的所述硅基材，所述第三介质层示例性的可以为二氧化硅层。然后在所述沟道层201上覆盖形成势垒层202，所述势垒层是所述AlN层或AlGaN层，进而在所述沟道层的所述第一面2013和所述第二面2014上分别形成了二维电子气2DEG和二维空穴气2DHG，以及对应的在界面处还存在不可移动的本底正电荷和本底负电荷，其中所述本底正电荷吸引了所述二维电子气2DEG，所述本底负电荷吸引了所述二维空穴气2DHG，也即形成了一种互补型电荷的垂直沟道器件结构。
然后在沿着所述沟道长度的方向上在所述势垒层202上分别形成源极401、栅极402、漏极403和底电极404。可以理解的是，当形成的器件为HEMT时所述源极和漏极也可以在沿着所述二维电子气传输的方向上在所述沟道201上形成，所述底电极与所述二维空穴气电接触；当形成的器件为HHMT时所述源极和漏极也可以在沿着所述二维空穴气传输的方向上在所述沟道201上形成，所述底电极与所述二维电子气电接触；，所述底电极可以是独立控制的电极，也可以和源极或者栅极电连接。所述底电极的位置可以位于栅极和漏极之间，也可以位于源和栅极之间，或者位于栅极下方。
由于所述凹槽的存在，使得所述沟道层在横向外延生长时可以生长的非常平直，进而后续包括所述沟道层的半导体器件的垂直表面可以借助于凹槽被定义的非常平直，因此很容易实现了较高的高宽比。更具体的，当所述沟道层201被用于作为垂直沟道时，可以使得在单位面积上可以实现更高的沟道密度，从而降低了器件的电阻，提升了器件的性能。
设置了底电极404之后，器件开启时，以HEMT(高电子迁移率晶体管)为例如图15所示，电流从漏极向源极方向流动(电子从源极到漏极方向流动)，此时底电极的设置基本上对电流的流动没有影响；器件关闭时，漏极处于高电压，此时沟道关闭，栅极到漏极的二维电子气由于漏极高电压的存在从而被耗尽，进而只剩下本底的正电荷。同时由于底电极设置的电压远低于漏极的电压，底电极连接的2DHG在电场作用下也部分耗尽，剩下本底的负电荷，本底负电荷就可以产生一个电场，抵消掉2DEG中的部分电场，这些本底的负电荷与上述剩下的本底正电荷使得电场的分布更均匀，而达到降低局部电场强度的目的。对HHMT(高空穴迁移率晶体管)器件而言，与HEMT器件类似的，器件开启时，电流从漏到源(空穴从漏到源)方向流动。底电极的设置基本上对电流的流动没有影响基本没有影响。器件关闭时，漏处于高负压，此时由于沟道关闭，从栅到漏的2DHG被耗尽，只剩下本底的负电荷。这时，由于底电极电压远高于漏电极电压，底电极连接的2DEG在电场的作用下也部分耗尽，剩下本底的正电荷。这些本底的正电荷可以部分抵消2DHG沟道层本底负电荷的电场，使得电场的分布更均匀。
现参照图1－14来详细描述用于制造第一实施方案的半导体器件的制造方法，其中所示图1、2、6、10为剖视图，图3－5，7－14为俯视图。
步骤1：如图1所示，提供一基材100，所述基材可以是采用(110)或(112)面的硅基材。在所述基材100第一表面1001上形成第一介质层101，示例性的，所述第一介质层101为热氧化或气相沉积形成的SiO2层。示例性的所述第一介质层101的厚度约为0.5微米。
步骤2：如图2所示，在所述第一介质层101上光刻形成开口露出部分的所述第一介质层101，刻蚀所述第一介质层101和其下方的所述基材100，形成垂直的凹槽结构102，所述凹槽是间隔排列的第一凹槽102和第二凹槽102’。在所述凹槽的所述第一和第二表面的下部分别由刻蚀后所述基材暴露出具有第二表面1002和第三表面1003构成。所述基材的所述第二表面1002和第三表面1003具有六角对称的晶格结构，例如Si(111)面。如前所述，本领域技术人员悉知所述基材的第二表面还可以是Al2O3(0001)、SiC(0001)或SiC
Figure BDA0002553604450000062
、GaN(0001)或GaN
Figure BDA0002553604450000061
等面。
步骤3：如图3所示，在所述步骤2的形成的结构基础上，共面沉积形成牺牲层104，示例性的，所述牺牲层104是氮化硅层，其厚度约为100纳米。可以理解的是，所述第一介质层和牺牲层的选择，以其二者之间具有高蚀刻选择比即可，例如在刻蚀所述牺牲层时，刻蚀剂对所述牺牲层进行刻蚀时，基本上不对第一介质层进行蚀刻，或对其蚀刻极其缓慢。
步骤4：如图4所示，进行干法刻蚀，去除所述第一介质层101第一表面上的所述牺牲层104，和去除所述凹槽102的第三表面1023上的所述牺牲层104，保留所述凹槽102的第一表面1021和第二表面1022上的所述牺牲层104。
步骤5：如图5所示，通过氧化工艺，在所述凹槽的第三表面1023上形成第二介质层103(二氧化硅层)，所述凹槽的第一表面和第二表面由于保留的所述牺牲层104的保护没有被氧化，所述第二介质层可以避免在后续生长氮化物半导体时镓原子与硅基材的不兼容，避免出现回熔(melt－back)现象。同时，该介质层还可以有效阻绝氮化物半导体与硅基材之间的漏电流，并降低硅基材所带来的寄生电容。
步骤6：如图6所示，通过选择性湿法腐蚀，利用所述牺牲层104和所述第二介质层103(二氧化硅层)的刻蚀选择比，去除所述凹槽第一和第二表面的所述牺牲层104。
步骤7：如图7所示，通过氧化工艺，在所述凹槽102第一和第二表面上分别形成较薄的第四介质层105(二氧化硅层)，第四介质层厚度与第一、第二介质层厚度的不同设置，以满足在后续去除所述第四介质层时候，仍然还有足够厚的第一和第二介质层以保护所述基材即可。这些介质层可以避免在后续生长氮化物半导体时镓原子与硅基材的不兼容，避免出现回熔(melt－back)现象。
步骤8：如图8所示，涂敷光刻胶，在所述第一凹槽和所述第二凹槽之间形成光刻图形以暴露所述第一凹槽和所述第二凹槽之间部分的第一介质层101。可以理解的是，所述光刻图形可以暴露出所述第一凹槽和所述第二凹槽之间全部的所述第一介质层101。
步骤9：如图9所示，去除暴露的所述第一凹槽第二表面上的和所述第二凹槽第一表面上的所述第四介质层105、由于所述第一介质层的厚度远大于所述第四介质层的厚度，因此，在去除部分所述第介质层的过程中，所述暴露的第一介质层部分仅被蚀刻很少的厚度并不会被完全去除，然后去除所述光刻胶，从而使得在所述第一凹槽中暴露出部分所述基材100的第三表面1003和在所述第二凹槽中暴露出部分所述基材100的第二表面1002。
步骤10：如图9所示，由于硅基材与镓之间的回熔(melt－back)效果，硅基材上不能直接沉积GaN。通常需要先沉积AlN的种籽层，再在此基础上形成后续的氮化物半导体结构。因此，在暴露出的所述第一凹槽中的所述基材100的第三表面1003上，以及在暴露出的所述第二凹槽中的所述基材100的第二表面1002上分别形成单晶AlN种籽层106，所述单晶AlN晶体的生长方向是＜0001＞，表面是(0001)面。需要指出的是，AlN的选择性很低，在通常的工艺条件下容易在介质层上也生成多晶或非晶的AlN，这对形成所需的结构是不利的。因此，需要在形成了种籽层后另行去除二氧化硅层上的AlN。或者在生长AlN种籽层时引入含氯气体以保证仅在所述硅基材上生长而不在所述二氧化硅层生长。
可以理解的是，如果采用其他基材例如Al2O3，则种籽层也可以是GaN。此时通过工艺调节可以较容易实现仅在暴露的基材表面成核。
步骤11：如图10所示，然后以种籽层106为核心侧向外延生长沟道层201，由于所述凹槽的102的存在，所述沟道层201从种籽层开始沿着所述凹槽102开始侧向外延生长，其中所述的生长包括沿着凹槽的第一方向的生长，也包括垂直凹槽的第二方向的生长，所述沟道层201还可以在所述凹槽外生长，通过平坦化或蚀刻技术去除所述凹槽外的沟道层201。侧向外延可以有效提升侧向外延区域的氮化物半导体晶体质量，进而提升器件的电学性能。去除所述凹槽外的沟道层，可以使得所述器件在形成过程中不是基本不受约束的状态，有利于形成特定的结构和尺寸，对于形成具有较高的高宽比的器件特别有利以及容易实现，丰富了除生长工艺参数调整外的实现高宽比器件的实现手段，而由于沟道层在所述凹槽中的生长受到所述凹槽的第一表面和第二表面的限制，所述沟道层的生长过程避免了不能保持完全垂直或者生长面不在同一平面的情况，以及可能出现多个、复杂的生长面，极其方便的实现对器件的控制与所述电学性能的提升。可以理解的是所述沟道层201在所述凹槽外的生长也可以不必去除，而形成突出所述凹槽的部分。
步骤12：如图11所示，形成光刻图形，露出相邻第一凹槽和第二凹槽之间的全部区域，刻蚀所述区域中所述第一介质层101和部分的所述基材100的材料，使得所述凹槽102中的覆盖着所述第四介质层的所述沟道层突出于刻蚀后的所述基材的第四表面1004。
步骤13：如图12所示，在所述刻蚀后的基材100的所述第四表面1004上形成一第三介质层107，所述第三介质层示例性的可以为氧化形成的二氧化硅层，然后去除覆盖着所述沟道层201的上的所述第四介质层，从而露出所述沟道层201具有压电效应的第一面和与其相对的具有自发和压电极化效应的第二面。
步骤14：如图13所示，然后在所述沟道层201上覆盖形成势垒层202，所述势垒层可以是所述AlN层或AlGaN层，进而在所述沟道层的所述第一面2013和所述第二面2014上分别形成了二维电子气2DEG和二维空穴气2DHG。
可以理解的是，在生长所述沟道层之前，还可以先沉积形成一缓冲层。
步骤15：如图14所示，可沉积一绝缘层，对所述绝缘层进行光刻刻蚀，然后在其上沉积金属，对于HEMT而言，在所述沟道层201沿着所述二维电子气传输方向在所述第一面处分别形成源极、漏极以及沿着所述二维电子气传输方向在所述势垒层202上形成栅极，其中所述栅极位于所述源极和所述漏极的中间。可替代的，所述源极、栅极至漏极都形成在沿着所述二维电子气传输方向的所述势垒层202上。在所述二维空穴气在的所述第二面处形成底电极204。对于HHMT而言，在所述沟道层201沿着所述二维空穴气传输方向在所述第二面处分别形成源极、漏极以及沿着所述二维空穴气传输方向在所述势垒层202上形成栅极，其中所述栅极位于所述源极和所述漏极的中间。可替代的，所述源极、栅极至漏极都形成在沿着所述二维空穴气传输方向的所述势垒层202上。在所述二维电子气在的所述第一面处形成底电极204。
第二实施方案
参照图16－19来描述根据第二实施方案的半导体器件及其制造方法，图16－19均为俯视图。
所述第二实施方案与所述第一实施方案的区别在于：第二实施方案中在所述凹槽内沿着所述沟道的第一表面和第二表面的方向形成有沟道层的第一子层2011，第一调节层2013和所述沟道层的第二子层2012层，所述第一子层2011、第一调节层2013和所述第二子层2012完全填满所述凹槽使得各自的第一表面共面。可以理解的所述调节层中可以具有P－型掺杂，或者具有N－型掺杂，示例性的所述P－型掺杂是P－型GaN，所述N－型掺杂是N－型GaN，掺杂浓度示例性的小于5E18/cm3具体选择是进行P－型掺杂还是N－型掺杂视后续器件的具体类型而定，对于HEMT器件则选择进行P－型掺杂，对于HHMT器件则选择进行N－型掺杂，可以理解的是，所述掺杂可以是渐变的。所述第一调节层在所述沟道层第一面的投影落在所述栅极和所述漏极之间的范围内，或与所述栅极在所述方向上的投影有部分的重叠范围。
其中掺杂的所述调节层，其与所述沟道层的表面垂直或倾斜设置，通过设计的掺杂分布，进而在器件关闭时对外加电场反应并改变电场分布，因此可以有效降低局部电场强度，特别是减小靠近漏极的栅极端的电场峰值。这里的调节层优选为侧向外延形成的，其与离子注入的方式相比，不会出现离子注入损伤等严重缺陷，具有很好的电学性能
器件关态的时候，通过底电极电连接所述调节层，从而避免了电场调节掺杂层电势不稳定的情况。可以理解的是，也可以不设置底电极而仅仅依靠浮置的电场调节掺杂层来降低局部电场强度。
可以理解的是，所述底电极同时与所述二维电荷载流子气及调节层电接触，从而通过调节层的掺杂与互补型沟道中的一种类型的本底电荷抵消掉另一种类型的二维电荷载流子中的部分电场的协同作用，达到降低局部电场强度的目的。
下面具体描述用于制造第二实施方案的半导体器件的制造方法。
步骤11’：如图16－19所示，在形成种籽层106后，以种籽层106为核心选择性生长沟道层的第一子层2011，由于所述凹槽的102的存在，所述第一子层2011从种籽层开始沿着所述凹槽102开始侧向外延生长，其中所述生长包括沿着凹槽的第一或第二表面的第一方向的生长，以及垂直于凹槽第三表面的生长。然后以所述第一子层2011为核心，进行掺杂的第一调节层2013的生长，所述第一调节层2013的生长同样包括沿着凹槽的第一或第二表面的第一方向的生长，也包括垂直凹槽第一表面或第二表面的第二方向的生长，以及垂直于凹槽第三表面的生长。如前所述所述第一调节层2013在所述沟道层第一面的投影落在所述栅极和所述漏极之间的范围内，或与所述栅极在所述方向上的投影有部分的重叠范围。
然后以所述第一调节层2013为核心，继续生长所述沟道层的第二子层2012，所述第二子层也可以是本征GaN层或非故意掺杂GaN层。所述第二子层2012的生长方向与所述第一子层或所述调节层的生长方向相同。最后通过平坦化或蚀刻技术去除垂直凹槽第三表面的生长而位于所述凹槽外的所述第一子层、所述调节层和所述第二子层的部分，从而使得第一子层、调节层和所述第二子层都位于所述凹槽内，形成具有共面的结构。所述共面结构，可以使得所述器件在形成过程中不是基本不受约束的状态，有利于形成特定的结构和尺寸，对于形成具有较高的高宽比的器件特别有利以及容易实现，丰富了除生长工艺参数调整外的实现高宽比器件的实现手段，而由于沟道层和调节层在所述凹槽中的生长受到所述凹槽的第一表面和第二表面的限制，所述沟道层和调节层的生长过程避免了不能保持完全垂直或者生长面不在同一平面的情况，以及可能出现多个、复杂的生长面，极其方便的实现对器件的控制与所述电学性能的提升。
第三实施方案
参照图20－23来描述根据第三实施方案的半导体器件及其制造方法，所示图20－23为俯视图。
所述第三实施方案与所述第二实施方案的区别在于：第三实施方案中在所述凹槽内沿着所述沟道的第一表面和第二表面的方向形成有沟道层的第一子层2011，第二调节层2014和所述沟道层的第二子层2012层，所述第一子层、第二调节层2014和所述第二子层完全填满所述凹槽使得各自的第一表面共面。所述第二调节层用于控制阈值电压。可以理解的所述第一、第二调节层中具有P－型掺杂，或者N－型掺杂，示例性的所述P－型掺杂是P－型GaN，所述N－型掺杂是N－型GaN，其中所述第二调节层2014的掺杂浓度示例性的为1E17－5E19/cm3，更优的为1E+18/cm3－5E+19/cm3。所述P－型GaN层可以耗尽所述沟道层第一面的二维电子气；所述N－型GaN层可以耗尽所述沟道层第二面的二维空穴气，进而导致所述器件具有常闭状态；具体选择是进行P－型掺杂还是N－型掺杂视后续器件的具体类型而定，对于HEMT器件则选择进行P－型掺杂，对于HHMT器件则选择进行N－型掺杂。可以理解的是，所述掺杂可以是渐变的。第二调节层在所述沟道层第一面的投影落在所述栅极的范围内。所述第二调节层的设置，如其掺杂浓度、尺寸参数等可以通过器件参数设置以满足耗尽其上方95％－100％的二维电子气或二维空穴气即可，二维电荷载流子气的浓度越高，相应的掺杂浓度可以随之提高。
器件关态的时候，所述底电极可以连接第一调节层和所述二维载流子气，或者是连接所述二维载流子气，当形成所述HEMT器件时，所述底电极连接的是二维空穴气，当形成所述HHMT器件时，所述底电极连接的是二维电子气；所述底电极的连接方式使得所述第二调节层和所述二维载流子协同或单独作用，避免了电场调节掺杂层电势不稳定的情况。
下面具体描述用于制造第三实施方案的半导体器件的制造方法，其中第三实施方案与前述实施方案的区别在于：
步骤11’：如图20－23所示，在形成种籽层106后，以种籽层106为核心选择性生长沟道层的第一子层2011，由于所述凹槽的102的存在，所述第一子层2011从种籽层开始沿着所述凹槽102开始侧向外延生长，其中所述生长包括沿着凹槽的第一或第二表面的第一方向的生长，以及垂直于凹槽第三表面的生长。然后以所述第一子层2011为核心，进行掺杂的第二调节层2014的生长，所述第二调节层2014的生长同样包括沿着凹槽的第一或第二表面的第一方向的生长，也包括垂直凹槽第一表面或第二表面的第二方向的生长，以及垂直于凹槽第三表面的生长。如前所述所述调节层203位于后续器件投影方向的栅极的投影范围内。然后以所述第二调节层2014为核心，继续生长所述沟道层的第二子层2012，所述第二子层也可以是本征GaN层或非故意掺杂GaN层。所述第二子层2012的生长方向与所述第一子层或所述调节层的生长方向相同。最后通过平坦化或蚀刻技术去除垂直凹槽第三表面的生长而位于所述凹槽外的所述第一子层、所述第二调节层和所述第二子层的部分，从而使得第一子层、所述第二调节层和所述第二子层都位于所述凹槽内，形成具有共面的结构。所述共面结构，可以使得所述器件在形成过程中不是基本不受约束的状态，有利于形成特定的结构和尺寸，对于形成具有较高的高宽比的器件特别有利以及容易实现，丰富了除生长工艺参数调整外的实现高宽比器件的实现手段，而由于沟道层和调节层在所述凹槽中的生长受到所述凹槽的第一表面和第二表面的限制，所述沟道层和调节层的生长过程避免了不能保持完全垂直或者生长面不在同一平面的情况，以及可能出现多个、复杂的生长面，极其方便的实现对器件的控制与所述电学性能的提升。
第四实施方案
参照图24－28来描述根据第四实施方案的半导体器件及其制造方法，所示图24－28为俯视图。
所述第三实施方案与所述第二实施方案的区别在于：第三实施方案中在所述凹槽内沿着所述沟道的第一表面和第二表面的方向形成有沟道层的第一子层2011，第二调节层2014、第一调节层2013和所述沟道层的第二子层2012层，所述第一子层、第二调节层2014、第一调节层2013和所述第二子层完全填满所述凹槽使得各自的第一表面共面。所述第二调节层用于控制阈值电压，所述第一调节层用于调节电场分布，特别是栅电极边缘处的电场分布。可以理解的所述第一、第二调节层中具有P－型掺杂，或者N－型掺杂，示例性的所述P－型掺杂是P－型GaN，所述N－型掺杂是N－型GaN，其中所述第二调节层2014的掺杂浓度示例性的为1E17－5E19/cm3，更优的为1E+18/cm3－5E+19/cm3。所述P－型GaN层可以耗尽所述沟道层第一面的二维电子气；所述N－型GaN层可以耗尽所述沟道层第二面的二维空穴气，进而导致所述器件具有常闭状态；具体选择是进行P－型掺杂还是N－型掺杂视后续器件的具体类型而定，对于HEMT器件则选择进行P－型掺杂，对于HHMT器件则选择进行N－型掺杂。可以理解的是，所述掺杂可以是渐变的。第二调节层在所述沟道层第一面的投影落在所述栅极的范围内；第一调节层在所述沟道层第一面的投影落在所述栅极和所述漏极之间的范围内，或与所述栅极在所述方向上的投影有部分的重叠范围。所述第二调节层的设置，如其掺杂浓度、尺寸参数等可以通过器件参数设置以满足耗尽其上方95％－100％的二维电子气或二维空穴气即可，二维电荷载流子气的浓度越高，相应的掺杂浓度可以随之提高。所述第一调节层的掺杂浓度示例性的小于5E18/cm3。
其中掺杂的所述第一和第二调节层，其与所述沟道层的表面垂直或倾斜设置，通过设计的掺杂分布，进而在器件关闭时对外加电场反应并改变电场分布，因此可以有效降低局部电场强度，特别是减小靠近漏极的栅极端的电场峰值。这里的调节层优选为侧向外延形成的，与离子注入的方式相比，不会出现离子注入损伤等严重缺陷，具有很好的电学性能
器件关态的时候，所述底电极的电连接方式可以是第一调节层、第二调节层和所述二维载流子气中的各种组合方式，例如底电极可以连接第一调节层和/或第二调节层，也可以连接第一调节层和所述二维载流子气，或者是同时连接第一调节层、第二调节层和所述二维载流子气等等，第一、第二调节层和所述二维载流子中各种组合方式的单独或协同作用，从而避免了电场调节掺杂层电势不稳定的情况。
下面具体描述用于制造第四实施方案的半导体器件的制造方法，其中第四实施方案与前述实施方案的区别在于：
步骤11’：如图24－28所示，在形成种籽层106后，以种籽层106为核心选择性生长沟道层的第一子层2011，由于所述凹槽的102的存在，所述第一子层2011从种籽层开始沿着所述凹槽102开始侧向外延生长，其中所述生长包括沿着凹槽的第一或第二表面的第一方向的生长，以及垂直于凹槽第三表面的生长。然后以所述第一子层2011为核心，进行掺杂的第二调节层2014的生长，所述第二调节层2014的生长同样包括沿着凹槽的第一或第二表面的第一方向的生长，也包括垂直凹槽第一表面或第二表面的第二方向的生长，以及垂直于凹槽第三表面的生长。如前所述所述第二调节层2014位于后续器件投影方向的栅极的投影范围内。然后以所述第二调节层2014为核心，进行掺杂的第一调节层2013的生长，所述第一调节层2013的生长同样包括沿着凹槽的第一或第二表面的第一方向的生长，也包括垂直凹槽第一表面或第二表面的第二方向的生长，以及垂直于凹槽第三表面的生长。如前所述所述第一调节层2013位于后续器件投影方向的栅极到漏极的范围内，或者与所述栅极的投影有部分重叠。然后以所述第一调节层2013为核心，继续生长所述沟道层的第二子层2012，所述第二子层也可以是本征GaN层或非故意掺杂GaN层。所述第二子层2012的生长方向与所述第一子层或所述调节层的生长方向相同。最后通过平坦化或蚀刻技术去除垂直凹槽第三表面的生长而位于所述凹槽外的所述第一子层、所述调节层和所述第二子层的部分，从而使得第一子层、调节层和所述第二子层都位于所述凹槽内，形成具有共面的结构。所述共面结构，可以使得所述器件在形成过程中不是基本不受约束的状态，有利于形成特定的结构和尺寸，对于形成具有较高的高宽比的器件特别有利以及容易实现，丰富了除生长工艺参数调整外的实现高宽比器件的实现手段，而由于沟道层和调节层在所述凹槽中的生长受到所述凹槽的第一表面和第二表面的限制，所述沟道层和调节层的生长过程避免了不能保持完全垂直或者生长面不在同一平面的情况，以及可能出现多个、复杂的生长面，极其方便的实现对器件的控制与所述电学性能的提升。
第五实施方案
参考附图29－31，所述第五实施方案与所述第二实施方案或第四实施方案的区别在于：对所述沟道层的一侧进行刻蚀，去除所述第一介质层101以及部分的所述基材100，使得所述基材具有第一表面和一低于且平行于所述第一表面的第五表面。当形成HEMT时，暴露所述沟道层201具有自发和压电极化效应的第一面2013，当所述沟道层为GaN时，所述第一面2013为(0001)面。而和与所述第一面2013相对的具有自发和压发极化效应第二面2014则仍被所述基材和所述第一介质层掩盖，所述第二面2014为GaN的
Figure BDA0002553604450000121
面。当形成HHMT时，暴露所述沟道层201具有自发和压电极化效应的第二面2014，当所述沟道层为GaN时，所述第二面2014为
Figure BDA0002553604450000122
面。而和与所述第二面2014相对的具有自发和压发极化效应第一面2013则仍被所述基材和所述第一介质层掩盖，所述第一面2013为GaN的(0001)面。在所述刻蚀后的基材100上形成一第三介质层107以隔离暴露的所述硅基材，所述第三介质层示例性的可以为二氧化硅层。然后在所述沟道层201的所述第一面2013上或所述第二面2014上形成势垒层202，所述势垒层是所述AlN层或AlGaN层，进而在所述沟道层的所述第一面2013上形成了二维电子气2DEG或者在所述沟道层的所述第二面2014上形成了二维空穴气2DHG。
从而底电极204与所述第一调节层2013连接或者所述底电极与所述第一调节层2013和所述第二调节层2014连接，进而在器件关闭时对外加电场反应并改变电场分布，因此可以有效降低局部电场强度，特别是减小靠近漏极的栅极端的电场峰值。
现将参照29－31结合前述实施方案中的制造方法来示例性描述用于制造第五实施方案的HEMT半导体器件的制造方法。
步骤十二’，如图29所示，形成光刻图形，露出所述沟道层第一面2013侧的区域，刻蚀所述区域中所述第一介质层101和部分的所述基材100的材料，暴露所述沟道层201具有自发和压化极化效应的第一面侧的所述第四介质层。与所述第一面2013相对的具有自发和压发极化效应第二面2014则仍被所述第四介质层、所述基材和所述第一介质层包围。
步骤十三’，如图30所示，在所述刻蚀后的基材100上通过形成一第三介质层107’，所述第三介质层示例性的可以为氧化的二氧化硅层。所述第三介质层隔离暴露的所述硅基材，去除覆盖在所述沟道层201所述第一面2013上的所述第四介质层。
步骤十四’，如图31所示，然后在所述沟道层201的所述第一面2013上化学沉积形成第二半导体层202，所述第二半导体层可以是所述AlN层或AlGaN层，进而在所述沟道层的所述第一面2013上形成了二维电子气2DEG。
可以理解的是，所述HHMT半导体器件的制造方法与其类似，在此不再赘述。
可以理解的是，所述第二、第四、第五实施方案中，还可以形成光刻图形，露出相邻第一凹槽和第二凹槽之间的全部区域，刻蚀所述区域中所述第一介质层101和部分的所述基材100的材料，使得所述凹槽102中的覆盖着所述第四介质层的所述沟道层突出于刻蚀后的所述基材的第四表面，然后仅对所述沟道层所述第一面/第二面侧的区域进行进一步的蚀刻，其具体方法可参照前述实施例，在此不再赘述。
第六实施方案
所述第六实施方案与前述实施方案的区别仅在于：所述单晶种籽层所在的位置对应于后续器件的第三电极(漏极)的形成位置处，此时为避免有源成核区域的晶体质量较差以及漏电流较大等问题，如图32所示，可以在所述单晶种籽层上加入电流阻挡层，所述电流阻挡层，例如可以是重掺杂的C或Fe元素的，所述C或Fe的掺杂范围可以为1E17－1E20/cm3。
可替代的是，所述单晶种籽层的位置还可以设置在所述第二电极和所述第三电极之间的区域。示例性的，通过将所述种籽层所在的位置避开后续漏电极区域所在的位置一定的距离，从而克服上述技术问题。
其中具体所述单晶种籽层的区域可以通过光刻图案的设置来打开相应的所述第一和第二凹槽的区域。
其中所述电流阻挡层的形成通过在以单晶种籽层为核心进行外延生长时，进行相应的掺杂即可形成。
第七实施方案
所述第七实施方案与前述实施方案的区别仅在于：如图33所示，在所述源极区域和所述漏极区域进行掺杂以减低接触电阻。可以理解的是，当形成HEMT器件的时候，所述源漏区域的掺杂类型是N－型；当形成HHMT器件的时候，所述源漏区域的掺杂类型是P－型。
进一步的，HEMT器件中，可将所述源极和/或漏极在去除所述势垒层后与所述沟道层物理接触，并与所述二维电子载流子气(2DEG)形成欧姆接触，由于掺杂后的所述源极和所述漏极区域的存在，通过工艺和结构的设计，这种直接与所述沟道层物理接触的方式，更有利于降低欧姆接触电阻。
进一步的，HHMT器件中，由于P－型欧姆接触更加难于形成，因此，当所述源极(和/或漏极)在去除所述势垒层后与所述沟道层物理接触，并与所述二维空穴载流子气(2DHG)形成欧姆接触，由于掺杂后的所述源极和所述漏极区域的存在，通过工艺和结构的设计，这种直接与所述沟道层物理接触的方式，更有利于降低欧姆接触电阻。
结合前述实施方案中的制造方法来示例性描述用于制造第七实施方案的半导体器件的制造方法。
以种籽层对应于所述源极区域为例进行说明所述源漏区域的掺杂。对于种籽层对应于漏极区域，或者种籽层位于栅极和漏极区域之间的情况与种籽层对应于所述源极区域类似，在此不再赘述。如图25所示，在形成种籽层后，在以种籽层为核心进行所述沟道层201的生长过程中，在源极区域进行相应的P－型或N－型掺杂。
可以替代的是，在以种籽层为核心进行所述沟道层201的生长过程中，可以先不进行相应的掺杂，而生长本征的所述沟道层，或非故意掺杂的所述沟道层，而后再进行掺杂的源极区域的生长。
接着，所述掺杂的源极区域形成后，再继续进行本征的所述沟道层，或非故意掺杂的所述沟道层的外延生长形成沟道区域。可以理解的是，其中在所述沟道区域可以选择进行相应的掺杂形成所述第一和或第二调节层。
然后，可以在进一步外延生长所述沟道层的过程中，在漏极区域进行相应的P－型或N－型掺杂。
可以理解的是，其中所述漏极区域和源极区域的掺杂与所述调节层的掺杂同时进行，或者所述漏极区域的掺杂、源极区域的掺杂和所述调节层的掺杂先后进行。
进一步可以理解的是，所述器件可以形成为HHMT和HEMT同时存在的互补型半导体器件。
第八实施方案
一种电源装置，包括上述实施方案中的半导体器件的任一种。电源装置包括有一次电路、二次电路和变压器等，其中一次电路和二次电路中均包括有开关元件，其中的开关元件采用包括上述实施方案中的半导体器件的任一种。
第九实施方案
一种手机，包括上述实施方案中的半导体器件的任一种。手机包括显示屏，充电单元等，其中的充电单元包括上述实施方案中的半导体器件的任一种。
第十实施方案
一种放大器，所述放大器可以用于移动电话基站、光通信系统等领域中的功率放大器，所述功率放大器可以包括上述实施方案中的半导体器件的任一种。
以上结合具体的实施方案对本公开内容进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本公开内容的保护范围的限制。本领域技术人员可以根据本公开内容的精神和原理对本公开内容做出各种变型和修改，这些变型和修改也在本公开内容的范围内。

Claims (30)

1.一种调节半导体器件分布电场的方法，包括：
步骤100：提供一基材；
步骤200：在所述基材上形成一凹槽，所述凹槽的侧表面具有六角对称性的晶格结构；
步骤300：在所述凹槽中的所述侧表面上形成一单晶种籽层；
步骤400：以所述单晶种籽层为核心且受所述凹槽限制沿着所述凹槽生长一沟道层结构；
步骤500：刻蚀所述基材，所述结构凸出所述刻蚀后的基材上表面；
步骤600：在所述露出的结构上形成势垒层，进而在所述结构的第一面形成二维电子气和不可移动的本底正电荷，和/或在所述结构的第二面上形成二维空穴气和不可移动的本底负电荷；
步骤700：在所述结构的第一面/第二面上形成源极、栅极、漏极，在所述沟道层第二面/第一面上形成底电极。
2.如权利要求1所述的方法，其中用步骤401替代步骤400，所述步骤401包括以所述单晶种籽层为核心且受所述凹槽限制沿着所述凹槽生长第一沟道层、第一调节层和第二沟道层结构。
3.如权利要求1所述的方法，其中用步骤402替代步骤400，所述步骤402包括以所述单晶种籽层为核心且受所述凹槽限制沿着所述凹槽生长第一沟道层、第二调节层和第二沟道层结构。
4.如权利要求1所述的方法，其中用步骤403替代步骤400，所述步骤403包括以所述单晶种籽层为核心且受所述凹槽限制沿着所述凹槽生长第一沟道层、第一调节层、第二调节层和第二沟道层结构。
5.如权利要求1－4所述的方法，所述底电极至少与所述第一调节层、第二调节层和所述二维电子气/二维空穴气中的一者连接。
6.如权利要求5所述的方法，当底电极形成在所述沟道层第二面上时所述第一/第二调节层具有P－型掺杂；或者当底电极形成在所述沟道层第一面上时所述第一/第二调节层具有N－型掺杂。
7.如权利要求4所述的方法，其中所述第一调节层掺杂的浓度小于5E18/cm3；第二调节层掺杂的浓度为1E17－5E19/cm3。
8.如权利要求5所述的方法，其中所述源、栅极和漏极共面或不共面设置。
9.如权利要求5中任一个所述的方法，其中所述源、漏极在所述沟道层上直接或间接形成，所述栅极在所述势垒层上直接或间接形成。
10.如权利要求1－4中任一个所述的方法，其中在生长所述结构之前，在所述种籽层上沉积一缓冲层。
11.如权利要求1－4中任一个所述的方法，其中所述种籽层在对应于所述源极的位置、对应于所述漏极的位置或者在对应于所述栅极与所述漏极之间的位置处设置。
12.如权利要求1－4中任一个所述的方法，其中所述种籽层设置在对应于所述漏极的位置时，还在所述种籽层上形成电流阻挡层。
13.如权利要求1－4中任一个所述的方法，其中当形成HEMT器件时，对所述源极和漏极区域进行N－型掺杂；当形成HHMT器件时，对所述源极和漏极区域进行P－型掺杂。
14.如权利要求1－4中任一个所述的方法，其中在所述凹槽的侧表面和底表面上形成介质层。
15.一种半导体器件，包括：
一基材；
所述基材具有六角对称性晶格结构的一侧表面；
一单晶种籽层；
以所述种籽层为核心生长的一沟道层结构；所述结构凸出所述基材上表面；
在所述凸出的结构上形成的势垒层，进而在所述结构的第一面形成的二维电子气和不可移动的本底正电荷，和/或在所述结构的第二面上形成的二维空穴气和不可移动的本底负电荷；
在所述结构的第一面/第二面上形成源极、栅极、漏极，在所述结构的第二面/第一面上形成的底电极，其中当在所述结构的第二面上形成底电极时，形成HEMT器件；当在所述结构的第一面上形成底电极时，形成HHMT器件。
16.如权利要求15所述的器件，其中用第一沟道层、第一调节层和第二沟道层结构替代所述沟道层结构。
17.如权利要求15所述的器件，其中用第一沟道层、第二调节层和第二沟道层结构替代所述沟道层结构。
18.如权利要求15所述的器件，其中用第一沟道层、第一调节层、第二调节层和第二沟道层结构替代所述沟道层结构。
19.如权利要求15－18中任一项所述的器件，所述底电极至少与所述第一调节层、第二调节层和所述二维电子气/二维空穴气中的一者连接，以调节所述器件的分布电场。
20.如权利要求19所述的器件，当所述底电极形成在所述沟道层第二面时所述第一/第二调节层具有P－型掺杂；或者当底电极形成在所述沟道层第一面时所述第一/第二调节层具有N－型掺杂。
21.如权利要求20所述的器件，其中所述第一调节层掺杂的浓度小于5E18/cm3；第二调节层掺杂的浓度为1E17－5E19/cm3。
22.如权利要求19所述的器件，其中所述源、栅极和漏极共面或不共面设置。
23.如权利要求15－18中任一个所述的器件，其中在所述种籽层上还具有一缓冲层。
24.如权利要求15－18中任一个所述的器件，其中所述种籽层设置在对应于所述源极的位置、对应于所述漏极的位置或者在对应于所述栅极与所述漏极之间的位置。
25.如权利要求15－18中任一个所述的器件，其中所述种籽层设置在对应于所述漏极的位置时，在所述种籽层上还形成有电流阻挡层。
26.如权利要求15－18中任一个所述的器件，其中当形成HEMT器件时，对所述源极和漏极区域还具有N－型掺杂；当形成HHMT器件时，对所述源极和漏极区域还具有P－型掺杂。
27.如权利要求15－18中任一个所述的器件，其中在所述凹槽的侧壁和底表面上还具有介质层。
28.一种互补型半导体器件，包括：如权利要求15－27中任一项所述的HEMT器件和HHMT器件。
29.一种射频设备，其包括权利要求1－28中任一项所述的半导体器件。
30.一种电力功率设备，其包括权利要求1－28中任一项所述的半导体器件。
CN202010593852.1A 2020-06-23 2020-06-23 一种半导体器件及其制造方法 Pending CN113838929A (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN202010593852.1A CN113838929A (zh) 2020-06-23 2020-06-23 一种半导体器件及其制造方法
JP2022552997A JP2023500979A (ja) 2020-06-23 2021-03-03 半導体デバイスおよびその製造方法
KR1020227019319A KR20220098199A (ko) 2020-06-23 2021-03-03 반도체 소자 및 그 제조 방법
EP21758580.1A EP3958329A4 (en) 2020-06-23 2021-03-03 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
US17/436,058 US20230103393A1 (en) 2020-06-23 2021-03-03 Semiconductor Device and Manufacturing Method Thereof
PCT/CN2021/078959 WO2021258771A1 (zh) 2020-06-23 2021-03-03 一种半导体器件及其制造方法
TW110123003A TWI789797B (zh) 2020-06-23 2021-06-23 半導體器件、包括其的互補型半導體器件、射頻設備和電力功率設備及調節半導體器件分布電場的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010593852.1A CN113838929A (zh) 2020-06-23 2020-06-23 一种半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN113838929A true CN113838929A (zh) 2021-12-24

Family

ID=78598956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010593852.1A Pending CN113838929A (zh) 2020-06-23 2020-06-23 一种半导体器件及其制造方法

Country Status (7)

Country Link
US (1) US20230103393A1 (zh)
EP (1) EP3958329A4 (zh)
JP (1) JP2023500979A (zh)
KR (1) KR20220098199A (zh)
CN (1) CN113838929A (zh)
TW (1) TWI789797B (zh)
WO (1) WO2021258771A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116960175B (zh) * 2023-09-19 2023-12-12 广东致能科技有限公司 一种准垂直型半导体器件及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5466505B2 (ja) * 2007-06-27 2014-04-09 ルネサスエレクトロニクス株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
US9166048B2 (en) * 2012-09-16 2015-10-20 Sensor Electronic Technology, Inc. Lateral/vertical semiconductor device
JP2014072397A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US8768271B1 (en) * 2012-12-19 2014-07-01 Intel Corporation Group III-N transistors on nanoscale template structures
EP2765611A3 (en) * 2013-02-12 2014-12-03 Seoul Semiconductor Co., Ltd. Vertical gallium nitride transistors and methods of fabricating the same
WO2016209263A1 (en) * 2015-06-26 2016-12-29 Intel Corporation GALLIUM NITRIDE (GaN) TRANSISTOR STRUCTURES ON A SUBSTRATE
JP6304155B2 (ja) * 2015-07-14 2018-04-04 株式会社デンソー 窒化物半導体装置
CN105448977A (zh) * 2015-12-31 2016-03-30 深圳市华讯方舟微电子科技有限公司 高电子迁移率晶体管及其制造方法
CN105762078B (zh) * 2016-05-06 2018-11-16 西安电子科技大学 GaN基纳米沟道高电子迁移率晶体管及制作方法
US10553712B2 (en) * 2017-07-12 2020-02-04 Indian Institute Of Technology High-electron-mobility transistor (HEMT)
CN117334738A (zh) * 2019-04-12 2024-01-02 广东致能科技有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
KR20220098199A (ko) 2022-07-11
TWI789797B (zh) 2023-01-11
WO2021258771A1 (zh) 2021-12-30
JP2023500979A (ja) 2023-01-11
EP3958329A4 (en) 2022-06-15
US20230103393A1 (en) 2023-04-06
TW202213524A (zh) 2022-04-01
EP3958329A1 (en) 2022-02-23

Similar Documents

Publication Publication Date Title
WO2021175222A1 (zh) 一种半导体器件、制造方法及其应用
EP3944337A1 (en) Hole channel semiconductor transistor, manufacturing method therefor and use thereof
WO2021208623A1 (zh) 一种鳍状半导体器件、制造方法及其应用
TWI787556B (zh) 半導體裝置及其製造方法
TWI789797B (zh) 半導體器件、包括其的互補型半導體器件、射頻設備和電力功率設備及調節半導體器件分布電場的方法
US20230207618A1 (en) Semiconductor device, method for manufacturing semiconductor device and electronic apparatus
US20230335631A1 (en) Semiconductor device and manufacturing method therefor
CN211529957U (zh) 一种半导体器件及电子装置
JP7450719B2 (ja) Ｉｉｉ族窒化物半導体集積回路構造、その製造方法および使用
CN110676318A (zh) 一种半导体器件及其制造方法
CN212033030U (zh) 一种半导体器件及电子装置
CN214336720U (zh) 一种半导体器件及电子装置
WO2024000431A1 (zh) 一种半导体器件及其制造方法
CN118173596A (zh) 一种p-GaN栅增强型HEMT器件及其制备方法
CN115472500A (zh) 一种hemt器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination