CN115472500A - 一种hemt器件及其制备方法 - Google Patents

一种hemt器件及其制备方法 Download PDF

Info

Publication number
CN115472500A
CN115472500A CN202110655788.XA CN202110655788A CN115472500A CN 115472500 A CN115472500 A CN 115472500A CN 202110655788 A CN202110655788 A CN 202110655788A CN 115472500 A CN115472500 A CN 115472500A
Authority
CN
China
Prior art keywords
layer
hemt device
patterned
substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110655788.XA
Other languages
English (en)
Inventor
戴贻钧
郭炜
叶继春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Institute of Material Technology and Engineering of CAS
Original Assignee
Ningbo Institute of Material Technology and Engineering of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Institute of Material Technology and Engineering of CAS filed Critical Ningbo Institute of Material Technology and Engineering of CAS
Priority to CN202110655788.XA priority Critical patent/CN115472500A/zh
Publication of CN115472500A publication Critical patent/CN115472500A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请公开了一种HEMT器件及其制备方法，该方法包括：获得具有横向极性结构层的衬底，其中，横向极性结构层包括在远离衬底方向上依次层叠的图形化结晶层、缓冲层、沟道层、势垒层；采用湿法刻蚀方式刻蚀未与图形化结晶层对应的沟道层和势垒层，形成三维沟道结构；制备源电极、漏电极，并在三维沟道结构的上表面制备栅电极，得到HEMT器件。本申请在衬底上形成有图形化结晶层、缓冲层、沟道层、势垒层，与图形化结晶层对应的缓冲层、沟道层、势垒层为金属极性膜层，未与图形化结晶层对应的为氮极性膜层，采用湿法刻蚀方式刻蚀氮极性膜层中的沟道层和势垒层，湿法刻蚀界面平整光滑，避免等离子体刻蚀带来的离子损伤问题，并能缩短工艺时间。

Description

一种HEMT器件及其制备方法
技术领域
本申请涉及半导体器件技术领域，特别是涉及一种HEMT器件及其制备方法。
背景技术
HEMT(high Electron mobility transistor，高电子迁移率晶体管)是一种异质结场效应晶体管，具有击穿电场大、电子迁移率高、开关速度快以及无反向少数载流子等优异性能。为了提高栅极可控性以及抑制短沟道效应，鳍式结构和三栅结构被进一步应用于HEMT器件中，同时还可以提高器件的电流开关比，降低器件的关态漏电流和亚阈值摆幅(SS)，进一步减少器件功耗。
目前，鳍式结构和三栅结构的HEMT器件中的沟道隔离主要是通过等离子体刻蚀技术完成的，这种技术主要是利用在多个沟道之间刻蚀出大于二维电子气(two-dimensionalelectron gas，2DEG)深度的沟槽，达到隔断器件之间导电通道的目的。但是，等离子体刻蚀很容易在被刻蚀区域的表面以及侧壁引入大量的类受主缺陷以及表面态，造成严重的表面漏电情况，甚至严重影响了器件的关态漏电流。
因此，如何解决上述技术问题应是本领域技术人员重点关注的。
发明内容
本申请的目的是提供一种HEMT器件及其制备方法，以解决等离子体刻蚀带来的损伤，降低HEMT器件漏电流和表面态。
为解决上述技术问题，本申请提供一种HEMT器件制备方法，包括：
获得具有横向极性结构层的衬底，其中，所述横向极性结构层包括在远离所述衬底方向上依次层叠的图形化结晶层、缓冲层、沟道层、势垒层；
采用湿法刻蚀方式刻蚀未与所述图形化结晶层对应的所述沟道层和所述势垒层，形成三维沟道结构；
制备源电极、漏电极，并在所述三维沟道结构的上表面制备栅电极，得到HEMT器件。
可选的，在所述制备源电极、漏电极，并在所述三维沟道结构的上表面制备栅电极之后，还包括：
沉积钝化层。
可选的，在所述获得具有横向极性结构层的衬底之前，还包括：
在所述衬底的上表面生长结晶层，并对所述结晶层进行刻蚀形成所述图形化结晶层；
在所述图形化结晶层的上表面和所述衬底的所述上表面未被所述图形化结晶层覆盖的区域依次生长所述缓冲层、所述沟道层和所述势垒层。
可选的，所述对所述结晶层进行刻蚀形成所述图形化结晶层包括：
采用等离子体刻蚀方式对所述结晶层进行刻蚀形成所述图形化结晶层。
可选的，在所述图形化结晶层的上表面和所述衬底的所述上表面未被所述图形化结晶层覆盖的区域依次生长所述缓冲层、所述沟道层和所述势垒层包括：
采用金属有机化学气相沉积方式，在所述图形化结晶层的上表面和所述衬底的所述上表面未被所述图形化结晶层覆盖的区域依次生长所述缓冲层、所述沟道层和所述势垒层。
可选的，所述横向极性结构层还包括：
位于所述沟道层、所述势垒层之间的插入层。
可选的，在所述制备源电极、漏电极，并在所述三维沟道结构的上表面制备栅电极之前，还包括：
在所述三维沟道结构的上表面生长介质层；
相应的，在所述三维沟道结构的上表面制备栅电极包括：
在所述介质层的上表面制备栅电极。
可选的，所述在所述三维沟道结构的上表面生长介质层包括：
采用低压力化学气相沉积方式，在所述三维沟道结构的上表面生长所述介质层。
本申请还提供一种HEMT器件，所述HEMT器件由上述任一种所述的HEMT器件制备方法制得。
可选的，所述HEMT器件为鳍式结构的HEMT器件。
本申请所提供的一种HEMT器件制备方法，包括：获得具有横向极性结构层的衬底，其中，所述横向极性结构层包括在远离所述衬底方向上依次层叠的图形化结晶层、缓冲层、沟道层、势垒层；采用湿法刻蚀方式刻蚀未与所述图形化结晶层对应的所述沟道层和所述势垒层，形成三维沟道结构；制备源电极、漏电极，并在所述三维沟道结构的上表面制备栅电极，得到HEMT器件。
可见，本申请中在制备HEMT器件时，在衬底上形成有图形化结晶层、缓冲层、沟道层、势垒层后，与图形化结晶层对应的缓冲层、沟道层、势垒层为金属极性膜层，未与图形化结晶层对应的缓冲层、沟道层、势垒层为氮极性膜层，金属极性膜层和氮极性膜层具有不同的刻蚀特性，氮极性膜层在刻蚀液中刻蚀速度快，而金属极性膜层刻蚀速率非常低，几乎不发生刻蚀，所以，采用湿法刻蚀方式刻蚀未与图形化结晶层对应的沟道层和势垒层，漏出金属极性膜层中的沟道层，形成三维沟道结构，湿法刻蚀界面平整光滑，避免了等离子体刻蚀带来的离子损伤问题，降低HEMT器件漏电流和表面态，也避免了后续繁琐的光刻、等离子体刻蚀或离子束注入等隔离工艺，缩短工艺时间，降低工艺复杂度和制造成本。
此外，本申请还提供一种具有上述优点的HEMT器件。
附图说明
为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例所提供的一种HEMT器件制备方法的流程图；
图2为以AlGaN/GaN异质结材料为例，横向极性结构层AlGaN/GaN的示意图；
图3(a)至图3(d)为碱性溶液湿法刻蚀氮极性氮化镓化学反应机理图；
图4为本申请实施例所提供的另一种HEMT器件制备方法的流程图；
图5至图11为本申请实施例所提供一种HEMT器件制备工艺图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，目前鳍式结构和三栅结构的HEMT器件中的沟道隔离主要是通过等离子体刻蚀技术完成的，等离子体刻蚀很容易在被刻蚀区域的表面以及侧壁引入大量的类受主缺陷以及表面态，造成严重的表面漏电情况，甚至严重影响了器件的关态漏电流。
有鉴于此，本申请提供了一种HEMT器件制备方法，请参考图1，图1为本申请实施例所提供的一种HEMT器件制备方法的流程图，该方法包括：
步骤S101：获得具有横向极性结构层的衬底，其中，所述横向极性结构层包括在远离所述衬底方向上依次层叠的图形化结晶层、缓冲层、沟道层、势垒层。
本申请中对衬底并不做具体限定，可自行选择。例如，衬底可以为氮化镓衬底、金刚石衬底、蓝宝石衬底、SiC衬底、Si衬底中的任一种。
图形化结晶层为AlN层或者GaN层；缓冲层可以为AlxGa1-xN层中的任一种或几种的组合，其中0≤x≤1，x的一个取值表示一种缓冲层；沟道层可以为GaN层，势垒层可以为AlyGa1-yN层，其中0≤y≤1。
缓冲层、沟道层、势垒层形成横向极性结构层，横向极性结构层包括金属极性膜层部分和氮极性膜层部分，金属极性膜层具有金属极性，氮极性膜层具有氮极性，其中，与图形化结晶层对应的缓冲层、沟道层、势垒层为金属极性膜层，未与图形化结晶层对应的缓冲层、沟道层、势垒层为氮极性膜层。以AlGaN/GaN异质结材料为例，横向极性结构层AlGaN/GaN示意图如图2所示，金属极性膜层的极化方向P由表面指向衬底，氮极性膜层的极化方向P由衬底指向表面。其中2为图形化结晶层，1为衬底。在极化电场的作用下，金属极性的AlGaN/GaN异质结诱导了高浓度和高迁移率的2DEG，因此金属极性膜层部分作为HEMT器件有源区。
为了进一步增加2DEG的浓度和迁移率，所述横向极性结构层还包括：
位于所述沟道层、所述势垒层之间的插入层。其中插入层为AlN层。
步骤S102：采用湿法刻蚀方式刻蚀未与所述图形化结晶层对应的所述沟道层和所述势垒层，形成三维沟道结构。
需要指出的是，本申请中对湿法刻蚀的溶液不做具体限定，可自行选择。例如，湿法刻蚀的溶液为氢氧化钾溶液、氢氧化钠溶液、四甲基氢氧化铵溶液、显影液中的任一种。
湿法刻蚀的深度在20nm～1000nm之间。
金属极性膜层和氮极性膜层具有不同的刻蚀特性，氮极性膜层在刻蚀液中刻蚀速度快，而金属极性膜层刻蚀速率非常低，几乎不发生刻蚀，金属极性膜层和氮极性膜层的不同蚀刻特性是由于不同的表面键合状态所导致的。
下面用简化的理想原子构型对金属极性膜层和氮极性膜层不同刻蚀行为进行解释。
氧化镓在碱性溶液中可以溶解，腐蚀后金属极性氮化镓的均方根值的增加表明表面的氧化物溶解在溶液中。然而，一旦Ga层被移除，表面就被转化为氮终止。碱性溶液中的氢氧根离子不能攻击氮极性表面，因为OH-和三个被占据的氮悬键之间有很大的排斥力，这可能是金属极性表面在碱性溶液中耐腐蚀的原因。碱性溶液湿法刻蚀氮极性氮化镓化学反应机理图请参考图3(a)至图3(d)。对于氮极性膜层来说，在氮极性表面有一个向上的氮原子悬空键，因此OH-离子可以攻击配位四面体Ga原子，如图3(a)；并吸附在氮极性表面，如图3(b)；OH-离子与GaN反应，形成氧化镓和NH3，如图3(c)；然后重复图3(a)过程，如图3(d)所示。因此，在碱溶液中，如KOH和NaOH能持续蚀刻氮极性GaN表面，而金属极性几乎没有变化。
步骤S103：制备源电极、漏电极，并在所述三维沟道结构的上表面制备栅电极，得到HEMT器件。
需要指出的是，为了使多个HEMT器件之间相互隔离，在制备源电极、漏电极之后，需要利用干法刻蚀方式制备出台面结构。
通过光刻定义源电极和漏电极的区域，并采用电子束沉积方式或者热蒸镀方式制备源电极和漏电极；利用干法刻蚀方式制备出台面结构，然后再采用电子束蒸镀方式或者磁控溅射方式制备栅电极。
为了降低接触电阻，在光刻定义源电极和漏电极的区域之后，还可以进行采用等离子刻蚀方式刻蚀源电极和漏电极的区域至沟道层的步骤，然后再进行制备源电极和漏电极等后续步骤。
需要说明的是，当源电极和漏电极也有局部区域在三维沟道结构的上表面时，HEMT器件为鳍式结构的HEMT器件；当源电极和漏电极均完全不在三维沟道结构的上表面时，HEMT器件为三栅结构的HEMT器件。
本申请中在制备HEMT器件时，在衬底上形成有图形化结晶层、缓冲层、沟道层、势垒层后，与图形化结晶层对应的缓冲层、沟道层、势垒层为金属极性膜层，未与图形化结晶层对应的缓冲层、沟道层、势垒层为氮极性膜层，金属极性膜层和氮极性膜层具有不同的刻蚀特性，氮极性膜层在刻蚀液中刻蚀速度快，而金属极性膜层刻蚀速率非常低，几乎不发生刻蚀，所以，采用湿法刻蚀方式刻蚀未与图形化结晶层对应的沟道层和势垒层，漏出金属极性膜层中的沟道层，形成三维沟道结构，湿法刻蚀界面平整光滑，避免了等离子体刻蚀带来的离子损伤问题，降低HEMT器件漏电流和表面态，对于改善器件的短沟道效应以及动态特性具有重要意义，也避免了后续繁琐的光刻、等离子体刻蚀或离子束注入等隔离工艺，缩短工艺时间，降低工艺复杂度和制造成本。此外，无离子损伤的HEMT器件对于实现HEMT器件和模组在高效率单片集成整流器电路、单片集成射频功率放大器和太赫兹通讯电路中的应用也意义重大。
为了提升对HEMT器件的保护，延长HEMT器件的使用寿命，在本申请的一个实施例中，在所述制备源电极、漏电极，并在所述三维沟道结构的上表面制备栅电极之后，还包括：
沉积钝化层。
需要说明的是，钝化层覆盖在HEMT器件的表面。
钝化层可以为SiNx层、Al2O3层、SiOx层等，钝化层的制备方式可以为等离子体增强化学气相沉积。
在上述实施例的基础上，在本申请的一个实施例中，在所述获得具有横向极性结构层的衬底之前，还包括：
在所述衬底的上表面生长结晶层，并对所述结晶层进行刻蚀形成所述图形化结晶层；
在所述图形化结晶层的上表面和所述衬底的所述上表面未被所述图形化结晶层覆盖的区域依次生长所述缓冲层、所述沟道层和所述势垒层。
作为一种具体实施方式，所述对所述结晶层进行刻蚀形成所述图形化结晶层包括：采用等离子体刻蚀方式对所述结晶层进行刻蚀形成所述图形化结晶层。但是，本申请对此并不做具体限定，作为另一种实施方式，所述对所述结晶层进行刻蚀形成所述图形化结晶层包括：采用湿法刻蚀方式对对所述结晶层进行刻蚀形成所述图形化结晶层。其中，湿法刻蚀的溶液为氢氧化钾溶液、氢氧化钠溶液、四甲基氢氧化铵溶液、显影液中的任一种。
作为一种具体实施方式，在所述图形化结晶层的上表面和所述衬底的所述上表面未被所述图形化结晶层覆盖的区域依次生长所述缓冲层、所述沟道层和所述势垒层包括：采用金属有机化学气相沉积方式，在所述图形化结晶层的上表面和所述衬底的所述上表面未被所述图形化结晶层覆盖的区域依次生长所述缓冲层、所述沟道层和所述势垒层。
但是，本申请对生长缓冲层、沟道层和势垒层的方式不做具体限定，在本请的其他实施例中，还可以采用磁控溅射的方式或者分子束外延(Molecular Beam Epitaxy，MBE)的方式，等等。
在上述任一实施例的基础上，在本申请的一个实施例中，在所述制备源电极、漏电极，并在所述三维沟道结构的上表面制备栅电极之前，还包括：
在所述三维沟道结构的上表面生长介质层；
相应的，在所述三维沟道结构的上表面制备栅电极包括：
在所述介质层的上表面制备栅电极。
介质层可以降低栅电极的漏电流。介质层包括但不限于Al2O3层、SiNx层，其中，Al2O3层可以采用原子层沉积的方式(Atomic Layer Deposition，ALD)，SiNx层可以采用低压力化学气相沉积方式(Low Pressure Chemical Vapor Deposition，LPCVD)。
请参考图4，图4为本申请提供的另一种HEMT器件制备方法的流程图，该方法包括：
步骤S201：在衬底的上表面生长结晶层，并对结晶层进行刻蚀形成图形化结晶层。
本步骤请参考图5和图6，先在衬底1的上表面生长一层均匀的结晶层2’，然后经过光刻工艺制备图形化区域，利用等离子体刻蚀或者湿法刻蚀方式刻蚀未被光刻胶保护的区域，形成图形化结晶层2。
步骤S202：在图形化结晶层的上表面和衬底的上表面未被图形化结晶层覆盖的区域依次生长缓冲层、沟道层、插入层和势垒层。
本步骤请参考图7，将表面形成有图形化结晶层2的衬底1放入MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化学气相沉积)或MBE等外延生长设备中，一步高温外延生长金属极性和氮极性的缓冲层3、沟道层4、插入层5和势垒层6。其中，金属极性区域异质结诱导2DEG作为有源区。图形化结晶层2对应的缓冲层3、沟道层4、插入层5和势垒层6为具有金属极性的区域A，未与图形化结晶层2对应的缓冲层3、沟道层4、插入层5和势垒层6为具有氮极性的区域B。
步骤S203：采用湿法刻蚀方式刻蚀未与所述图形化结晶层对应的所述沟道层、插入层和所述势垒层，形成三维沟道结构。
本步骤请参考图8，将步骤7中生长完成缓冲3、沟道层4、插入层5和势垒层6的衬底拿出腔体，进行湿法刻蚀，将氮极性区域刻蚀20nm～1000nm深度，刻蚀至缓冲层3，作为隔离区域，形成三维沟道结构。
步骤S204：在所述三维沟道结构的上表面生长介质层。
本步骤请参考图9，在三维沟道结构的上表面沉积一层介质层7。
步骤S205：制备源电极、漏电极，并在所述三维沟道结构的上表面制备栅电极。
需要指出的是，本步骤在制备源电极、漏电极后，也需要利用干法刻蚀方式制备出台面结构，然后再制备栅电极。
本步骤请参考图10，利用光刻、刻蚀以及电子束工艺沉积源电极、漏电极和栅电极8。需要指出的是，图10中并未示出源电极和漏电极，仅示出了栅电极8。
步骤S206：沉积钝化层，得到HEMT器件。
本步骤请参考图11，钝化层9覆盖在HEMT器件的表面。
需要说明的是，图11中的HEMT器件，可以是鳍式结构的HEMT器件，也可以是三栅结构的HEMT器件的栅电极所在的局部结构。
下面分别以蓝宝石衬底、硅衬底为例，制作HEMT器件。
例1
步骤1、在蓝宝石衬底上基于MOCVD技术生长20nm AlN结晶层，利用光刻和等离子体刻蚀工艺得到具有图形化结晶层的蓝宝石衬底。
步骤2、基于图形化结晶层的蓝宝石衬底，将蓝宝石衬底放入MOCVD设备中，外延生长异质结。异质结从下到上依次为GaN高阻缓冲层，GaN沟道层，AlN插入层，Al0.3Ga0.7N势垒层，各层厚度分别为1μm，100nm，2nm和25nm。异质结对应于蓝宝石衬底上有图形化结晶层的部位为金属极性区域，也就是HEMT器件有源区；没有图形化结晶层区域为氮极性区域，作为待刻蚀区域。
步骤3、配备3M KOH溶液，在75℃的条件下，刻蚀异质结5min。金属极性区域不受影响，氮极性区域被刻蚀至缓冲层区域。
步骤4、基于LPCVD沉积20nm SiNx介质层。
步骤5、光刻定义源电极、漏电极区域，等离子体刻蚀至沟道层，电子束沉积Ti/Al/Ni/Au源电极、漏电极，厚度为200nm。
步骤6、利用干法刻蚀制备台面结构，以达到器件隔离的目的。
步骤7、基于电子束蒸镀沉积Ni/Au栅电极，厚度为120nm。
步骤8、基于PECVD沉积500nm SiNx钝化层。
例2
步骤1、在硅衬底上基于磁控溅射技术生长10nm AlN结晶层，利用光刻和等离子体刻蚀工艺得到具有图形化结晶层的硅衬底。
步骤2、基于图形化结晶层硅衬底，将硅衬底放入MOCVD设备中，外延生长异质结。异质结从下到上依次为AlGaN缓冲层，GaN沟道层，AlN插入层，Al0.3Ga0.7N势垒层。异质结对应于硅衬底上有图形化结晶层的部位为金属极性区域，也就是HEMT器件有源区；没有图形化结晶层区域为氮极性区域，作为待刻蚀区域。
步骤3、配备质量分数比例为1:5的TMAH/H2O2溶液，在室温的条件下，刻蚀异质结10min。金属极性区域不受影响，氮极性区域被刻蚀至缓冲层区域。
步骤4、基于ALD沉积20nm Al2O3介质层。
步骤5、光刻定义源电极、漏电极区域，等离子体刻蚀至沟道层，热蒸镀沉积Ti/Al源电极、漏电极，厚度为200nm。
步骤6、利用干法刻蚀制备台面结构，以达到器件隔离的目的。
步骤7、磁控溅射沉积Ni/Au栅电极。
步骤8、基于PECVD沉积500nm SiNx钝化层。
本申请还提供一种HEMT器件，所述HEMT器件由上述任一实施例所述的HEMT器件制备方法制得。
本申请中对HEMT器件的类型不做具体限定，视情况而定。例如，所述HEMT器件为鳍式结构的HEMT器件，或者，HEMT器件为三栅结构的HEMT器件。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
以上对本申请所提供的HEMT器件及其制备方法进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

Claims (10)

1.一种HEMT器件制备方法，其特征在于，包括：
获得具有横向极性结构层的衬底，其中，所述横向极性结构层包括在远离所述衬底方向上依次层叠的图形化结晶层、缓冲层、沟道层、势垒层；
采用湿法刻蚀方式刻蚀未与所述图形化结晶层对应的所述沟道层和所述势垒层，形成三维沟道结构；
制备源电极、漏电极，并在所述三维沟道结构的上表面制备栅电极，得到HEMT器件。
2.如权利要求1所述的HEMT器件制备方法，其特征在于，在所述制备源电极、漏电极，并在所述三维沟道结构的上表面制备栅电极之后，还包括：
沉积钝化层。
3.如权利要求1所述的HEMT器件制备方法，其特征在于，在所述获得具有横向极性结构层的衬底之前，还包括：
在所述衬底的上表面生长结晶层，并对所述结晶层进行刻蚀形成所述图形化结晶层；
在所述图形化结晶层的上表面和所述衬底的所述上表面未被所述图形化结晶层覆盖的区域依次生长所述缓冲层、所述沟道层和所述势垒层。
4.如权利要求3所述的HEMT器件制备方法，其特征在于，所述对所述结晶层进行刻蚀形成所述图形化结晶层包括：
采用等离子体刻蚀方式对所述结晶层进行刻蚀形成所述图形化结晶层。
5.如权利要求3所述的HEMT器件制备方法，其特征在于，在所述图形化结晶层的上表面和所述衬底的所述上表面未被所述图形化结晶层覆盖的区域依次生长所述缓冲层、所述沟道层和所述势垒层包括：
采用金属有机化学气相沉积方式，在所述图形化结晶层的上表面和所述衬底的所述上表面未被所述图形化结晶层覆盖的区域依次生长所述缓冲层、所述沟道层和所述势垒层。
6.如权利要求1所述的HEMT器件制备方法，其特征在于，所述横向极性结构层还包括：
位于所述沟道层、所述势垒层之间的插入层。
7.如权利要求1至6任一项所述的HEMT器件制备方法，其特征在于，在所述制备源电极、漏电极，并在所述三维沟道结构的上表面制备栅电极之前，还包括：
在所述三维沟道结构的上表面生长介质层；
相应的，在所述三维沟道结构的上表面制备栅电极包括：
在所述介质层的上表面制备栅电极。
8.如权利要求7所述的HEMT器件制备方法，其特征在于，所述在所述三维沟道结构的上表面生长介质层包括：
采用低压力化学气相沉积方式，在所述三维沟道结构的上表面生长所述介质层。
9.一种HEMT器件，其特征在于，所述HEMT器件由如权利要求1至8任一项所述的HEMT器件制备方法制得。
10.如权利要求9所述的HEMT器件，其特征在于，所述HEMT器件为鳍式结构的HEMT器件。
CN202110655788.XA 2021-06-11 2021-06-11 一种hemt器件及其制备方法 Pending CN115472500A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110655788.XA CN115472500A (zh) 2021-06-11 2021-06-11 一种hemt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110655788.XA CN115472500A (zh) 2021-06-11 2021-06-11 一种hemt器件及其制备方法

Publications (1)

Publication Number Publication Date
CN115472500A true CN115472500A (zh) 2022-12-13

Family

ID=84365345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110655788.XA Pending CN115472500A (zh) 2021-06-11 2021-06-11 一种hemt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN115472500A (zh)

Similar Documents

Publication Publication Date Title
JP6999197B2 (ja) 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
US20230047052A1 (en) Semiconductor device, method for manufacturing same, and use thereof
CN101211969B (zh) 高速大功率氮化物半导体器件及其制造方法
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
KR20070032701A (ko) 재성장된 오믹 콘택 영역을 갖는 질화물계 트랜지스터의제조방법 및 재성장된 오믹 콘택 영역을 갖는 질화물계트랜지스터
KR102080745B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
US10998435B2 (en) Enhancement-mode device and method for manufacturing the same
CN105244377A (zh) 一种基于硅衬底的hemt器件及其制造方法
WO2023273252A1 (zh) N极性GaN晶体管结构的制备方法和半导体结构
CN110459595A (zh) 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN116490979A (zh) 半导体结构及其制作方法
CN111755330A (zh) 一种半导体结构及其制造方法
CN114361121B (zh) 一种带有p-SnO栅帽层的新型金刚石基垂直GaN-HEMT器件及其制备方法
CN115692184A (zh) 基于选择性湿法腐蚀工艺的P-AlGaN栅增强型晶体管及制备方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
TWI760937B (zh) 半導體結構及其製作方法
CN113571516B (zh) 一种iii族氮化物半导体集成电路结构、制造方法及其应用
CN114725214A (zh) 一种多层钝化凹槽栅mis-hemt器件及其制备方法
CN115472500A (zh) 一种hemt器件及其制备方法
CN114496788A (zh) 一种p型沟道氮化镓晶体管及其制备方法
CN205177851U (zh) 一种基于硅衬底的hemt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination