CN118281080A - 一种肖特基二极管及制造方法 - Google Patents
一种肖特基二极管及制造方法 Download PDFInfo
- Publication number
- CN118281080A CN118281080A CN202211715450.XA CN202211715450A CN118281080A CN 118281080 A CN118281080 A CN 118281080A CN 202211715450 A CN202211715450 A CN 202211715450A CN 118281080 A CN118281080 A CN 118281080A
- Authority
- CN
- China
- Prior art keywords
- layer
- channel layer
- channel
- electrode
- dimensional carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000012159 carrier gas Substances 0.000 claims abstract description 74
- 230000004888 barrier function Effects 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 27
- 238000000926 separation method Methods 0.000 claims description 4
- 238000005253 cladding Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 285
- 230000006911 nucleation Effects 0.000 description 14
- 238000010899 nucleation Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000004047 hole gas Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Abstract
本发明涉及一种肖特基二极管,包括:第一沟道层;第二沟道层;第一势垒层,其中在所述第一沟道层中靠近所述第一沟道层与所述第一势垒层的界面处包括垂直的第一二维载流子气;第二势垒层,其中在所述第二沟道层中靠近所述第二沟道层与所述第二势垒层的界面处包括垂直的第二二维载流子气;其中,所述第一沟道层和所述第二沟道层在所述第一势垒层和所述第二势垒层之间;第一电极,其与所述第一二维载流子气和第二二维载流子气电连接并形成欧姆接触;第二电极,其与所述第一二维载流子气和第二二维载流子气电连接并与所述第一势垒层和第二势垒层形成肖特基接触。本申请还涉及一种肖特基二极管的制造方法。
Description
技术领域
本发明涉及一种二极管,特别地涉及一种肖特基二极管。
背景技术
关于垂直沟道的器件,其氮化物半导体鳍状结构两侧的垂直面具有不同的晶向,也因此具有不同的性质。在该垂直面,沟道层与势垒层在(0001)和(000-1)面分别形成2DEG和2DHG。
垂直结构半导体在实现常关状态、电场分布等方面仍存在一定缺陷。
发明内容
针对现有技术中存在的技术问题,本发明提出了一种肖特基二极管,包括:第一沟道层;第二沟道层;第一势垒层,其中在所述第一沟道层中靠近所述第一沟道层与所述第一势垒层的界面处包括垂直的第一二维载流子气;第二势垒层,其中在所述第二沟道层中靠近所述第二沟道层与所述第二势垒层的界面处包括垂直的第二二维载流子气;其中,所述第一沟道层和所述第二沟道层在所述第一势垒层和所述第二势垒层之间;第一电极,其与所述第一二维载流子气和第二二维载流子气电连接并形成欧姆接触;第二电极,其与所述第一二维载流子气和第二二维载流子气电连接并与所述第一势垒层和第二势垒层形成肖特基接触。
特别地,其中所述第一电极和所述第二电极中一者或多者包括分立的子电极。
特别地,进一步包括衬底,所述衬底包括第一垂直界面和第二垂直界面;以及第一缓冲层和第二缓冲层,其分别位于所述第一垂直界面和所述第二垂直界面与所述第一沟道层和所述第二沟道层之间。
特别地,其中不包括衬底或大部分衬底被移除。
特别地,其中所述第二电极在所述第一沟道层和所述第二沟道层下方延伸。
特别地,其中所述第一沟道层下方包括第一缓冲层;所述第一沟道层下方包括第二缓冲层,所述第二电极在所述第一缓冲层和所述第二缓冲层下方延伸,其中所述第一缓冲层和所述第二缓冲层是经掺杂的。
特别地,其中所述第二电极的面积经设计以用于散失在工作中产生的超过50%的热量。
特别地,其中与所述第一电极在所述第一沟道层和所述第二沟道层的上方进行电互联;与所述第二电极在所述第一沟道层和所述第二沟道层的下方进行电互联。
特别地,其中所述第一沟道层和所述第二沟道层包括一个或多个经掺杂的第一部分,其与所述第一电极接触并且掺杂类型与所述第一二维载流子气和第二二维载流子气的载流子类型相同。
特别地,其中所述第一沟道层和所述第二沟道层包括一个或多个经掺杂的第二部分,其靠近第二电极并且掺杂类型与所述第一二维载流子气和第二二维载流子气的载流子类型相同。
特别地,其中所述第一沟道层和所述第二沟道层包括一个或多个经掺杂的第二部分,其与经掺杂的第一缓冲层和第二缓冲层接触;并且,所述一个或多个第二部分与所述第一缓冲层和所述第二缓冲层的掺杂类型与所述第一二维载流子气和第二二维载流子气的载流子类型相同。
特别地,其中所述第一沟道层与所述第二沟道层之间不存在明显的界面。
特别地,进一步包括:分隔层,其将配置以将所述第一沟道层与所述第二沟道层分隔。
特别地,其中所述第一沟道层和所述第二沟道层经共享孔洞的限定而外延生长。
特别地,其中所述第一沟道层经第一孔洞的限定而外延生长;所述第二沟道层经第二孔洞的限定而外延生长。
本申请进一步包括一种肖特基二极管的制造方法,包括:提供第一沟道层和第二沟道层;提供第一势垒层和第二势垒层,其中在所述第一沟道层中靠近所述第一沟道层与所述第一势垒层的界面处包括垂直的第一二维载流子气,在所述第二沟道层中靠近所述第二沟道层与所述第二势垒层的界面处包括垂直的第二二维载流子气,其中,所述第一沟道层和所述第二沟道层在所述第一势垒层和所述第二势垒层之间;以及提供第一电极和第二电极,所述第一电极与所述第一二维载流子气和第二二维载流子气电连接并形成欧姆接触;所述第二电极与所述第一二维载流子气和第二二维载流子气电连接并与所述第一势垒层和所述第二势垒层形成肖特基接触。
特别地,进一步包括:在衬底的第一垂直界面和第二垂直界面之外分别形成第一缓冲层和第二缓冲层。
特别地,进一步包括:包覆所述第一缓冲层和所述第二缓冲层;曝露所述第一缓冲层和所述第二缓冲层的上表面;以及在所述第一缓冲层和所述第二缓冲层的所述上表面开始形成所述第一沟道层和所述第二沟道层。
特别地,进一步包括:无约束地自由外延生长所述第一沟道层和所述第二沟道层。
特别地,进一步包括:形成共享孔洞;以及,在共享孔洞中受约束地形成所述第一沟道层和所述第二沟道层。
特别地,进一步包括:分别形成第一孔洞和第二孔洞;以及,在所述第一孔洞和所述第二孔洞中受约束地形成所述第一沟道层和所述第二沟道层。
22.根据权利要求18所述的方法,其中提供所述第一沟道层和所述第二沟道层进一步包括:提供一个或多个经掺杂的第一部分,其与所述第一电极接触并且掺杂类型与所述第一二维载流子气和第二二维载流子气的载流子类型相同。
特别地,其中提供所述第一沟道层和所述第二沟道层进一步包括:提供一个或多个经掺杂的第二部分,其靠近所述第二电极并且掺杂类型与所述第一二维载流子气和第二二维载流子气的载流子类型相同。
特别地,进一步包括:在所述第一沟道层和所述第二沟道层的上方进行与所述第一电极的电互联;在所述第一沟道层和所述第二沟道层的下方进行与所述第二电极的电互联。
附图说明
下面,将结合附图对本发明的优选实施方式进行进一步详细的说明,其中:
图1A是根据本发明的一个实施例一种肖特基二极管结构图;
图1B是根据本发明的一个实施例一种肖特基二极管结构图;
图1C是根据本发明的一个实施例一种肖特基二极管结构图;
图1D是根据本发明的一个实施例一种肖特基二极管结构图;
图2A-2O是根据本发明的一个实施例一种肖特基二极管制造流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在以下的详细描述中,可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中,相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述,使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解,还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。
本申请提出一种肖特基二极管。图1A是根据本发明的一个实施例一种肖特基二极管结构图,如图所示,其包括:
第一沟道层1041和第二沟道层1042,第一沟道层1041外设置有第一势垒层1051,其在第一沟道层1041中靠近第一沟道层1041与第一势垒层1051的界面处包括垂直的第一二维载流子气107。第二沟道层1042外设置有第二势垒层1052,其中在第二沟道层1042中靠近第二沟道层1042与第二势垒层1052的界面处包括垂直的第二二维载流子气108。其中,第一沟道层1041和第二沟道层1042在第一势垒层1051和第二势垒层1052之间。
第一电极111,其与第一二维载流子气107和第二二维载流子气108电连接并形成欧姆接触。
第二电极112,其与第一二维载流子气107和第二二维载流子气108电连接,并且第二电极112与第一势垒层和第二势垒层形成肖特基接触。在一些实施例中,第二电极与在第一沟道层和所述第二沟道层下方延伸。在一些实施例中的肖特基二极管,其中所述第二电极的面积经设计以用于散失在工作中产生的超过50%的热量。
在一些实施例中,当第一二维载流子气107和第二二维载流子气108类型相同时,由于第二电极112与第一二维载流子气107和第二二维载流子气108电连接并与第一势垒层和第二势垒层形成肖特基接触,在肖特基势垒的作用下,电流单向导通,形成两个肖特基二极管。
本申请中,第一沟道层1041和第二沟道层1042是由两侧向中间生长形成的,所以在第一沟道层1041和第二沟道层1042中间存在不规则的交界面。但由于二者材料相同或类似,对器件影响不大。
该结构中并无传统意义的衬底存在,是因为在制备器件过程中将衬底去除。这样可以令电极形成于器件下方,即方便工艺流程,又能形成良好的散热,提升器件性能。如本发明的一些实施例中所显示的,包括形成在垂直方向上2DEG或2DHG的肖特基二极管具有许多优良的特性。首先,肖特基二极管的耐压能力大大提高。即使采用成本更低工艺更为成熟的Si衬底,肖特基二极管的耐压能力也与本征GaN衬底上的肖特基二极管接近。其次,如此的垂直沟道器件与衬底的接触面积相对较小,受衬底的影响也相对较少,比较容易克服传统的平面器件容易出现外延层龟裂等问题。进一步地,通过提升垂直沟道的厚度,可以增加器件的导电面积,能够更为充分地利用衬底的面积。
本申请所述器件可以包括衬底。图1B是根据本发明的一个实施例一种肖特基二极管结构图,如图所示。其中,衬底101上形成有第一缓冲层1021和第二缓冲层1022。在缓冲层上方形成有第一沟道层1041和第二沟道层1042。在一些实施例中,两个第二电极112形成于第一势垒层1051和第二势垒层1052外,分别于与第一二维载流子气107和第二二维载流子气108电连接并与第一势垒层和第二势垒层形成肖特基接触。
根据本发明一个实施例,衬底101的材料可以是Si、SiC、本征GaN或蓝宝石Al2O3等。在一些实施例中,选择相较其他材料成本较低,工艺更为成熟的Si衬底作为实例来说明本发明的技术方案。本领域技术人员应当理解,本发明的压电材料并不限于此。
在一些实施例中,缓冲层1021和1022可以为AlN、GaN、AlGaN、InGaN、AlInN和AlGaInN中一种或多种。根据本发明一个实施例,沟道层1041和1042的材料可以是GaN。根据本发明一个实施例,势垒层1051和1052的材料可以是AlGaN。本领域技术人员应当理解,本发明的背势垒层、沟道层和沟道提供层不限于此,满足三者之间禁带宽度要求,形成相应的2DEG或2DHG即可。
在一些实施例中,缓冲层1021和1022形成自衬底101的垂直界面161和垂直界面162。缓冲层1021和1022可以各自向外向上生长,并在中间处合并,形成鳍状结构。第一沟道层1041和第二沟道层1042可以进而分别于缓冲层1021和1022处生长,并形成类似图1B所示结构。在一些实施例中,势垒层和沟道层处形成(0001)面,则该沟道层内二维载流子气为2DEG,若势垒层和沟道层处形成(000-1)面,则该沟道层内二维载流子气为2DHG。在一些实施例中,第一二维载流子气107和第二二维载流子气108同为2DEG或2DHG。在一些实施例中,第一二维载流子气107和第二二维载流子气108为载流子类型不同的两种二维载流子气。
在一些实施例中,其中所述第一沟道层与所述第二沟道层之间不存在明显的界面。在一些实施例中,肖特基二极管进一步包括:分隔层,其将配置以将第一沟道层与第二沟道层分隔。
图1C是根据本发明的一个实施例一种肖特基二极管结构图,如图所示。其中,该器件的衬底的大部分被去除,仅剩少部分保留。在一些实施例中,第二电极112在第一缓冲层1021和第二缓冲层1022下方延伸。在一些实施例中,第一缓冲层1021和第二缓冲层可以是经掺杂的,以减少第二电极的接触电阻。
本申请中的肖特基二极管还可以是经掺杂的结构。图1D是根据本发明的一个实施例一种肖特基二极管结构图,如图所示。
其中,衬底101包括一凸台结构,其具有两个垂直界面。在垂直界面上设置有成核层1023。一些实施例中,选择相较其他材料成本较低,工艺更为成熟的Si衬底。衬底中的Si会与沟道层105中的GaN发生回熔效应,影响沟道层105的生长。因此,引入成核层1023,其材料可以是AlN,覆盖Si衬底101的垂直界面,以避免Si衬底101中的Si与沟道层105中的GaN直接接触。当衬底为非Si材料时,成核层103不是必需的。因此,成核层103是肖特基二极管的一个可选择的结构。成核层1023外设置有缓冲层1021和缓冲层1022。
在一些实施例中,衬底101上形成有绝缘层1031。缓冲层两侧设置有绝缘层1033。在一些实施例中,势垒层外设置有支撑层1035,支撑层1035可以进一步提升器件机械强度。
在一些实施例中,沟道层是经掺杂的,其中第一沟道层和第二沟道层(为了显示其他结构不再区分)包括一个或多个经掺杂的第一部分1046。在一些实施例中,第一部分1046与第一电极111接触并且掺杂类型与第一二维载流子气和第二二维载流子气的载流子类型相同。
在一些实施例中,其中所述第一沟道层和第二沟道层包括一个或多个经掺杂的第二部分1044,其靠近第二电极112并且掺杂类型与所述第一二维载流子气和第二二维载流子气的载流子类型相同。
在一些实施例中,其中第一沟道层和第二沟道层包括一个或多个经掺杂的第二部分1044,其与经掺杂的第一缓冲层和第二缓冲层接触。并且,一个或多个第二部分1044与第一缓冲层和第二缓冲层的掺杂类型与第一二维载流子气和第二二维载流子气的载流子类型相同。
第一部分和第二部分与第一二维载流子气和第二二维载流子气的载流子的类型相同,可以降低器件电阻和电极的接触电阻。
在一些实施例中,其中第一沟道层和第二沟道层经共享孔洞的限定而外延生长。即先形成一垂直的孔洞,再在空洞内生长第一沟道层和第二沟道层的相应结构。在一些实施例中,其中第一沟道层经第一孔洞的限定而外延生长,第二沟道层经第二孔洞的限定而外延生长。
本申请涉及的半导体鳍状结构具有更复杂的内部结构。在鳍状结构的垂直外立面上形成相同的晶面。这样其垂直的沟道层与势垒层界面在鳍状结构的两侧具有相同的性质,都形成2DEG或2DHG。这样可以进一步提升器件的2DEG或2DHG密度,提升器件性能。还可以实现沟道内部的掺杂处理。根据掺杂的设计,可以实现常关、改善电场分布等多种功能。
本实施例的半导体器件的制造方法包括:在步骤21,在衬底201上形成垂直界面261和262,如图2A所示。由此,衬底201上形成一凸台,垂直界面261和262分别在凸台的两侧。在本实施例中,以Si衬底上所制作器件为例。如本领域技术人员所理解,其他衬底如本征GaN、Al2O3(蓝宝石)、SiC等,也可以实现类似结构。
在步骤22,在衬底201上方形成保护层,如图2B所示。在衬底201上覆盖有保护层。在一些实施例中,可以使用LPCVD等技术生长SiN,整个衬底上201形成保护层251。本领域技术人员应当理解,其他形成保护层的方法也可以应用于此。
在步骤23,部分去除衬底上保护层,曝露衬底的上表面,如图2C所示。在一些实施例中,通过具有垂直取向的蚀刻技术去除衬底上保护层,曝露衬底的上表面,留下垂直界面的保护层252。
在步骤24,在衬底上生长绝缘层,覆盖曝露的衬底的垂直界面,如图2D所示。在一些实施例中,在衬底201上使用衬底氧化等技术生长SiO2,形成绝缘层231。绝缘层231覆盖露出的衬底上表面。
在步骤25,去除保护层,如图2E所示。在一些实施例中,通过选择性蚀刻技术,去除侧壁上SiN,使得衬底201的垂直界面曝露,但同时保留了衬底201上的绝缘层231。
本领域技术人员应当理解,还存在其他技术以在衬底上形成绝缘层,但同时曝露衬底的垂直界面。
进一步地,在步骤26,在衬底曝露的垂直表面上形成成核层,如图2F所示。
对于Si衬底,由于Ga原子的回熔(melt-back)效应,采用成核层209。如本领域技术人员所知,GaN可以直接在Al2O3(蓝宝石)、SiC或本征GaN上成核生长,但是晶体质量控制较难。因此,在一般工艺过程中都会引入成核层209。在某些情况下,可以不必包括步骤207以引入例如低温GaN或者AlN的成核层209。
AlN选区生长能力较弱,所以在间隔层上也可能有一定的生长,这对半导体器件有不利的影响。在一些实施例中,可以在生长AlN后取出晶圆,通过具有各项异性的蚀刻,仅保留垂直面上的AlN成核层而把其他地方的AlN去除,例如,利用垂直向下离子轰击的干法蚀刻。由于垂直表面上的AlN受到的离子轰击较弱而其他面上的AlN受到的轰击较强,这样就可以实现仅保留垂直面上的AlN的目标。
在步骤27,如图2G所示,在成核上形成沟道层。在成核层209上通过外延生长形成沟道层2041和2042。在步骤28,在沟道层上形成势垒层,如图2H所示。在沟道层2041和2042上通过外延生长形成势垒层2051和2052。其中在第一沟道层中靠近第一沟道层与第一势垒层的界面处包括垂直的第一二维载流子气,在第二沟道层中靠近第二沟道层与第二势垒层的界面处包括垂直的第二二维载流子气,其中,第一沟道层和第二沟道层在第一势垒层和第二势垒层之间。
沟道是在具有较窄禁带宽度氮化物半导体/较宽禁带宽度氮化物半导体的界面处产生的,位于具有较低禁带宽度的沟道层内并靠近沟道层/沟道提供层的界面处。最为常见的例子是GaN/AlGaN界面。沟道可以容纳二维电子气或二维空穴气。载流子(电子或空穴)主要在沟道内流动,具有较高的迁移率和电荷密度。
在步骤29,如图2I所示,形成第一电极和第二电极。在沟道层2041和2042上形成第一电极211,其与第一二维载流子气207和第二二维载流子气208电连接,并与沟道层2041和2042形成欧姆接触。在势垒层2051和2052外形成第二电极212,其与第一二维载流子气207和第二二维载流子气208电连接,并且第二电极212与第一势垒层和第二势垒层形成肖特基接触。
在一些实施例中,本方法还包括:在步骤20,在衬底201的第一垂直界面和第二垂直界面之外分别形成第一缓冲层2021和第二缓冲层2022,如图2J所示。其中,图2J所示结构并不包括如前述结构中的成核层和绝缘层。在一些实施例中,衬底201可以是异质衬底。
在一些实施例中,本方法还包括:包覆所述第一缓冲层和所述第二缓冲层;曝露所述第一缓冲层和所述第二缓冲层的上表面。以及在所述第一缓冲层和所述第二缓冲层的所述上表面开始形成所述第一沟道层和所述第二沟道层。如图2K和图2L所示,第一缓冲层和第二缓冲层可以进一步外延生长第一沟道层2041和第二沟道层2042。在一些实施例中,本方法还包括:无约束地自由外延生长所述第一沟道层和所述第二沟道层。如图2K所示,第一沟道层2041和第二沟道层2042可能在中间逐渐合并。在如图2L所示结构中,第一沟道层2041和第二沟道层2042中间包括空隙(孔洞),即第一沟道层2041和第二沟道层2042共享孔洞,也可以在其中设置分隔层,以将第一沟道层2041和第二沟道层2042分隔。
在一些实施例中,本方法还包括:形成共享孔洞261;以及,在共享孔洞中受约束地形成所述第一沟道层和所述第二沟道层,如图2M所示。可以通过沉积在刻蚀绝缘层的方式,形成如图2M的结构,其中包括绝缘层2033,以及两个绝缘层2033之间的孔洞261。该孔洞261中,曝露了第一缓冲层和第二缓冲层的上表面,可以基于第一缓冲层和第二缓冲层选择性生长相应的结构。例如图2N中,各自生长出第一沟道层2041和第二沟道层2042.
在一些实施例中,本方法还包括:分别形成第一孔洞和第二孔洞;以及,在所述第一孔洞和所述第二孔洞中受约束地形成所述第一沟道层和所述第二沟道层。在一些实施例中,可以通过刻蚀绝缘层的方式形成两个孔洞结构,两个孔洞结构中分别曝露第一缓冲层和第二缓冲层的上表面,然后在第一孔洞和第二孔洞中受约束地形成第一沟道层和第二沟道层。
在一些实施例中,本方法还包括:其中提供所述第一沟道层和所述第二沟道层进一步包括:提供一个或多个经掺杂的第一部分,其与所述第一电极接触并且掺杂类型与所述第一二维载流子气和第二二维载流子气的载流子类型相同。
在一些实施例中,本方法还包括:其中提供所述第一沟道层和所述第二沟道层进一步包括:提供一个或多个经掺杂的第二部分,其靠近所述第二电极并且掺杂类型与所述第一二维载流子气和第二二维载流子气的载流子类型相同。在一些实施例中,可以通过形成孔洞的方式限定沟道层的生长,分别生长经掺杂的第二部分2044和第一部分2046。然后可以形成势垒层等结构,在此不再赘述。
在一些实施例中,本方法还包括:在所述第一沟道层和所述第二沟道层的上方进行与所述第一电极的电互联;在所述第一沟道层和所述第二沟道层的下方进行与所述第二电极的电互联。在一些实施例中,包括至少两个第二电极形成于势垒层分立的两侧,包括至少两个第一电极形成于势垒层分立的两侧,其中,在第一沟道层和第二沟道层的上方进行与第一电极的电互联,在第一沟道层和第二沟道层的下方进行与第二电极的电互联。
上述实施例仅供说明本发明之用,而并非是对本发明的限制,有关技术领域的普通技术人员,在不脱离本发明范围的情况下,还可以做出各种变化和变型,因此,所有等同的技术方案也应属于本发明公开的范畴。
Claims (24)
1.一种肖特基二极管,包括:
第一沟道层;
第二沟道层;
第一势垒层,其中在所述第一沟道层中靠近所述第一沟道层与所述第一势垒层的界面处包括垂直的第一二维载流子气;
第二势垒层,其中在所述第二沟道层中靠近所述第二沟道层与所述第二势垒层的界面处包括垂直的第二二维载流子气;其中,所述第一沟道层和所述第二沟道层在所述第一势垒层和所述第二势垒层之间;
第一电极,其与所述第一二维载流子气和第二二维载流子气电连接并形成欧姆接触;
第二电极,其与所述第一二维载流子气和第二二维载流子气电连接并形成肖特基接触。
2.根据权利要求1所述的肖特基二极管,其中所述第一电极和所述第二电极中一者或多者包括分立的子电极。
3.根据权利要求1所述的肖特基二极管,进一步包括衬底,所述衬底包括第一垂直界面和第二垂直界面;以及第一缓冲层和第二缓冲层,其中第一缓冲层位于所述第一垂直界面和第一沟道层之间,所述第二缓冲层位于所述第二垂直界面和第二沟道层之间。
4.根据权利要求1所述的肖特基二极管,其中不包括衬底或大部分衬底被移除。
5.根据权利要求4所述的肖特基二极管,其中所述第二电极在所述第一沟道层和所述第二沟道层下方延伸。
6.根据权利要求4所述的肖特基二极管,其中所述第一沟道层下方包括第一缓冲层;所述第二沟道层下方包括第二缓冲层,所述第二电极在所述第一缓冲层和所述第二缓冲层下方延伸,其中所述第一缓冲层和所述第二缓冲层是经掺杂的。
7.根据权利要求4所述的肖特基二极管,其中所述第二电极的面积经设计以用于散失在工作中产生的超过50%的热量。
8.根据权利要求4所述的肖特基二极管,其中与所述第一电极在所述第一沟道层和所述第二沟道层的上方进行电互联;与所述第二电极在所述第一沟道层和所述第二沟道层的下方进行电互联。
9.根据权利要求1所述的肖特基二极管,其中所述第一沟道层和所述第二沟道层包括一个或多个经掺杂的第一部分,其与所述第一电极接触并且掺杂类型与所述第一二维载流子气和第二二维载流子气的载流子类型相同。
10.根据权利要求1所述的肖特基二极管,其中所述第一沟道层和所述第二沟道层包括一个或多个经掺杂的第二部分,其靠近第二电极并且掺杂类型与所述第一二维载流子气和第二二维载流子气的载流子类型相同。
11.根据权利要求1所述的肖特基二极管,其中所述第一沟道层和所述第二沟道层包括一个或多个经掺杂的第二部分,其与经掺杂的第一缓冲层和第二缓冲层接触;并且,所述一个或多个第二部分与所述第一缓冲层和所述第二缓冲层的掺杂类型与所述第一二维载流子气和第二二维载流子气的载流子类型相同。
12.根据权利要求1所述的肖特基二极管,其中所述第一沟道层与所述第二沟道层之间不存在明显的界面。
13.根据权利要求1所述的肖特基二极管,进一步包括:分隔层,其将配置以将所述第一沟道层与所述第二沟道层分隔。
14.根据权利要求1所述的肖特基二极管,其中所述第一沟道层和所述第二沟道层经共享孔洞的限定而外延生长。
15.根据权利要求1所述的肖特基二极管,其中所述第一沟道层经第一孔洞的限定而外延生长;所述第二沟道层经第二孔洞的限定而外延生长。
16.一种肖特基二极管的制造方法,包括:
提供第一沟道层和第二沟道层;
提供第一势垒层和第二势垒层,其中在所述第一沟道层中靠近所述第一沟道层与所述第一势垒层的界面处包括垂直的第一二维载流子气,在所述第二沟道层中靠近所述第二沟道层与所述第二势垒层的界面处包括垂直的第二二维载流子气,其中,所述第一沟道层和所述第二沟道层在所述第一势垒层和所述第二势垒层之间;以及
提供第一电极和第二电极,所述第一电极与所述第一二维载流子气和第二二维载流子气电连接并形成欧姆接触;所述第二电极与所述第一二维载流子气和第二二维载流子气电连接并与所述第一势垒层和所述第二势垒层形成肖特基接触。
17.根据权利要求16所述的方法,进一步包括:在衬底的第一垂直界面和第二垂直界面之外分别形成第一缓冲层和第二缓冲层。
18.根据权利要求16所述的方法,进一步包括:包覆所述第一缓冲层和所述第二缓冲层;曝露所述第一缓冲层和所述第二缓冲层的上表面;以及在所述第一缓冲层和所述第二缓冲层的所述上表面开始形成所述第一沟道层和所述第二沟道层。
19.根据权利要求16所述的方法,进一步包括:无约束地自由外延生长所述第一沟道层和所述第二沟道层。
20.根据权利要求16所述的方法,进一步包括:形成共享孔洞;以及,在共享孔洞中受约束地形成所述第一沟道层和所述第二沟道层。
21.根据权利要求16所述的方法,进一步包括:分别形成第一孔洞和第二孔洞;以及,在所述第一孔洞和所述第二孔洞中受约束地形成所述第一沟道层和所述第二沟道层。
22.根据权利要求18所述的方法,其中提供所述第一沟道层和所述第二沟道层进一步包括:提供一个或多个经掺杂的第一部分,其与所述第一电极接触并且掺杂类型与所述第一二维载流子气和第二二维载流子气的载流子类型相同。
23.根据权利要求18所述的方法,其中提供所述第一沟道层和所述第二沟道层进一步包括:提供一个或多个经掺杂的第二部分,其靠近所述第二电极并且掺杂类型与所述第一二维载流子气和第二二维载流子气的载流子类型相同。
24.根据权利要求16所述的方法,进一步包括:在所述第一沟道层和所述第二沟道层的上方进行与所述第一电极的电互联;在所述第一沟道层和所述第二沟道层的下方进行与所述第二电极的电互联。
Publications (1)
Publication Number | Publication Date |
---|---|
CN118281080A true CN118281080A (zh) | 2024-07-02 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110400848B (zh) | 一种肖特基二极管及其制造方法 | |
US7291872B2 (en) | Semiconductor device and method for fabricating the same | |
US10325997B2 (en) | Vertical III-nitride semiconductor device with a vertically formed two dimensional electron gas | |
US9263567B2 (en) | Nitride high electron mobility transistor having a channel forming stack | |
CN114270533A (zh) | 半导体器件及其制造方法 | |
TWI786422B (zh) | 一種高電子遷移率電晶體(hemt)及其製造方法 | |
JP2023519757A (ja) | フィン状半導体デバイス、その製造方法および応用 | |
JP4446869B2 (ja) | へテロ接合型のiii−v族化合物半導体装置とその製造方法 | |
CN108352408B (zh) | 半导体装置、电子部件、电子设备以及半导体装置的制造方法 | |
CN111755330A (zh) | 一种半导体结构及其制造方法 | |
CN118281080A (zh) | 一种肖特基二极管及制造方法 | |
US11677002B2 (en) | Semiconductor structure | |
CN118281055A (zh) | 一种半导体器件及制造方法 | |
KR102248808B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
CN118281059A (zh) | 一种半导体器件及制造方法 | |
CN116960174B (zh) | 一种p沟道半导体器件及其制备方法 | |
TWI831494B (zh) | 高電子遷移率電晶體 | |
US20240222490A1 (en) | Semiconductor device and manufacturing method | |
WO2024000433A1 (zh) | 一种二极管及其制造方法 | |
CN118281058A (zh) | 一种功率半导体器件及制造方法 | |
KR101439291B1 (ko) | 반도체 소자 및 그의 제작 방법 | |
CN114127952A (zh) | 一种氮化物半导体晶体管及电子设备 | |
TW202147619A (zh) | 半導體結構 | |
CN118302866A (zh) | 半导体器件及其制造方法 | |
CN114072925A (zh) | 一种半导体结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication |