JP2020061518A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2020061518A JP2020061518A JP2018193421A JP2018193421A JP2020061518A JP 2020061518 A JP2020061518 A JP 2020061518A JP 2018193421 A JP2018193421 A JP 2018193421A JP 2018193421 A JP2018193421 A JP 2018193421A JP 2020061518 A JP2020061518 A JP 2020061518A
- Authority
- JP
- Japan
- Prior art keywords
- region
- jfet
- nitride semiconductor
- source
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
Description
図1に、第1実施形態の半導体装置1の要部断面図を示す。半導体装置1は、窒化物半導体層20、窒化物半導体層20の裏面を被覆するドレイン電極32、窒化物半導体層20の表面を被覆するソース電極34、及び、窒化物半導体層20の表面上の一部に設けられている絶縁ゲート部36を備えている。窒化物半導体層20は、n型のドレイン領域21、n型のドリフト領域22、n型のJFET領域23、p型のボディ領域24、及び、n型のソース領域25を有している。
次に、半導体装置1の製造方法を説明する。まず、図3に示されるように、エピタキシャル成長技術を利用して、n型GaNのGaN基板であるドレイン領域21の表面からn型GaNのドリフト領域22、p型GaNの高濃度ボディ領域24a及びp型GaNの低濃度ボディ領域24bをこの順で積層し、窒化物半導体層20を準備する。必要に応じて、ドレイン領域21(GaN基板)とドリフト領域22の間に、n型GaNのバッファ層を形成してもよい。
図7に、第2実施形態の半導体装置2の要部断面図を示す。この半導体装置2では、隣り合う高濃度部分125bが窒化物半導体層20の表面で接続していることを特徴とする。これにより、窒化物半導体層20の表面において、高濃度部分125bの面積を大きく確保することができるので、高濃度部分125bとソース電極34のコンタクト抵抗を低下させることができる。なお、低濃度部分125aと高濃度部分125bの界面の結晶面は、後述する製造方法でも説明するように、(10-11)面である。
次に、半導体装置2の製造方法を説明する。ドレイン領域21とドリフト領域22と高濃度ボディ領域24aと低濃度ボディ領域24bが積層した窒化物半導体層20を準備するまでは、図3と同一工程である。次に、図8に示されるように、ドライエッチング技術を利用して、窒化物半導体層20の表面から低濃度ボディ領域24bと高濃度ボディ領域24aを貫通してドリフト領域22に達する深さを有するJFET領域用溝TR1を形成するとともに、低濃度ボディ領域24bを貫通しない深さを有するソース領域用溝TR3を形成する。ソース領域用溝TR3は、仕切り壁26によって複数の溝に区画されている。仕切り壁26の頂面は、窒化物半導体層20の表面よりも深い位置にある。JFET領域用溝TR1の底面には、ドリフト領域22が露出する。なお、JFET領域用溝TR1を形成した後にソース領域用溝TR3を形成してもよく、ソース領域用溝TR3を形成した後にJFET領域用溝TR1を形成してもよい。JFET領域用溝TR1、ソース領域用溝TR3及び仕切り壁26の側面は、窒化物半導体層20の表面に対して垂直方向に延びている。JFET領域用溝TR1及びソース領域用溝TR3の底面は、窒化物半導体層20の表面に対して平行に延びている。これら側面及び底面は、(10-11)面とは異なる面である。
図11に、第3実施形態の半導体装置3の要部断面図を示す。この半導体装置3では、ソース領域が高濃度部分225bのみで形成されていることを特徴とする。このように、ソース領域が高濃度部分225bのみで形成されていると、ソース領域を小面積で構成することができる。なお、ソース領域の高濃度部分225bと低濃度ボディ領域24bの界面の結晶面は、後述する製造方法でも説明するように、(10-11)面である。
次に、半導体装置3の製造方法を説明する。ドレイン領域21とドリフト領域22と高濃度ボディ領域24aと低濃度ボディ領域24bが積層した窒化物半導体層20を準備するまでは、図3と同一工程である。次に、図12に示されるように、ドライエッチング技術を利用して、窒化物半導体層20の表面から低濃度ボディ領域24bと高濃度ボディ領域24aを貫通してドリフト領域22に達する深さを有するJFET領域用溝TR1を形成するとともに、低濃度ボディ領域24bを貫通しない深さを有するソース領域用溝TR4を形成する。ソース領域用溝TR4は、(10-11)面が露出するように形成される。JFET領域用溝TR1の底面には、ドリフト領域22が露出する。なお、JFET領域用溝TR1を形成した後にソース領域用溝TR4を形成してもよく、ソース領域用溝TR4を形成した後にJFET領域用溝TR1を形成してもよい。JFET領域用溝TR1の側面は、窒化物半導体層20の表面に対して垂直方向に延びている。JFET領域用溝TR1の底面は、窒化物半導体層20の表面に対して平行に延びている。これら側面及び底面は、(10-11)面とは異なる面である。
20:窒化物半導体層
21:ドレイン領域
22:ドリフト領域
23:JFET領域
24:ボディ領域
24a:高濃度ボディ領域
24b:低濃度ボディ領域
25:ソース領域
26:ボディコンタクト領域
32:ドレイン電極
34:ソース電極
36:絶縁ゲート部
36a:ゲート絶縁膜
36b:ゲート電極
42,43,44,46,47:空隙
Claims (3)
- 第1導電型のドリフト領域上に第2導電型のボディ領域が設けられている窒化物半導体層を準備する工程と、
前記ボディ領域を貫通して前記ドリフト領域に達する深さを有するJFET領域用溝と、前記ボディ領域を貫通しない深さを有するソース領域用溝を形成する工程と、
結晶成長技術を利用して、前記JFET領域用溝及び前記ソース領域用溝内に第1導電型の窒化物半導体を結晶成長させ、前記JFET領域用溝内にJFET領域を形成するとともに、前記ソース領域用溝内にソース領域を形成する工程と、を備える、半導体装置の製造方法。 - 窒化物半導体層と、
前記窒化物半導体層の一方の主面上に設けられているドレイン電極と、
前記窒化物半導体層の他方の主面上に設けられているソース電極と、
絶縁ゲート部と、を備えており、
前記窒化物半導体層は、
第1導電型のドリフト領域と、
前記ドリフト領域上に設けられている第1導電型のJFET領域と、
前記ドリフト領域上に設けられており、前記JFET領域に隣接している第2導電型のボディ領域と、
前記ボディ領域によって前記JFET領域から隔てられている第1導電型のソース領域と、を有しており、
前記絶縁ゲート部は、前記JFET領域と前記ソース領域を隔てている部分の前記ボディ領域に対向しており、
前記ソース領域は、不純物濃度が相対的に低濃度の低濃度部分と、不純物濃度が相対的に高濃度の高濃度部分を有しており、
前記低濃度部分と前記高濃度部分の界面の結晶面が、(10-11)面である、半導体装置。 - 窒化物半導体層と、
前記窒化物半導体層の一方の主面上に設けられているドレイン電極と、
前記窒化物半導体層の他方の主面上に設けられているソース電極と、
絶縁ゲート部と、を備えており、
前記窒化物半導体層は、
第1導電型のドリフト領域と、
前記ドリフト領域上に設けられている第1導電型のJFET領域と、
前記ドリフト領域上に設けられており、前記JFET領域に隣接している第2導電型のボディ領域と、
前記ボディ領域によって前記JFET領域から隔てられている第1導電型のソース領域と、を有しており、
前記絶縁ゲート部は、前記JFET領域と前記ソース領域を隔てている部分の前記ボディ領域に対向しており、
前記ソース領域と前記ボディ領域の界面の結晶面が、(10-11)面である、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018193421A JP7188971B2 (ja) | 2018-10-12 | 2018-10-12 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018193421A JP7188971B2 (ja) | 2018-10-12 | 2018-10-12 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020061518A true JP2020061518A (ja) | 2020-04-16 |
JP7188971B2 JP7188971B2 (ja) | 2022-12-13 |
Family
ID=70220331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018193421A Active JP7188971B2 (ja) | 2018-10-12 | 2018-10-12 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7188971B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116314338A (zh) * | 2023-05-18 | 2023-06-23 | 深圳平创半导体有限公司 | 一种半导体结构及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014154887A (ja) * | 2013-02-12 | 2014-08-25 | Seoul Semiconductor Co Ltd | 垂直型ガリウムナイトライドトランジスタおよびその製造方法 |
JP2017212407A (ja) * | 2016-05-27 | 2017-11-30 | 株式会社豊田中央研究所 | 半導体基板と、その調整方法と、半導体装置 |
-
2018
- 2018-10-12 JP JP2018193421A patent/JP7188971B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014154887A (ja) * | 2013-02-12 | 2014-08-25 | Seoul Semiconductor Co Ltd | 垂直型ガリウムナイトライドトランジスタおよびその製造方法 |
JP2017212407A (ja) * | 2016-05-27 | 2017-11-30 | 株式会社豊田中央研究所 | 半導体基板と、その調整方法と、半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116314338A (zh) * | 2023-05-18 | 2023-06-23 | 深圳平创半导体有限公司 | 一种半导体结构及其制备方法 |
CN116314338B (zh) * | 2023-05-18 | 2023-08-01 | 深圳平创半导体有限公司 | 一种半导体结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7188971B2 (ja) | 2022-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11610969B2 (en) | Insulated-gate semiconductor device | |
JP6918302B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
US9059199B2 (en) | Method and system for a gallium nitride vertical transistor | |
TWI650861B (zh) | 半導體裝置及其製造方法 | |
JP6593294B2 (ja) | 半導体装置 | |
US11201239B2 (en) | Semiconductor device including saturation current suppression layer | |
KR102080129B1 (ko) | 질화물 반도체 장치 및 질화물 반도체 장치의 제조 방법 | |
JPWO2014178094A1 (ja) | 半導体装置及びその製造方法 | |
US9660046B2 (en) | Method of manufacturing semiconductor device | |
JP6160216B2 (ja) | 半導体装置 | |
JP2019175908A (ja) | 半導体装置とその製造方法 | |
JP6530361B2 (ja) | 半導体装置 | |
JP7188971B2 (ja) | 半導体装置とその製造方法 | |
CN115498039A (zh) | 半导体器件及其制造方法 | |
JP2014022701A (ja) | 縦型半導体装置およびその製造方法 | |
JP7139820B2 (ja) | 窒化物半導体装置とその製造方法 | |
JP2018107336A (ja) | スイッチング素子 | |
JP2021125478A (ja) | 窒化物半導体装置の製造方法 | |
JP7089329B2 (ja) | 半導体装置とその製造方法 | |
JP2020136320A (ja) | 窒化物半導体装置 | |
JP7052659B2 (ja) | 窒化物半導体装置とその製造方法 | |
US11784223B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP7396914B2 (ja) | 窒化物半導体装置とその製造方法 | |
JP7181045B2 (ja) | 窒化物半導体装置の製造方法 | |
JP7115145B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20201130 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7188971 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |